JPS63153631U - - Google Patents
Info
- Publication number
- JPS63153631U JPS63153631U JP4557887U JP4557887U JPS63153631U JP S63153631 U JPS63153631 U JP S63153631U JP 4557887 U JP4557887 U JP 4557887U JP 4557887 U JP4557887 U JP 4557887U JP S63153631 U JPS63153631 U JP S63153631U
- Authority
- JP
- Japan
- Prior art keywords
- signal
- selector
- pll feedback
- input reference
- externally input
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000001514 detection method Methods 0.000 claims 1
- 238000010586 diagram Methods 0.000 description 1
Landscapes
- Manipulation Of Pulses (AREA)
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Description
第1図は本考案の一実施例の回路構成図である
。 1……入力信号、5……アンドゲート、6……
オアーゲート、9……位相比較器出力信号、12
……電源電圧。
。 1……入力信号、5……アンドゲート、6……
オアーゲート、9……位相比較器出力信号、12
……電源電圧。
Claims (1)
- 外部入力の基準信号とPLLの帰還信号を入力
としてこれらの両信号の位相差をパルス幅信号に
変換する位相比較器において、外部入力の基準信
号とPLLの帰還信号の反転信号を選択するセレ
クタ部と、上記セレクタを制御する外部入力信号
断検出回路を設けたことを特徴とする位相比較器
。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP4557887U JPS63153631U (ja) | 1987-03-30 | 1987-03-30 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP4557887U JPS63153631U (ja) | 1987-03-30 | 1987-03-30 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS63153631U true JPS63153631U (ja) | 1988-10-07 |
Family
ID=30864440
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP4557887U Pending JPS63153631U (ja) | 1987-03-30 | 1987-03-30 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS63153631U (ja) |
-
1987
- 1987-03-30 JP JP4557887U patent/JPS63153631U/ja active Pending