JPH01175321U - - Google Patents
Info
- Publication number
- JPH01175321U JPH01175321U JP6927688U JP6927688U JPH01175321U JP H01175321 U JPH01175321 U JP H01175321U JP 6927688 U JP6927688 U JP 6927688U JP 6927688 U JP6927688 U JP 6927688U JP H01175321 U JPH01175321 U JP H01175321U
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- generates
- data
- reset signal
- generating
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000003990 capacitor Substances 0.000 claims description 2
- 238000010586 diagram Methods 0.000 description 3
Landscapes
- Power Sources (AREA)
Description
第１図は本案の基本的な構成回路図、第２図は
従来例の回路図、第３図は本案の一実施例の回路
図、第４図は第３図の実施例のロジツク回路部の
ロジツクを示す図である。 １…データの退避を指令する信号、２…抵抗器
、３…コンデンサ、４…インバータ、６…マイク
ロコンピユータのリセツト信号。
従来例の回路図、第３図は本案の一実施例の回路
図、第４図は第３図の実施例のロジツク回路部の
ロジツクを示す図である。 １…データの退避を指令する信号、２…抵抗器
、３…コンデンサ、４…インバータ、６…マイク
ロコンピユータのリセツト信号。
Claims (1)
- 電源がしや断されたことを検出して、揮発性メ
モリー上のデータの退避を指令する信号を発生す
る回路と、データの退避終了以後に中央演算処理
装置のリセツト信号を発生する回路からなるリセ
ツト信号発生回路において、前記２つの信号を発
生するタイミングの時間差を、抵抗器とコンデン
サとインバータから成ることを特徴とするリセツ
ト信号回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6927688U JPH01175321U (ja) | 1988-05-27 | 1988-05-27 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6927688U JPH01175321U (ja) | 1988-05-27 | 1988-05-27 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH01175321U true JPH01175321U (ja) | 1989-12-13 |
Family
ID=31294557
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6927688U Pending JPH01175321U (ja) | 1988-05-27 | 1988-05-27 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH01175321U (ja) |
-
1988
- 1988-05-27 JP JP6927688U patent/JPH01175321U/ja active Pending