JPS63148815A - Sampling apparatus of digital relay - Google Patents

Sampling apparatus of digital relay

Info

Publication number
JPS63148815A
JPS63148815A JP61294396A JP29439686A JPS63148815A JP S63148815 A JPS63148815 A JP S63148815A JP 61294396 A JP61294396 A JP 61294396A JP 29439686 A JP29439686 A JP 29439686A JP S63148815 A JPS63148815 A JP S63148815A
Authority
JP
Japan
Prior art keywords
voltage
positive
phase
circuit
sequence
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP61294396A
Other languages
Japanese (ja)
Inventor
徳男 江村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nissin Electric Co Ltd
Original Assignee
Nissin Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nissin Electric Co Ltd filed Critical Nissin Electric Co Ltd
Priority to JP61294396A priority Critical patent/JPS63148815A/en
Publication of JPS63148815A publication Critical patent/JPS63148815A/en
Pending legal-status Critical Current

Links

Landscapes

  • Emergency Protection Circuit Devices (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
(57) [Summary] This bulletin contains application data before electronic filing, so abstract data is not recorded.

Description

【発明の詳細な説明】 〔産業上の利用分野〕 この発明は、送電線、配置am等の電力系統の電圧5電
流等の交流量を、その整数倍の周波数でサンプリングし
、サンプリング値のデジタル値を所望のリレー特性に合
わせてマイクロコンピュータで演算し、演算結果を出力
するデジタルリレーにおけるサンプリング装置に関する
ものである。
[Detailed Description of the Invention] [Industrial Application Field] This invention samples alternating currents such as voltages and currents in power systems such as power transmission lines and layout ams at frequencies that are integral multiples of the alternating currents, and digitally converts the sampled values. This invention relates to a sampling device in a digital relay that calculates a value using a microcomputer in accordance with desired relay characteristics and outputs the calculation result.

〔従来の技術〕[Conventional technology]

たとえば電力系統の故障を検出するリレーとして、故障
前後の電圧、電流等の変化量、具体的には電圧、電流等
の値の変化量あるいは位相をも含めたベクトル変化量等
を特徴とする特性のものが広く考えられている。このよ
うな変化量の検出は、アナログ方式ではその構成ならび
に動作の点から実現は困難である。一方、デジタル方式
では、記憶能力、演算能力がすぐれており、そのため上
記したような特性を有するリレーは容易に実現可能であ
り、現に広く使用されている。
For example, as a relay for detecting failures in power systems, characteristics such as the amount of change in voltage, current, etc. before and after the failure, specifically, the amount of change in values of voltage, current, etc., or the amount of vector change including phase, etc. are widely considered. Detection of such a change amount is difficult to realize using an analog method due to its configuration and operation. On the other hand, the digital system has excellent memory and calculation capabilities, and therefore relays having the above-mentioned characteristics can be easily realized and are currently widely used.

ところで、デジタル方式のリレーでは、故障前後の変化
量を検出するために、電圧、電流等の交流量をサンプリ
ングする必要がある。このため、従来ではこのサンプリ
ング周期を電力系統の電圧に同期しかつその整数倍の周
波数のサンプリング信号でもって、交流量をサンプリン
グしていた。
Incidentally, in digital relays, it is necessary to sample alternating current amounts such as voltage and current in order to detect the amount of change before and after a failure. For this reason, in the past, the amount of alternating current was sampled using a sampling signal whose sampling period was synchronized with the voltage of the power system and whose frequency was an integral multiple of the voltage.

第4図は上記のように構成した従来のデジタルリレーの
ブロック図を示している。第4図において、lは電力系
統、2は変流器、3は変圧器で、これらにより電力系統
の電流、電圧が検出される。
FIG. 4 shows a block diagram of a conventional digital relay configured as described above. In FIG. 4, 1 is a power system, 2 is a current transformer, and 3 is a transformer, by which the current and voltage of the power system are detected.

変流器2.変圧器3によって得た電流、電圧は補助変流
器4.補助変圧器5に導かれ、ここで絶縁されてから分
圧回路6によって適当なレベルに変換される0分圧回路
6からの電圧、を流の各出力は折返し誤差除去用のロー
パスフィルタからなるアナログフィルタ7.8を経てサ
ンプル・ホールド回路9.10に与えられる。各サンプ
ル・ホールド回路9,10には、サンプリング信号発生
回路11からのサンプリング信号が所定の周期(これに
ついては後述する。)をもって与えられ、これにより電
圧、it流がサンプル・ホールドされる。
Current transformer 2. The current and voltage obtained by transformer 3 are transferred to auxiliary current transformer 4. Each output of the voltage from the voltage divider circuit 6 is guided to the auxiliary transformer 5, isolated there, and converted to an appropriate level by the voltage divider circuit 6. Each output is comprised of a low-pass filter for eliminating aliasing errors. The signal is applied to a sample and hold circuit 9.10 via an analog filter 7.8. A sampling signal from a sampling signal generation circuit 11 is applied to each sample-and-hold circuit 9, 10 at a predetermined period (this will be described later), whereby the voltage and IT current are sampled and held.

サンプル・ホールド回路9,10によるサンプリング値
はマルチプレクサ12を経てA/D変換器13に与えら
れ、ここでデジタル量に変換される。このデジタル量は
メモリ回路14に記憶される。そして、中央処理装置1
5は、メモリ回路14から必要なデータを読出し、所定
のリレー演算を実行し、その結果を出力回路16へ出力
する。中央処理装置15による演算内容は、リレーの動
作特性によってそれぞれ異なるものであり、得ようとす
るリレーの特性に応じて適宜決定される。
The sampled values by the sample and hold circuits 9 and 10 are applied to an A/D converter 13 via a multiplexer 12, where they are converted into digital quantities. This digital quantity is stored in memory circuit 14. And the central processing unit 1
5 reads necessary data from the memory circuit 14, executes a predetermined relay operation, and outputs the result to the output circuit 16. The content of calculations by the central processing unit 15 differs depending on the operating characteristics of the relay, and is determined as appropriate depending on the characteristics of the relay to be obtained.

サンプリング信号発生回路11からのサンプリング信号
は、サンプリング周波数fs(Hz)とすれば、1/N
fs(秒)の間隔で発せられることになる。Nは正の整
数であり、例えば一般的に行われている30度サンプリ
ングの場合はN=12に選ばれる。このサンプリング周
波数は電力系統1の電圧周波数に同期されている。その
ために分圧回路6からの電圧出力の一部がサンプリング
信号発生回路11に与えられている。この電圧出力から
、電力系統1の基本周波数成分を抽出し、ついでこれと
同期する周波数出力を発生するようにすればよい、その
ための構成としてはPLL回路が好適である。
The sampling signal from the sampling signal generation circuit 11 has a sampling frequency fs (Hz) of 1/N.
It will be emitted at intervals of fs (seconds). N is a positive integer, and for example, in the case of 30-degree sampling, which is generally performed, N=12 is selected. This sampling frequency is synchronized with the voltage frequency of the power system 1. For this purpose, a part of the voltage output from the voltage dividing circuit 6 is given to the sampling signal generating circuit 11. The fundamental frequency component of the power system 1 may be extracted from this voltage output, and then a frequency output synchronized with this may be generated. A PLL circuit is suitable as a configuration for this purpose.

〔発明が解決しようとする問題点〕[Problem that the invention seeks to solve]

上記のような従来のデジタルリレーのサンプリング装置
において、電力系統1の電圧の周波数に同期したサンプ
リング信号によってサンプリングを行うために、系統電
圧、例えばA相、B相間の線間電圧Vlを電力系統1の
基本周波数抽出用の信号として採用した場合を考えてみ
る。この信号がPLL回路に入力されると、PLL回路
からサンプリング信号が出力されることになる。このサ
ンプリング信号は、電力系統1の故障時にも正常に出力
されなければならないことは言うまでもない。
In the conventional digital relay sampling device as described above, in order to perform sampling using a sampling signal synchronized with the frequency of the voltage of the power system 1, the system voltage, for example, the line voltage Vl between the A phase and the B phase, is input to the power system 1. Let us consider the case where this signal is used as a signal for fundamental frequency extraction. When this signal is input to the PLL circuit, a sampling signal is output from the PLL circuit. It goes without saying that this sampling signal must be normally output even when the power system 1 is out of order.

今、抵抗接地系または非接地系の電力系統工を考える。Now, let's consider resistance-grounded or ungrounded power system construction.

電力系統1の健全時のA相、B相、C相の各相電圧VA
、9m、VCおよび各線間電圧VAII”C’ le+
 ”;’CAは、各々第5図(A)のベクトル図のよう
に互いに120度ずれた位相になっている。
Phase voltage VA of A phase, B phase, and C phase when power system 1 is healthy
, 9m, VC and each line voltage VAII"C' le+
'';'The CAs are out of phase by 120 degrees from each other as shown in the vector diagram of FIG. 5(A).

電力系統lO1線地絡故障時には、中性点電位が変動す
るだけでA相、B相、C相の各線間電圧<I A11I
Q @c+ f CAは何ら変わらない。ところが、例
えばB相、C相の2M短絡故障時は、各相電圧VA。
In the event of a power system lO1 line ground fault, the voltage between each line of A, B, and C phases <I A11I simply by changing the neutral point potential.
Q @c+ f CA does not change at all. However, for example, in the case of a 2M short-circuit failure in phases B and C, the voltage of each phase is VA.

Vm、Vcおよび各線間電圧<lAl1+  Veer
  VCAは第5図(B)のベクトル図のようになり、
サンプリング信号の同期の基準となる線間電圧9□に位
相変化を生じる。PLL回路は、このときの過渡現象の
影響を受けてその出力、すなわちサンプリング信号が過
渡的に正常な周期を逸脱する。つまり、サンプリング周
波数が過渡的に変化することになる。この結果、誤った
サンプリング値によってリレー演算が行われ、デジタル
リレーが誤動作する可能性がある。
Vm, Vc and each line voltage <lAl1+ Veer
The VCA will look like the vector diagram in Figure 5 (B),
A phase change occurs in the line voltage 9□, which serves as a reference for synchronization of the sampling signal. The PLL circuit is influenced by the transient phenomenon at this time, and its output, that is, the sampling signal transiently deviates from the normal cycle. In other words, the sampling frequency changes transiently. As a result, relay calculations may be performed using incorrect sampling values, and the digital relay may malfunction.

この発明の目的は、電力系統の故障時にもサンプリング
のタイミングが変動することなく正確な周期で電圧、電
流等の交流量をサンプリングすることができ、デジタル
リレーの誤動作を防止することができるデジタルリレー
のサンプリング装置を提供することである。
The purpose of the present invention is to provide a digital relay that can sample alternating current amounts such as voltage and current at accurate intervals without changing the sampling timing even in the event of a power system failure, and that can prevent digital relays from malfunctioning. An object of the present invention is to provide a sampling device.

〔問題点を解決するための手段〕[Means for solving problems]

この発明のデジタルリレーのサンプリング装置は、電力
系統の3相の相;圧または線間電圧から正相電圧を求め
る正相電圧演算回路と、この正相電圧演算回路から出力
される正相電圧に同期しかつその整数倍の周波数のサン
プリング信号を発生するサンプリング信号発生回路と、
前記電力系統の電圧、を流等の交流量を前記サンプリン
グ信号発生回路から出力されるサンプリング信号に応答
してサンプル・ホールドするサンプル・ホールド回路と
、このサンプル・ホールド回路の出力をA/D変換して
リレー演算装置へ供給するA/D変換器とを備えている
The digital relay sampling device of the present invention includes a positive-sequence voltage calculation circuit that calculates a positive-sequence voltage from three-phase pressure or line voltage of an electric power system, and a positive-sequence voltage calculation circuit that calculates a positive-sequence voltage from the three-phase pressure or line voltage. a sampling signal generation circuit that synchronizes and generates a sampling signal with a frequency that is an integral multiple of the sampling signal;
a sample-and-hold circuit that samples and holds an alternating current amount such as voltage of the power system in response to a sampling signal output from the sampling signal generation circuit; and A/D conversion of the output of this sample-and-hold circuit. and an A/D converter for supplying the data to the relay arithmetic unit.

〔作用〕[Effect]

この発明の構成によれば、正相電圧演算回路を設け、電
力系統の3相の相電圧または線間電圧から正相電圧を演
算し、この正相電圧に同期したサンプリング信号をサン
プリング信号発生回路より発生させており、正相電圧が
電力系統の故障時にもほとんど位相変化を生じないこと
から、電力系統の故障時にも、サンプリングのタイミン
グが変動することなく正確な周期で電圧、電流等の交流
量をサンプリングすることができ、デジタルリレーの誤
動作を防止することができる。
According to the configuration of the present invention, a positive-sequence voltage calculation circuit is provided, and the positive-sequence voltage is calculated from the phase voltage or line voltage of three phases of the power system, and a sampling signal synchronized with this positive-sequence voltage is sent to the sampling signal generation circuit. Since the positive-sequence voltage causes almost no phase change even in the event of a power system failure, alternating current voltages, currents, etc. quantity can be sampled and can prevent digital relay malfunction.

〔実施例〕〔Example〕

この発明の〜実施例を第1図ないし第3図に基づいて説
明する。このデジタルリレーのサンプリング装置は、第
1図に示すように、電力系統21の3相の相電圧1;’
A 、 <Is 、Vcを補助変圧器26゜27.28
により線間電圧<IA、、 ?、、、 <1.^に変換
し、これらを正相電圧演算回路22に導入し正相電圧V
+を演算し、この正相電圧!、をサンプリング信号発生
回路23に加え、サンプリング信号発生回路23でもっ
て正相電圧!、に同期しかつその整数倍の周波数のサン
プリング信号SPを発生させ、このサンプリング信号S
Pに応答してサンプル・ホールド回路42〜49で電力
系統21の電圧および電流をサンプル・ホールドし、そ
れをA/D変換器51でA/D変換してマイクロコンピ
ュータ等で構成されるリレー演算装置(図示せず)へ供
給するようにしている。
Embodiments of the present invention will be described based on FIGS. 1 to 3. This digital relay sampling device, as shown in FIG.
A, <Is, Vc as auxiliary transformer 26°27.28
Therefore, the line voltage < IA, ? ,,, <1. ^, and introduce these into the positive-sequence voltage calculation circuit 22 to obtain the positive-sequence voltage V
Calculate + and get this positive sequence voltage! , is added to the sampling signal generation circuit 23, and the sampling signal generation circuit 23 generates a positive sequence voltage! , and generates a sampling signal SP having a frequency that is an integral multiple of , and this sampling signal S
In response to P, the sample and hold circuits 42 to 49 sample and hold the voltage and current of the power system 21, and the A/D converter 51 converts the voltage and current into A/D to perform a relay operation using a microcomputer or the like. A device (not shown) is supplied thereto.

以下、デジタルリレーのサンプリング装置を詳しく説明
する。このデジタルリレーのサンプリング装置は、第1
図に示すように、電力系統21の母線21aから3相変
圧器24でもって各相の相電圧<IA 、Vi 、’J
cおよび零相電圧!。を検出し、電力系統21の送電線
21bから、3相変流器25でもって各相の相電流ia
、im、icおよび零相電流10を検出している。
The digital relay sampling device will be described in detail below. This digital relay sampling device
As shown in the figure, from the bus 21a of the power system 21 to the three-phase transformer 24, the phase voltage of each phase <IA, Vi, 'J
c and zero-sequence voltage! . The three-phase current transformer 25 detects the phase current ia of each phase from the power transmission line 21b of the power system 21.
, im, ic and zero-sequence current 10 are detected.

3相変圧器24および3相変流器25によって得た相電
圧?A、Vm、Vc+零相電圧!。、相電流i^、is
、lc+零相電流10は補助変圧器26〜29および補
助変流器30〜33に導かれ、ここで絶縁されてから折
返し誤差除去用のローパスフィルタからなるアナログフ
ィルタ34〜41を経てサンプル・ホールド回路42〜
49に与えられる。
Phase voltage obtained by three-phase transformer 24 and three-phase current transformer 25? A, Vm, Vc + zero-sequence voltage! . , phase current i^, is
, lc+ zero-sequence current 10 is guided to auxiliary transformers 26 to 29 and auxiliary current transformers 30 to 33, where it is insulated and then sampled and held through analog filters 34 to 41, which are low-pass filters for eliminating folding errors. Circuit 42~
49 is given.

一方、アナログフィルタ34〜36から得られる各線間
電圧<I AI+  v lc+  Q cAが正相電
圧演算回路22に入力され、この正相電圧演算回路22
において、線間電圧憂□r  VIC+  vcAから
正相電圧t1が演算されて出力される。サンプリング信
号発生回路23は、上記の正相電圧t1が入力され、正
相電圧9.に同期しかつその整数倍、例えば12倍の周
波数のサンプリング信号SPを発生し、このサンプリン
グ信号SPでもってサンプル・ホールド回路42〜49
が線間電圧VAII <IIC+ 9CA+零相電圧<
1.、相電流ja、is、ic、零相電流i、をそれぞ
れサンプル・ホールドし、マルチプレクサ50に入力す
る。マルチプレクサ50は、複数台のサンプル・ホール
ド回路42〜49の出力を順次切替えてA/D変換器5
1に入力するもので、A/D変換器51では、サンプル
・ホールド回路42〜49から順次サンプリング値が入
力される毎にそれをデジタル値に変換してリレー演算装
置を構成するマイクロコンピュータへ送ることになる。
On the other hand, each line voltage<IAI+vlc+QcA obtained from the analog filters 34 to 36 is input to the positive-sequence voltage calculation circuit 22, and the positive-sequence voltage calculation circuit 22
, the positive sequence voltage t1 is calculated from the line voltage □r VIC+vcA and output. The sampling signal generation circuit 23 receives the above-mentioned positive-sequence voltage t1, and receives the positive-sequence voltage 9. A sampling signal SP is generated in synchronization with the frequency and has a frequency that is an integral multiple of that frequency, for example, 12 times, and this sampling signal SP is used to control the sample and hold circuits 42 to 49.
is the line voltage VAII <IIC+ 9CA+zero-sequence voltage<
1. , phase currents ja, is, ic, and zero-sequence current i, respectively, are sampled and held and input to the multiplexer 50. The multiplexer 50 sequentially switches the outputs of the plurality of sample and hold circuits 42 to 49 to the A/D converter 5.
1, and the A/D converter 51 converts the sampled values into digital values as they are sequentially input from the sample/hold circuits 42 to 49 and sends them to the microcomputer that constitutes the relay calculation device. It turns out.

なお、52〜55は抵抗である。Note that 52 to 55 are resistors.

この実施例は、正相電圧演算回路22を設け、電力系統
21の相電圧Va 、Qm 、Qcを正相電圧9Iに変
換し、この正相電圧V+に同期したサンプリング信号S
Pをサンプリング信号発生回路23より発生させており
、正相電圧91が電力系統21の故障時にもほとんど位
相変化を生じないことから、電力系統21の故障時にも
サンプリングのタイミングが変動することなく正確な周
期で線間電圧<1□、9.、、v。4.零相電圧!。、
相電流IA、l+++  Ic、零相電流i、をサンプ
リングすることができ、デジタルリレーの誤動作を防止
することができる。
In this embodiment, a positive-sequence voltage calculation circuit 22 is provided to convert the phase voltages Va, Qm, and Qc of the power system 21 into a positive-sequence voltage 9I, and a sampling signal S synchronized with this positive-sequence voltage V+.
P is generated by the sampling signal generation circuit 23, and the positive-sequence voltage 91 hardly changes the phase even when the power system 21 fails, so the sampling timing does not change and is accurate even when the power system 21 fails. line voltage<1□,9. ,,v. 4. Zero-sequence voltage! . ,
Phase currents IA, l+++ Ic, and zero-sequence current i can be sampled, and malfunctions of digital relays can be prevented.

ここで、電力系統21の正相電圧t、の位相が電力系統
21の故障時において、はとんど変化しないということ
を詳しく説明する。
Here, it will be explained in detail that the phase of the positive-sequence voltage t of the power system 21 hardly changes when the power system 21 fails.

第2図は抵抗接地系の電力系統21をモデル化したもの
であり、直接接地系の場合は、中性点抵抗Rnが零であ
ると考えればよい。
FIG. 2 is a model of a resistance-grounded power system 21, and in the case of a directly grounded system, it can be assumed that the neutral point resistance Rn is zero.

第2図において、a、、a、、e。は各相の電源電圧で
あり、 白l=α1白^      ・・・・・・ (1)倉。
In FIG. 2, a, , a, , e. is the power supply voltage of each phase, White l = α1 White ^ ・・・・・・ (1) Warehouse.

−α白、       ・・・・・・ (2)である、
ただし、 である。
-α white, ...... (2),
However, .

17は中性点電流、2.は母線背後インピーダンス、2
Eは故障点までの線路インピーダンス、VA、Vm 、
Vcは相電圧、Ia、L、!cは相電流である。
17 is the neutral point current; 2. is the impedance behind the bus bar, 2
E is the line impedance up to the failure point, VA, Vm,
Vc is the phase voltage, Ia, L,! c is the phase current.

今、第2図より、 9A=QA  Rnj、  2s L  −−+419
m=es  Rnl−2s fs  −−(5)Qc”
Qc  Rni、  2s  lc  −−(611^
+11+1c=iA     ・・・・・・ (7)第
(4)式ないし第(6)式より正相電圧9.を求めると
、 3V+=Va +αt、+α”Vc =3倉、−2s  (IA  +αli+(r”lc)
・・・・・・ (8) となる、なお、正相電圧演算回路22は線間電圧t□r
 VICI  ”;/cAにより正相電圧9.を求めて
いるがこの場合については後にふれる。
Now, from Figure 2, 9A=QA Rnj, 2s L --+419
m=es Rnl-2s fs --(5)Qc"
Qc Rni, 2s lc --(611^
+11+1c=iA (7) From equations (4) to (6), positive sequence voltage 9. When calculating, 3V+=Va +αt, +α”Vc = 3kura, -2s (IA +αli+(r”lc)
(8) In addition, the positive sequence voltage calculation circuit 22 calculates the line voltage t□r.
The positive sequence voltage 9. is determined by VICI'';/cA, but this case will be discussed later.

ここで、1線地絡故障、例えばB相が地絡故障した場合
について考える。第2図より、i3=□ Rn+2= +21 α8倉 Rn+2=  +2j! i^ −ic  ”O・・・・・・ α・この第(9)
式、第01式の関係を第(8)式に代入すると、となる
Here, a case will be considered in which a one-wire ground fault occurs, for example, a ground fault occurs in the B phase. From Figure 2, i3=□ Rn+2= +21 α8kura Rn+2= +2j! i^ -ic ”O... α・This number (9)
By substituting the relationship in Equation 01 into Equation (8), it becomes.

電力系統21が直接接地系の場合(Rn−0)、3V+
 −(3k、)白、   ・・・・・・ (2)となる
。ただし、 2゜ である、母線背後インピーダンス28.故障点までの線
路インピーダンス2βはりアクタンス分が大半であり、
k、は 0≦に、≦1         ・・・・・・ α荀の
実数と考えてよい。
If the power system 21 is directly grounded (Rn-0), 3V+
-(3k,) white, ...... (2). However, the impedance behind the busbar, which is 2°, is 28. Most of the line impedance 2β beam actance up to the failure point is
k can be considered as a real number of 0≦, ≦1...α.

また、電力系統21が抵抗接地系、非接地系の場合、 Rn>)2.          ・・・・・・ 0り
Rn力 21             ・・・・・・
 αυであるので、 39、Σ3白、        ・・・・・・ αηと
なる。
In addition, if the power system 21 is a resistance grounding system or a non-grounding system, Rn>)2.・・・・・・ 0Rn force 21 ・・・・・・
Since it is αυ, it becomes 39, Σ3 white, ...... αη.

したがって、lvA地絡故障の場合には、直接接地系、
抵抗接地系、非接地系のいずれの場合でも、正相電圧<
/1は電源電圧白、と同相となる。他の相の地絡故障に
ついても同様である。
Therefore, in case of lvA ground fault, the direct earthing system,
In both resistance-grounded and non-grounded systems, the positive sequence voltage <
/1 is in phase with the power supply voltage white. The same applies to ground faults in other phases.

つぎに、2線以上の故障の場合について考える。Next, consider the case of a failure in two or more wires.

正相電流11は i^+αi3+α”Ic”3L  ・・・・・・ α碍
であるから、第(8)式は 3Q+−3倉A 32sl+    ・・・・・・ O
lとなる。
Since the positive sequence current 11 is i^+αi3+α”Ic”3L...α碍, the formula (8) is 3Q+-3kura A 32sl+...O
It becomes l.

第2図の回路を対称座標変換すると、零相回路は第3図
(A)のようになり、正相回路は第3図(B)のように
なり、逆相回路は第3図(C)のようになる、なお、第
3図において、h、  i、  j。
When the circuit in Figure 2 is transformed into symmetrical coordinates, the zero-phase circuit becomes as shown in Figure 3 (A), the positive phase circuit becomes as shown in Figure 3 (B), and the negative phase circuit becomes as shown in Figure 3 (C). ), and in Figure 3, h, i, j.

k、l、mは故障点であり、9゜は零相電圧、10は零
相電流、9Iは正相電圧、i、は正相電流、!8は逆相
電圧、itは逆相電流である。
k, l, m are failure points, 9° is zero-sequence voltage, 10 is zero-sequence current, 9I is positive-sequence voltage, i is positive-sequence current, ! 8 is a negative sequence voltage, and it is a negative sequence current.

この第3図(A)、  (B)、  (C)の故障点h
〜mの接続状態が故障の様相によって様々変化する。
The failure point h in Fig. 3 (A), (B), and (C)
The connection status of ~m changes variously depending on the failure mode.

直接接地系(Rn=O)の場合、母線背後インピータン
ス2s、故障点までの線路インピーダンス21はりアク
タンス分が大半であることを考えれば、いかなる故障の
場合も、正相電流j+ は電源電圧臼、より約90度遅
れの電流となる。したがって、 3Q+−3倉m−32sL    ・・・・・・ (至
)で決まる正相電圧91は、電源電圧穴、とほとんど同
相となる。
In the case of a directly grounded system (Rn=O), considering that the impedance behind the bus bar is 2s and the line impedance 21 to the fault point is mostly actance, in the case of any fault, the positive sequence current j+ is , the current lags behind by about 90 degrees. Therefore, the positive phase voltage 91 determined by 3Q + - 3 m - 32 sL ... (to) is almost in phase with the power supply voltage hole.

つぎに、抵抗接地系、非接地系の場合、地絡を伴わない
故障のときは、零相回路は接続されず、正相電流i、は
23,2I!で制約された電流となる。したがって、直
接接地系の場合と同様に、正相電流11は電源電圧穴、
より約90度遅れの電流となり、正相電圧t1は電源電
圧EAとほとんど同相となる。
Next, in the case of resistance grounding systems and non-grounding systems, in the case of a failure that does not involve a ground fault, the zero-sequence circuit is not connected, and the positive sequence current i is 23,2I! The current is constrained by . Therefore, as in the case of a direct grounding system, the positive sequence current 11 is connected to the power supply voltage hole,
The current lags behind by about 90 degrees, and the positive-sequence voltage t1 is almost in phase with the power supply voltage EA.

また、地絡を伴う故障のときは、平面故障(3相地絡)
では、故障点jとkとが接続された形となり、正相電流
11は、 白。
In addition, in the case of a fault accompanied by a ground fault, a plane fault (three-phase ground fault)
In this case, fault points j and k are connected, and the positive sequence current 11 is white.

となる、したがって、正相電圧V+ は電源電圧臼。Therefore, the positive sequence voltage V+ is the power supply voltage.

と同相となる。また、不平衡故障(2相地絡等)では、
零相回路と逆相回路とが並列に接続された形となるが、 Rn >> 2 s         ・・・・・・ 
(22)Rn″>) 21         ・= =
  (23)であることを考えれば、零相回路は無視で
きる。
It becomes the same phase as . In addition, in unbalanced faults (two-phase ground fault, etc.),
The zero-phase circuit and the negative-phase circuit are connected in parallel, but Rn >> 2 s...
(22) Rn″>) 21 ・= =
Considering (23), the zero-phase circuit can be ignored.

したがって、正相電流i+ は2s、2j!で制約され
たt流となり、結果的に正相電圧<II はt源電圧白
、とほとんど同様となる。
Therefore, the positive sequence current i+ is 2s, 2j! As a result, the positive sequence voltage <II is almost the same as the t source voltage white.

以上に述べたことより、正相電圧V+ は、電力系統2
1の故障の前後において、電a電圧白、とほとんど同相
であり、故障による位相変動がないと言える。
From what has been stated above, the positive sequence voltage V+ is
Before and after the failure in No. 1, the voltage A and white are almost in phase, and it can be said that there is no phase change due to the failure.

なお、上記においては、相電圧Qa、’Ls、Vcから
正相電圧91を算出したが、線間電圧<I AhV l
e+ <I cAをもとにして正相電圧!1を算出する
こともできる。この場合、 夏□+α9.c+α冨<J cA = (vA−9m )+α(9m9c)+α”  (V
CVA) =(!、+α!、+α1M、) 一α”(Qm +α9.+α” Qc)−(1−α”)
l+ となり、このときにも正相電圧M1に位相変動がない。
Note that in the above, the positive sequence voltage 91 was calculated from the phase voltages Qa, 'Ls, and Vc, but the line voltage<I AhV l
Positive sequence voltage based on e+ <I cA! 1 can also be calculated. In this case, summer□+α9. c+α<J cA = (vA-9m)+α(9m9c)+α” (V
CVA) = (!, +α!, +α1M,) 1α" (Qm +α9.+α" Qc) - (1-α")
l+, and there is no phase variation in the positive-sequence voltage M1 at this time as well.

〔発明の効果〕〔Effect of the invention〕

この発明のデジタルリレーのサンプリング装置によれば
、正相電圧演算回路を設け、電力系統の3相の相電圧ま
たは線間電圧から正相電圧を演算し、この正相電圧に同
期したサンプリング信号をサンプリング信号発生回路よ
り発生させてお、す、正相電圧が電力系統の故障時にも
ほとんど位相変化を生じないことから、電力系統の故障
時にも、サンプリングのタイミングが変動することなく
正確な周期で電圧、電流等の交流量をサンプリングする
ことができ、デジタルリレーの誤動作を防止することが
できる。
According to the digital relay sampling device of the present invention, a positive-sequence voltage calculation circuit is provided, the positive-sequence voltage is calculated from the phase voltage or line voltage of three phases of the power system, and a sampling signal synchronized with this positive-sequence voltage is generated. The positive-sequence voltage generated by the sampling signal generation circuit has almost no phase change even in the event of a power system failure, so even in the event of a power system failure, the sampling timing remains accurate and the period is accurate. It is possible to sample alternating current amounts such as voltage and current, and it is possible to prevent digital relays from malfunctioning.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図はこの発明の一実施例の構成を示す回路図、第2
図は3相の電力系統をモデル化した回路図、第3図は第
2図の回路を対称座標変換した回路図、第4図は従来の
デジタルリレーのブロック図、第5図は従来例の欠点の
説明図である。
FIG. 1 is a circuit diagram showing the configuration of an embodiment of the present invention, and FIG.
The figure is a circuit diagram modeling a three-phase power system, Figure 3 is a circuit diagram obtained by symmetrical coordinate transformation of the circuit in Figure 2, Figure 4 is a block diagram of a conventional digital relay, and Figure 5 is a circuit diagram of a conventional digital relay. It is an explanatory diagram of a defect.

Claims (1)

【特許請求の範囲】[Claims] 電力系統の3相の相電圧または線間電圧から正相電圧を
求める正相電圧演算回路と、この正相電圧演算回路から
出力される正相電圧に同期しかつその整数倍の周波数の
サンプリング信号を発生するサンプリング信号発生回路
と、前記電力系統の電圧、電流等の交流量を前記サンプ
リング信号発生回路から出力されるサンプリング信号に
応答してサンプル・ホールドするサンプル・ホールド回
路と、このサンプル・ホールド回路の出力をA/D変換
してリレー演算装置へ供給するA/D変換器とを備えた
デジタルリレーのサンプリング装置。
A positive-sequence voltage calculation circuit that calculates the positive-sequence voltage from the three-phase phase voltage or line voltage of the power system, and a sampling signal that is synchronized with the positive-sequence voltage output from this positive-sequence voltage calculation circuit and has a frequency that is an integral multiple of the positive-sequence voltage. a sampling signal generation circuit that samples and holds alternating current amounts such as voltage and current of the power system in response to a sampling signal output from the sampling signal generation circuit; A digital relay sampling device equipped with an A/D converter that A/D converts the output of the circuit and supplies it to the relay calculation device.
JP61294396A 1986-12-10 1986-12-10 Sampling apparatus of digital relay Pending JPS63148815A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP61294396A JPS63148815A (en) 1986-12-10 1986-12-10 Sampling apparatus of digital relay

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP61294396A JPS63148815A (en) 1986-12-10 1986-12-10 Sampling apparatus of digital relay

Publications (1)

Publication Number Publication Date
JPS63148815A true JPS63148815A (en) 1988-06-21

Family

ID=17807192

Family Applications (1)

Application Number Title Priority Date Filing Date
JP61294396A Pending JPS63148815A (en) 1986-12-10 1986-12-10 Sampling apparatus of digital relay

Country Status (1)

Country Link
JP (1) JPS63148815A (en)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61227627A (en) * 1985-03-29 1986-10-09 株式会社東芝 Sampling circuit

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61227627A (en) * 1985-03-29 1986-10-09 株式会社東芝 Sampling circuit

Similar Documents

Publication Publication Date Title
JP3352411B2 (en) Control system, power system protection control system, and storage medium storing program
Kezunovic et al. Design, modeling and evaluation of protective relays for power systems
JPS6220768B2 (en)
US4261038A (en) Protection of electrical power supply systems
JP3788212B2 (en) Harmonic detection method between orders
US4333151A (en) Method for protecting an electric power system and digital protective system
JPS63148815A (en) Sampling apparatus of digital relay
JP2009058235A (en) Leak current measuring instrument for electric path and electric apparatus, and its method
Salman et al. Monitoring changes in system variables due to islanding condition and those due to disturbances at the utilities' network
JP2010060329A (en) Apparatus and method for measuring leakage current of electrical path and electric instrument
JPH06253448A (en) Protective relay for shunt reactor of phase modifying equipment
JPS5843402Y2 (en) Hogokeiden Sochi
JPH0398418A (en) Monitor for digital protective relay
JP2538758Y2 (en) Vector change detector
JPH08196035A (en) Direction detector
JPS63234826A (en) Protective device of power system
JP3254765B2 (en) Phase protection equipment shunt reactor protection relay
JP2535922Y2 (en) Vector change detector
JPS63135872A (en) Stray capacitance compensation for insulation resistance of electric circuit
JPH0327717A (en) Step-out detecting relay
JPH0798351A (en) Data synchronizing method and fault point locating device therewith
JP2600682B2 (en) Ground fault protection relay
JPS591985B2 (en) Fault point location method for power system
JPH06253447A (en) Protective relay for shunt reactor of phase modifying equipment
JP2007196837A (en) Different phase mixture contact detecting relay device for ac feeding circuit