JPS63144512A - Manufacture of semiconductor device - Google Patents

Manufacture of semiconductor device

Info

Publication number
JPS63144512A
JPS63144512A JP29385686A JP29385686A JPS63144512A JP S63144512 A JPS63144512 A JP S63144512A JP 29385686 A JP29385686 A JP 29385686A JP 29385686 A JP29385686 A JP 29385686A JP S63144512 A JPS63144512 A JP S63144512A
Authority
JP
Japan
Prior art keywords
layer
interface
substrate
epitaxial layer
density
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP29385686A
Other languages
Japanese (ja)
Inventor
Akihiko Okamoto
明彦 岡本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP29385686A priority Critical patent/JPS63144512A/en
Publication of JPS63144512A publication Critical patent/JPS63144512A/en
Pending legal-status Critical Current

Links

Abstract

PURPOSE:To unnecessitate a buffer layer, to reduce a surface blemish and to contrive improvement in mass productivity of the title semiconductor device by a method wherein high density impurities are introduced into the layer located in the vicinity at least of one interface adjoining to the interface of an epitaxial layer, and a doping distribution is formed in such a manner that the modified layer generating in the vicinity of the interface will be compensated. CONSTITUTION:An Si-doped n-type gallium-arsenide layer 2 of 1500Angstrom in thickness, for example, is epitaxially grown on the substrate 1 such as a non-doped semiinsulative gallium-arsenide substrate. At this time, an n<+> type interface proximity layer 2A having the Si density of 5X10<17>cm<-3> or thereabout in the initial stage is formed. The surface of the arsenide substrate 1 is etched using a sulfuric acid etchant in the amount of 10 mum or thereabout, and after washing by pure water, the substrate 1 is led to an MBE device, for example, and an n-type gallium-arsenide layer 2 is formed. Si density is increased in the vicinity of the interface, and the epitaxial layer having the constant donor density of 3X10<17>cm<-3> or thereabout of 1500Angstrom in thickness can be obtained. Even when there is no buffer layer as abovementioned, a steep doping region of fixed donor density can be formed.

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は半導体装置の製造方法に関し、特にエピタキシ
ャル成長方法に関する。
DETAILED DESCRIPTION OF THE INVENTION [Field of Industrial Application] The present invention relates to a method for manufacturing a semiconductor device, and particularly to an epitaxial growth method.

〔従来の技術〕[Conventional technology]

半導体装置は近年ますます高集積化、高速度が進んでい
る。特に[1−V族化合物を用いたベテロバイボーラト
ランジスタにおいては、その高速化。
In recent years, semiconductor devices have become increasingly highly integrated and fast. In particular, in [1-V group compound-based betero bibolar transistors, its speed is increased.

高集積化が重要であり、素子サイズや不純物濃度等の制
御性を高め特性の向上及び均一性がはかられている。
High integration is important, and improvements in characteristics and uniformity are being sought by improving controllability of element size, impurity concentration, etc.

■−V族化合物を用いた半導体装置の製造方法において
は、薄膜成長はきわめて重要な工程の一つである。薄膜
成長方法として気相成長法、液層成長法及び分子線エピ
タキシャル(MBE)法が用いられているが、量産性、
 rFII御性の点では気相成長法及び分子線エピタキ
シャル(MBE)法が優れている。
(2) Thin film growth is one of the extremely important steps in the method of manufacturing semiconductor devices using V-group compounds. Vapor phase epitaxy, liquid layer epitaxy, and molecular beam epitaxial (MBE) methods are used as thin film growth methods;
The vapor phase growth method and the molecular beam epitaxial (MBE) method are superior in terms of rFII control.

従来の例えば分子線エピタキシャル法においては、結晶
基板はMBE装置外より超高真空中に導入されエピタキ
シャル成長が行なわれるが、大気中に結晶基板がさらさ
れるため、結晶基板とエピタキシャル層の界面ではドー
ピングした不純物に対応する電子又は正孔が十分に生じ
ないため界面1こ変成層が生じる。このためために制御
された不純物濃度をもつエピタキシャル層を形成する場
合は、結晶基板上にバッファ一層と呼ばれるエビタキシ
ャル層を設けその上に不純物のドーピングされたエピタ
キシャル層を形成する。
In the conventional molecular beam epitaxial method, for example, a crystal substrate is introduced into an ultra-high vacuum from outside the MBE apparatus and epitaxial growth is performed, but since the crystal substrate is exposed to the atmosphere, doping occurs at the interface between the crystal substrate and the epitaxial layer. Since sufficient electrons or holes corresponding to the impurities are not generated, a metamorphic layer is formed at the interface. To form an epitaxial layer with a controlled impurity concentration for this purpose, an epitaxial layer called a buffer layer is provided on a crystal substrate, and an impurity-doped epitaxial layer is formed thereon.

この場合バッファ一層の厚みは界面に生じる変成層より
も十分大きくとりドーピングされたエピタキシャル層へ
の影響をなくしている。通常の場合バッファ一層の厚さ
は5000〜10000人と活性層を形成するエピタキ
シャル層に比べ極めて厚く形成される。
In this case, the thickness of the buffer layer is sufficiently larger than the metamorphic layer formed at the interface to eliminate any influence on the doped epitaxial layer. Normally, the thickness of one buffer layer is extremely thick compared to the epitaxial layer forming the active layer.

〔発明が解決しようとする問題点〕[Problem that the invention seeks to solve]

したがって、例えば■族及びV族原子よりなる化合物半
導体の電界効果トランジスタ(FET)をMBE法を用
いて製作する場合、バッファ一層が厚く形成されている
ため、オーバルディフェクト(Oval  Defec
t)と呼ばれる欠陥がエピタキシャル層表面に生じる。
Therefore, for example, when manufacturing a field effect transistor (FET) of a compound semiconductor made of group II and group V atoms using the MBE method, oval defects occur because the buffer layer is formed thickly.
Defects called t) occur on the surface of the epitaxial layer.

しかも表面欠陥はエピタキシャル層が厚いほど増大して
大きくなる。とくにFQTを用いた集積回路(IC)を
製作する場合この表面欠陥は歩留りをさげる。
Moreover, the surface defects increase and become larger as the epitaxial layer becomes thicker. Particularly when manufacturing integrated circuits (ICs) using FQTs, these surface defects reduce the yield.

さらにMBE法ではエピタキシャル層の成長速度は毎時
5000〜20000人であり、たとえば毎時1000
0人の成長速度の場合10000人のバッファ一層を作
成させるためには成長時間は1時間を要し、従って量産
性を高めるには成長速度を高める必要がある。゛しかじ
、成長速度を高めると表面欠陥は更に増大する。
Furthermore, in the MBE method, the growth rate of the epitaxial layer is 5000 to 20000 per hour, for example, 1000 per hour.
In the case of a growth rate of 0 people, it takes one hour of growth time to create a buffer layer of 10,000 people, so it is necessary to increase the growth rate to increase mass productivity. However, increasing the growth rate further increases the number of surface defects.

本発明の目的は、上記欠点を除去し、不純物のドーピン
グレベルが低下することなく、表面欠陥がすくなく又量
産性の高いエピタキシャル層を形成することのできる半
導体装置の製造方法を提供することにある。
SUMMARY OF THE INVENTION An object of the present invention is to provide a method for manufacturing a semiconductor device that eliminates the above-mentioned drawbacks and can form an epitaxial layer with few surface defects and high productivity without reducing the doping level of impurities. .

〔問題点を解決するための手段〕[Means for solving problems]

本発明の半導体装置の製造方法は、半導体基板上に不純
物を含むエピタキシャル層を形成する半導体装置の製造
方法であって、前記半導体基板とエピタキシャル層の界
面に接する少くとも一方の界面近傍層に高濃度の不純物
を導入するものである。
The method of manufacturing a semiconductor device of the present invention is a method of manufacturing a semiconductor device in which an epitaxial layer containing impurities is formed on a semiconductor substrate, and the method includes forming a layer near the interface of at least one of the semiconductor substrate and the epitaxial layer in contact with the interface of the semiconductor substrate and the epitaxial layer. This method introduces a high concentration of impurities.

〔作用〕[Effect]

半導体基板上に例えばn型エピタキシャル層を成長させ
る場合、半導体基板の表面が大気にされされるために、
半導体基板界面近傍のエピタキシャル層の不純物が十分
にドナーの働きをせず、そのためドナー濃度が低下する
。しかし半導体基板とエピタキシャル層の界面近傍層に
高濃度のn型不純物を導入することにより、不活性なド
ナーを補償し素子に必要なドナー濃度を得ることが可能
となる。
For example, when growing an n-type epitaxial layer on a semiconductor substrate, the surface of the semiconductor substrate is exposed to the atmosphere, so
Impurities in the epitaxial layer near the semiconductor substrate interface do not function as donors sufficiently, resulting in a decrease in donor concentration. However, by introducing a high concentration of n-type impurity into a layer near the interface between the semiconductor substrate and the epitaxial layer, it becomes possible to compensate for inactive donors and obtain the donor concentration necessary for the device.

〔実施例〕〔Example〕

次に本発明の実施例について図面を用いて説明する。 Next, embodiments of the present invention will be described with reference to the drawings.

第1図は本発明の第1の実施例を説明するための半導体
チップの断面図である。
FIG. 1 is a sectional view of a semiconductor chip for explaining a first embodiment of the present invention.

第1図に示すように、ノンドープの半絶縁性ガリウム砒
素基板1上に厚さ1500人のStをドープしたn型ガ
リウム砒素層2をエピタキシャル成長させる。この時初
期の段階では第3図の曲線Aに示すようにSiの濃度を
5X1017cn−3としたn+型界面近傍層2Aを形
成した。砒素基板1は表面をlX酸系エツチング液にて
10μm程度エツチングし、純水で洗浄したあとMBE
装置に導入しn型ガリウム砒素層2を形成した。
As shown in FIG. 1, an n-type gallium arsenide layer 2 doped with 1,500 N of St is epitaxially grown on a non-doped semi-insulating gallium arsenide substrate 1. At this time, in the initial stage, an n+ type near-interface layer 2A was formed with a Si concentration of 5.times.10.sup.17 cn.sup.-3 as shown by curve A in FIG. 3. The surface of the arsenic substrate 1 was etched by about 10 μm using lX acid etching solution, washed with pure water, and then subjected to MBE.
This was introduced into the device to form an n-type gallium arsenide layer 2.

第3図はMBE法によりエピタキシャル成長する場合の
不純物濃度の膜厚方向の分布を示しており、曲線Aは第
1の実施の場合であり、曲線Bはバッファ層のない場合
の従来法のエピタキシャル層の不純物の濃度分布としめ
す。曲線Aで示した本実施例におけるSi濃度は界面近
傍では高められており曲線Bに示す従来法では3X]、
017cm−3のSi濃度である。
Figure 3 shows the distribution of impurity concentration in the film thickness direction when epitaxially grown by the MBE method, curve A is for the first implementation, and curve B is for the epitaxial layer of the conventional method without a buffer layer. The concentration distribution of impurities is shown below. The Si concentration in this example, shown by curve A, is increased near the interface, and in the conventional method shown by curve B, it is 3X],
The Si concentration is 0.017 cm-3.

第4図はこのように作成されたエピタキシャル層のドナ
ー濃度の膜圧方向の分布を示したおり、曲線Aは本実施
例の場合を、また曲線Bは従来法によるものである。さ
らに曲線Cは従来法と同様の不純物の分布で厚さ800
0人のバッファ層のある場合のドナー濃度である。
FIG. 4 shows the distribution of the donor concentration in the film thickness direction of the epitaxial layer thus prepared, where curve A is for this example and curve B is for the conventional method. Furthermore, curve C has the same impurity distribution as the conventional method and has a thickness of 800 mm.
This is the donor concentration when there is a buffer layer of 0 people.

第4図より明らかなように、バッファ層のない場合の従
来法では曲線Bに示したようにドナー濃度の低下がみら
れたが、曲線A及びCに示した本実施例及びバッファ層
のある場合の従来法による場合は、厚さ1500人にわ
たり、はぼ3×1017cn−3の一定のドナー濃度の
エピタキシャル層が得られた。このように本実施例では
、バッファ一層がないにもかかわらず、一定のドナー濃
度で急峻なドーピング領域を形成することが可能となっ
た。従って、表面欠陥が少なく、量産性の高いエピタキ
シャル層を形成することができる。
As is clear from FIG. 4, in the conventional method without a buffer layer, a decrease in donor concentration was observed as shown in curve B, but in this example and in the case of the buffer layer shown in curves A and C, a decrease in donor concentration was observed. In the case of the conventional method, an epitaxial layer with a constant donor concentration of about 3.times.10@17 cn@-3 was obtained over a thickness of 1500 nanometers. In this way, in this example, it was possible to form a steeply doped region with a constant donor concentration even though there was no buffer layer. Therefore, an epitaxial layer with few surface defects and high productivity can be formed.

第2図は本発明の第2の実施例を説明するための半導体
チップの断面図である。
FIG. 2 is a sectional view of a semiconductor chip for explaining a second embodiment of the present invention.

第2図に示すように、イオン注入法により表面にStを
ドーピングして形成した、n+型界面近傍層IAを有す
る半絶縁性ガリウム砒素基板1上に厚さ1500人のS
iをドープしたn型ガリウム砒素層2をエピタキシャル
成長した。
As shown in FIG. 2, a layer of 1,500 layers of S is deposited on a semi-insulating gallium arsenide substrate 1 having an n+ type interfacial layer IA formed by doping the surface with St by ion implantation.
An n-type gallium arsenide layer 2 doped with i was epitaxially grown.

n+型界面近傍層IAを有するガリウム砒素基板1は表
面エツチングなしにMBE装置に導入し、n型ガリウム
砒素層2を形成した。
A gallium arsenide substrate 1 having an n+ type near-interface layer IA was introduced into an MBE apparatus without surface etching, and an n type gallium arsenide layer 2 was formed.

第5図は第2の実施例における不純物濃度の膜厚方向の
分布図であり、曲線り、Eはそれぞれn+型界面近傍層
IA及びn型ガリウム砒素層2の不純物分布を示す。ま
た第6図はドナー濃度の膜厚方向の分布であり曲線Fは
第2の実施例の場合であり、曲線Gはイオン注入なしに
第5図でしめたエピタキシャル層を形成した場合を示す
FIG. 5 is a distribution diagram of the impurity concentration in the film thickness direction in the second embodiment, where the curve E indicates the impurity distribution in the n+ type interface vicinity layer IA and the n type gallium arsenide layer 2, respectively. Further, FIG. 6 shows the distribution of donor concentration in the film thickness direction, where curve F is for the second embodiment, and curve G is for the case where the epitaxial layer shown in FIG. 5 is formed without ion implantation.

第6図より明らかなように、本第2の実施例を用いるこ
とにより界面の変成層が補償され、改善されたドナー濃
度分布が得られた。
As is clear from FIG. 6, by using the second example, the metamorphic layer at the interface was compensated and an improved donor concentration distribution was obtained.

尚、上記実施例においては、半導体基板及びエピタキシ
ャル層にガリウム砒素を用い、ドーパントとしてSiを
用いた場合を示したが、半導体基板として他のIII−
V族化合物さらにそれらの根晶を用いてもよく、またド
ーバンI・とじて他の不純物を用いてもよい。また上記
実施例においては、基板とエピタキシャル層との界面の
一方にのみ界面近傍層を形成する場合について述べたが
、両方に形成してもよい。
In the above embodiment, gallium arsenide was used for the semiconductor substrate and the epitaxial layer, and Si was used as the dopant, but other III-
Group V compounds and their root crystals may be used, and Dovan I and other impurities may be used. Furthermore, in the above embodiments, the case where the near-interface layer is formed only on one side of the interface between the substrate and the epitaxial layer has been described, but it may be formed on both sides.

以上の説明ではドナーの場合について説明したが、不純
物がアクセプタの場合についても本発明は全く同様に適
用できる。この場合はアクセプタをドーピングし界面近
傍層のアクセプタの濃度を界面近傍以外の不純物より高
くすることにより界面近傍の変成層を補償し意図したア
クセプタ濃度を有するエピタキシャル層を形成すること
が可能となる。
Although the above explanation deals with the case where the impurity is a donor, the present invention is equally applicable to the case where the impurity is an acceptor. In this case, it is possible to compensate for the metamorphosed layer near the interface and form an epitaxial layer having the intended acceptor concentration by doping the acceptor and making the acceptor concentration in the layer near the interface higher than the impurity outside the interface.

〔発明の効果〕〔Effect of the invention〕

以上の説明から明らかなように、本発明は半導体基板上
に不純物を含むエピタキシャル層を形成する場合に、少
くとも一方の界面近傍層に高濃度不純物を導入し、界面
近傍に生じる変成層を補償するようなドーピング分布を
形成することにより、意図した不純物分布を有するエピ
タキシャル層が形成できる。従って従来用いたバッファ
層を必要としなくなるという利点があり、更に表面欠陥
が少く量産性を向上させたエピタキシャル層を形成でき
る効果がある。
As is clear from the above description, when forming an epitaxial layer containing impurities on a semiconductor substrate, the present invention introduces a high concentration impurity into at least one layer near the interface to compensate for the metamorphic layer generated near the interface. By forming such a doping distribution, an epitaxial layer having an intended impurity distribution can be formed. Therefore, there is an advantage that the conventionally used buffer layer is not required, and furthermore, it is possible to form an epitaxial layer with fewer surface defects and improved mass productivity.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図及び第2図は本発明の第1及び第2の実施例を説
明するための半導体チップ断面図、第3図及び第5図は
不純物濃度の膜厚方向の分布図、第4図及び第6図はド
ナー濃度の膜厚方向の分布図である。 1・・・半絶縁性ガリウム砒素基板、IA・・・n+型
界面近傍層、2・・・n型ガリウム砒素層、2A・・・
n+型界面近傍層。 界面 θ     5ρρ    /l)ρθ   lμ i
針’y−距離C副子 3 肩 θ    5ρρ  、/;ど:λと1ピ2   /j
≦23ビU≧’shガらり厨〉釘Mc;+ン芽 4M
1 and 2 are cross-sectional views of a semiconductor chip for explaining the first and second embodiments of the present invention, FIGS. 3 and 5 are distribution diagrams of impurity concentration in the film thickness direction, and FIG. and FIG. 6 is a distribution diagram of donor concentration in the film thickness direction. DESCRIPTION OF SYMBOLS 1...Semi-insulating gallium arsenide substrate, IA...n+ type interface vicinity layer, 2...n type gallium arsenide layer, 2A...
n+ type layer near the interface. Interface θ 5ρρ /l) ρθ lμ i
Needle 'y - Distance C Splint 3 Shoulder θ 5ρρ , /; Do: λ and 1 pin 2 /j
≦23BiU≧'shgararichu>nail Mc;+nbud 4M

Claims (1)

【特許請求の範囲】[Claims] 半導体基板上に不純物を含むエピタキシャル層を形成す
る半導体装置の製造方法において、前記半導体基板とエ
ピタキシャル層の界面に接する少くとも一方の界面近傍
層に高濃度の不純物を導入することを特徴とする半導体
装置の製造方法。
A method for manufacturing a semiconductor device in which an epitaxial layer containing impurities is formed on a semiconductor substrate, characterized in that a high concentration of impurities is introduced into at least one layer near the interface that is in contact with the interface between the semiconductor substrate and the epitaxial layer. Method of manufacturing the device.
JP29385686A 1986-12-09 1986-12-09 Manufacture of semiconductor device Pending JPS63144512A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP29385686A JPS63144512A (en) 1986-12-09 1986-12-09 Manufacture of semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP29385686A JPS63144512A (en) 1986-12-09 1986-12-09 Manufacture of semiconductor device

Publications (1)

Publication Number Publication Date
JPS63144512A true JPS63144512A (en) 1988-06-16

Family

ID=17800041

Family Applications (1)

Application Number Title Priority Date Filing Date
JP29385686A Pending JPS63144512A (en) 1986-12-09 1986-12-09 Manufacture of semiconductor device

Country Status (1)

Country Link
JP (1) JPS63144512A (en)

Similar Documents

Publication Publication Date Title
US5144379A (en) Semiconductor device having a group iii-v epitaxial semiconductor layer on a substrate
JPH0383332A (en) Manufacture of silicon carbide semiconductor device
JPH03236218A (en) Compound semiconductor substrate and manufacture thereof
US4948751A (en) Moelcular beam epitaxy for selective epitaxial growth of III - V compound semiconductor
JPH0324782B2 (en)
JPH01204411A (en) Manufacture of semiconductor device
JPH02252267A (en) Manufacture of semeconductor device
JP2004519837A (en) Epitaxial wafer equipment
JPH02260628A (en) Manufacture of semiconductor device
JPH0294663A (en) Semiconductor device and manufacture thereof
JPS63144512A (en) Manufacture of semiconductor device
JPH0464455B2 (en)
JP2000068497A (en) GaN-BASED COMPOUND SEMICONDUCTOR DEVICE
JP2735190B2 (en) Molecular beam epitaxy growth method and growth apparatus
JPS61276261A (en) Manufacture of high-speed bipolar transistor
JP3421234B2 (en) Semiconductor device and manufacturing method thereof
JPH1074700A (en) Semiconductor crystal growing method
JPH04199507A (en) Solid phase diffusion of n-type impurity to iii-v compound semiconductor
JP2000124142A (en) Manufacture of semiconductor layer
JPS6215862A (en) Semiconductor device
JPS61145823A (en) Molecular beam epitaxial growth method
JP3404838B2 (en) GaInAs / InP heterojunction Hall element
JPH02266534A (en) Manufacture of semiconductor device
JPH0322526A (en) Manufacture of silicon carbide semiconductor device
JPH0715026A (en) Semiconductor element