JPS63142979A - Video muting circuit for tv tuner - Google Patents

Video muting circuit for tv tuner

Info

Publication number
JPS63142979A
JPS63142979A JP29074186A JP29074186A JPS63142979A JP S63142979 A JPS63142979 A JP S63142979A JP 29074186 A JP29074186 A JP 29074186A JP 29074186 A JP29074186 A JP 29074186A JP S63142979 A JPS63142979 A JP S63142979A
Authority
JP
Japan
Prior art keywords
signal
video
circuit
muting
synchronizing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP29074186A
Other languages
Japanese (ja)
Inventor
Masahiko Sato
正彦 佐藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP29074186A priority Critical patent/JPS63142979A/en
Publication of JPS63142979A publication Critical patent/JPS63142979A/en
Pending legal-status Critical Current

Links

Abstract

PURPOSE:To prevent an unbecoming picture from being generated at the time of switching a channel, by phase-synchronizing a receiver circuit with a synchronizing signal in video muting by muting a video signal part from which a synchronizing signal part is eliminated at the time of switching the channel. CONSTITUTION:An audio mute signal (b) is supplied to a switching circuit SW as a video mute signal via an AND gate G1. Thereby, an image is muted by setting a video signal to be outputted at, for example, a voltage E of pedestal level. At this time, by supplying burst pulses corresponding to a composite sync (horizontal and vertical synchronizing pulses) and a burst sections to the other input of the AND gate 1 via a NOR mate G2, the gate is closed, and in those sections, the switch SW is connected to a video signal side. Therefore, no image is displayed on a receiver 2 in a period of the video muting, however, a synchronous circuit, and a sub carrier circuit, etc., are synchronized with the synchronizing signal and the burst signal of an input.

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明はTVチューナ用ビデオミューティング回路に関
する。
DETAILED DESCRIPTION OF THE INVENTION [Field of Industrial Application] The present invention relates to a video muting circuit for a TV tuner.

〔発明の概要〕[Summary of the invention]

チャンネル切換時に、同期信号部分を除いた所定期間に
ビデオ出力を所定のDCレベルにして導出してビデオミ
ュートを行い、ミュート期間中に受像機回路が同期信号
にロックして、ミュート解除と同時に同期乱れの無い画
面が得られるようにしたビデオミューティング回路であ
る。
When switching channels, video muting is performed by setting the video output to a predetermined DC level for a predetermined period excluding the synchronization signal part, and during the mute period, the receiver circuit locks to the synchronization signal and synchronizes at the same time as muting is released. This is a video muting circuit that allows you to get a picture without any disturbance.

〔従来の技術〕[Conventional technology]

TV受像機では、チャンネル切換時にカソード電流を切
って画面に局間ノイズが生じないようにしたものが知ら
れている。またVTR等の再生信号をモニタする場合に
、再生RF信号が得られるまでは受像機の音声信号をミ
ューティングして聞き苦しいノイズが出ないようにした
ものも知られている(例えば、特開昭58−83440
号公報参照)。
A known TV receiver is one in which the cathode current is cut off when switching channels to prevent inter-office noise from occurring on the screen. Furthermore, when monitoring the reproduced signal of a VTR, etc., there is a system that mutes the audio signal of the receiver until a reproduced RF signal is obtained to prevent unpleasant noise from appearing (for example, 58-83440
(see publication).

〔発明が解決しようとする問題点〕[Problem that the invention seeks to solve]

VTRに内蔵のTVチューナ又は単体のチューナからT
V受像機にTV放送の受信信号を供給する場合、チュー
ナの選局時には局間ノイズにより見苦しい画面及び聞き
苦しい音が出る。この場合、TVチューナの側から受像
管のカソードのコントロールを行うのは困難である。従
って選局中はビデオ信号及び音声信号をTVチューナ側
でミューティングすることが考えられる。しかし選局動
作が終了した時点でミューティングを解除しても、受像
機回路(同期AFC)が入力ビデオ信号に同期するまで
は、画面上で同期乱れが生じ、またサブキャリアAPC
のロックが遅れて色再生が乱れが生じるのが避けられな
かった。
T from the built-in TV tuner of the VTR or a standalone tuner.
When a TV broadcast reception signal is supplied to a V receiver, when a tuner selects a station, inter-station noise produces an unsightly screen and an unpleasant sound. In this case, it is difficult to control the cathode of the picture tube from the TV tuner side. Therefore, it is conceivable to mute the video signal and audio signal on the TV tuner side during channel selection. However, even if muting is canceled when the channel selection operation is completed, synchronization disturbances will occur on the screen until the receiver circuit (synchronous AFC) is synchronized with the input video signal, and subcarrier APC
It was inevitable that the locking would be delayed and color reproduction would be disrupted.

このため従来では、チャンネル切換時に音声信号のみを
ミューティングし、画像の乱れについては何の対策もと
られていなかったのが実情である。
For this reason, in the past, only the audio signal was muted when switching channels, and no measures were taken to prevent image disturbance.

本発明はこの問題にかんがみ、選局切換時の画像乱れが
生じないようにすることを目的とする。
In view of this problem, it is an object of the present invention to prevent image disturbance from occurring when switching channels.

〔問題点を解決するための手段〕[Means for solving problems]

本発明のTVチューナ用ビデオミューティング回路は、
ビデオ信号と所定のDC信号とを選択出力するスイッチ
手段SWを具備する。
The video muting circuit for a TV tuner of the present invention includes:
A switch means SW is provided for selectively outputting a video signal and a predetermined DC signal.

チャンネル切換時に、同期信号部分を除いた所定期間に
わたって上記スイッチ手段が上記DC信号を出力する構
成である。
When switching channels, the switch means outputs the DC signal for a predetermined period excluding a synchronizing signal portion.

〔作用〕[Effect]

ビデオミュート期間中に供給され続けている同期信号に
よって、受像機の回路が位相同期する。
The synchronization signal that continues to be supplied during the video mute period provides phase synchronization of the circuitry of the receiver.

ミューティング解除と同時に同期乱れの無い画像が得ら
れる。
An image without synchronization disturbance can be obtained at the same time as muting is released.

〔実施例〕〔Example〕

第1図に本発明を適用したビデオミューティング回路の
要部を示す。この回路は第2図に示すTVチューナ1の
ビデオ出力部に設けられる。チャンネル切換時には、第
3図に示す選局操作パルスaに同期してオーディオミュ
ート信号すが所定時間幅で形成される。従って第2図の
TVチューナ1からTV受像機2に導出されるオーディ
オ信号は選局中にミュートされる。
FIG. 1 shows the main parts of a video muting circuit to which the present invention is applied. This circuit is provided at the video output section of the TV tuner 1 shown in FIG. When switching channels, an audio mute signal is generated with a predetermined time width in synchronization with the channel selection operation pulse a shown in FIG. Therefore, the audio signal delivered from the TV tuner 1 to the TV receiver 2 in FIG. 2 is muted during channel selection.

オーディオミュート信号すは、第1図のアンドゲートG
1を介してビデオミュート信号としてスイッチ回路SW
に供給される。これにより出力すべきビデオ信号を例え
ばペデスタルレベルの電圧已にして画像をミュートする
。このときコンポジット・シンク(水平、垂直同期パル
ス)及びバースト区間に対応するバーストパルスを、そ
れぞれノアゲートG2を介してアンドゲートG1の他の
入力に与えてこのゲートを閉じ、これらの区間において
はスイッチSWをビデオ信号側にする。従って第3図の
ビデオ出力Cに示すように、選局中は同期信号S Y 
N C及びバースト信号BUがTV受像機2に供給され
続ける。
The audio mute signal is the AND gate G in Figure 1.
Switch circuit SW as a video mute signal via 1
supplied to As a result, the video signal to be outputted is set to a voltage level of, for example, the pedestal level, and the image is muted. At this time, composite sync (horizontal and vertical synchronization pulses) and a burst pulse corresponding to the burst period are applied to the other inputs of AND gate G1 via NOR gate G2 to close this gate, and in these periods, switch SW to the video signal side. Therefore, as shown in video output C in Fig. 3, the synchronization signal S Y
The NC and burst signal BU continue to be supplied to the TV receiver 2.

このためビデオミュートが行われている期間は、受像機
2において画像は表示されないが、同期AFC回路、サ
ブキャリアAPC回路等は、入力の同期信号及びバース
ト信号に同期化する。よって選局が終了した時点でビデ
オミューティングが解除されれば、同期乱れや色部れが
生じることな(、画像が即座に表示される。
Therefore, during the video mute period, no image is displayed on the receiver 2, but the synchronous AFC circuit, subcarrier APC circuit, etc. are synchronized with the input synchronous signal and burst signal. Therefore, if video muting is canceled when the channel selection is finished, the image will be displayed immediately without synchronization disturbance or color blurring.

なおTVチューナ1は電子式であってよく、選局操作パ
ルス(第3図a)が発生した直後の比較的早いタイミン
グt1で画像内容が切換ねる。しかし新しい局の同期位
相及びバースト位相は前の局と全く異なっているので、
TV受像機2が選局後の同期信号位相及びバースト信号
位相に完全に同期化するまで、ビデオミュート及びオー
ディオミュートを行うように、ミューティング時間を定
めるのがよい。
Note that the TV tuner 1 may be of an electronic type, and the image content is switched at a relatively early timing t1 immediately after the channel selection operation pulse (FIG. 3a) is generated. However, the synchronization phase and burst phase of the new station are completely different from the previous station, so
It is preferable to set the muting time so that the video mute and audio mute are performed until the TV receiver 2 is completely synchronized with the synchronization signal phase and the burst signal phase after tuning.

ビデオ信号のミューティングレベルは、同期信号とは弁
別し得るDCレベルであればよいが、ペデスタルレベル
とするのが好ましい。
The muting level of the video signal may be any DC level that can be distinguished from the synchronizing signal, but is preferably a pedestal level.

第4図は第1図のゲート回路の具体例を示す。FIG. 4 shows a specific example of the gate circuit shown in FIG.

オーディオミュート信号は抵抗R1を通じてトランジス
タQ2のベースに供給され、ミュート区間でこのトラン
ジスタQ2がオンになって、低レベルのビデオミュート
信号がQ2のコレクタと抵抗R4の接続点から得られる
。コンポジフト・シンり及びバーストパルスは抵抗R3
、R4で加算(オア)され、トランジスタQ1のベース
に加えられて、トランジスタQ1がオンとなる。従って
同期信号及びバースト信号の区間では、トランジスタQ
2がオフになり、ビデオミュート信号が高レベルに復帰
して、これらの区間においてはミューティングが行われ
ない。
The audio mute signal is applied to the base of the transistor Q2 through the resistor R1, and during the mute period, the transistor Q2 is turned on, and a low level video mute signal is obtained from the connection point between the collector of Q2 and the resistor R4. Composite shift and burst pulses are resistor R3
, R4 and added to the base of transistor Q1, turning on transistor Q1. Therefore, in the period of the synchronization signal and burst signal, the transistor Q
2 is turned off, the video mute signal returns to high level, and no muting occurs during these intervals.

〔発明の効果〕〔Effect of the invention〕

本発明は上述の如(、チャンネル切換時には、同期信号
部分を除いたビデオ信号部分がミュートされるようにし
たから、ビデオミニ−ティング中に受像機回路が同期信
号に位相同期して、ミューティング解除と同時に同期乱
れの無い画像が得られる。つまり位相同期が達成される
までの間は映像が表示されないので、チャンネル切換時
に見苦しい画面が生じない。
According to the present invention, as described above (when switching channels, the video signal part except the synchronizing signal part is muted, so that the receiver circuit is phase-synchronized with the synchronizing signal during video miniaturization, and muting is performed. Immediately upon release, an image free from synchronization disturbances can be obtained.In other words, since no video is displayed until phase synchronization is achieved, an unsightly screen does not occur when switching channels.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図は本発明を適用したビデオミューティング回路の
回路図、第2図はTVチューナとTV受像機の接続図、
第3図は第1図の各部の波形図、第4図は第1図のゲー
ト回路の回路図である。 なお図面に用いた符号において、 1−−−−−−・−−一−−−・・・・−TVチューナ
2−−−〜−・−−−−−−−−−−−−−T V受像
機SW−・・−・−・・−一−−−スイッチ回路G1・
・・〜・・・・−−−−一−−アンドゲートG2−・・
−−−−−一−−−・・ノアゲートである。
Fig. 1 is a circuit diagram of a video muting circuit to which the present invention is applied, Fig. 2 is a connection diagram of a TV tuner and a TV receiver,
3 is a waveform diagram of each part of FIG. 1, and FIG. 4 is a circuit diagram of the gate circuit of FIG. 1. In addition, in the symbols used in the drawings, 1----------1---...-TV tuner 2-------------- V receiver SW - - - - - - Switch circuit G1 -
・・・〜・・・・−−−−1−−AND GATE G2−・・
-------1---- It is Noah Gate.

Claims (1)

【特許請求の範囲】 1、ビデオ信号と所定のDC信号とを選択出力するスイ
ッチ手段を具備し、 チャンネル切換時に、同期信号部分を除いた所定期間に
わたって上記スイッチ手段が上記DC信号を出力するよ
うにしたTVチューナ用ビデオミューティング回路。 2、上記同期信号部分にカラーバースト区間が含まれる
ことを特徴とする特許請求の範囲第1項のTVチューナ
用ビデオミューティング回路。
[Claims] 1. A switch means is provided for selectively outputting a video signal and a predetermined DC signal, and when switching channels, the switch means outputs the DC signal for a predetermined period excluding a synchronizing signal portion. Video muting circuit for TV tuner. 2. The video muting circuit for a TV tuner according to claim 1, wherein the synchronization signal portion includes a color burst section.
JP29074186A 1986-12-06 1986-12-06 Video muting circuit for tv tuner Pending JPS63142979A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP29074186A JPS63142979A (en) 1986-12-06 1986-12-06 Video muting circuit for tv tuner

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP29074186A JPS63142979A (en) 1986-12-06 1986-12-06 Video muting circuit for tv tuner

Publications (1)

Publication Number Publication Date
JPS63142979A true JPS63142979A (en) 1988-06-15

Family

ID=17759923

Family Applications (1)

Application Number Title Priority Date Filing Date
JP29074186A Pending JPS63142979A (en) 1986-12-06 1986-12-06 Video muting circuit for tv tuner

Country Status (1)

Country Link
JP (1) JPS63142979A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6430971U (en) * 1987-08-18 1989-02-27

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6430971U (en) * 1987-08-18 1989-02-27

Similar Documents

Publication Publication Date Title
JPS63142979A (en) Video muting circuit for tv tuner
JPS5819882Y2 (en) television receiver
JPH0528947B2 (en)
JPH04176277A (en) Picture mute circuit
JPH0516787Y2 (en)
JP3785632B2 (en) Signal processing circuit
KR100831215B1 (en) Apparatus for implement an integrated user interface of digetal/analog type in digital television
JPS6211085Y2 (en)
JPH0336148Y2 (en)
KR920000359B1 (en) Power switching circuit of d2-mac decoder
JPH0721013Y2 (en) Digital television receiver
JPH067684B2 (en) Video signal processor
KR890001870B1 (en) Multi-video channel television
JP2993676B2 (en) Television receiver
JPH042539Y2 (en)
JPH0523018Y2 (en)
KR950006455B1 (en) Image signal converting circuit
JP2876610B2 (en) Color signal processing circuit
JPH0730779A (en) Transmitted signal receiver
JPH01268369A (en) Television receiver
JPH07255003A (en) Limiter circuit
JPH0287885A (en) Video signal circuit
JPH03114367A (en) Video equipment
JPH08298648A (en) Television receiver
JPH04196891A (en) Television set