JPS63137313A - Computer equipment - Google Patents

Computer equipment

Info

Publication number
JPS63137313A
JPS63137313A JP61284947A JP28494786A JPS63137313A JP S63137313 A JPS63137313 A JP S63137313A JP 61284947 A JP61284947 A JP 61284947A JP 28494786 A JP28494786 A JP 28494786A JP S63137313 A JPS63137313 A JP S63137313A
Authority
JP
Japan
Prior art keywords
power supply
output
signal
supply voltage
switch means
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP61284947A
Other languages
Japanese (ja)
Other versions
JPH0511324B2 (en
Inventor
Isamu Haneda
勇 羽田
Masayuki Kino
城野 雅行
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Priority to JP61284947A priority Critical patent/JPS63137313A/en
Publication of JPS63137313A publication Critical patent/JPS63137313A/en
Publication of JPH0511324B2 publication Critical patent/JPH0511324B2/ja
Granted legal-status Critical Current

Links

Landscapes

  • Power Sources (AREA)

Abstract

PURPOSE:To reduce the load of processing for power supply voltage drop by software by ORing the state of a specific switch means and an output signal obtained at the time of detecting the drop of a power supply voltage. CONSTITUTION:A ROM3, a RAM4, an I/O circuit 5, and a display memory 6 are connected to a CPU1 through a system bus 2. The CPU1 acts as a deciding means by a program in the RAM3. The I/O circuit 5 including on OR means 5a is connected to the keyboard 7, and a display device 10 is connected to the display memory 6 to constitute an informing means 30. An output voltage of a power supply circuit 12 is detected by a power supply voltage detecting means 11 and a switch means 15 acts as a brake key or the like for indicating the intermission of processing. The OR operation between said output voltage and the output of the switch means 15 is calculated by the OR means 5a, the calculated result is outputted to a deciding means 1 to decide whether the operation of the switch means 15 causes voltage drop or not, and the decided result is informed by the informing means 30.

Description

【発明の詳細な説明】 (イ)産業上の利用分野 ・この発明は、各種事務処理用または文字処理用などの
ソフトウェアの実行が可能なコンピュータ装置に関し、
とくに電源電圧が低下したことを使用音に報知すること
ができるコンピュータ装置にする。
[Detailed description of the invention] (a) Industrial application field - This invention relates to a computer device capable of executing software for various types of office processing or character processing.
In particular, the computer device is capable of notifying the user of a drop in power supply voltage using a sound.

(ロ)従来の技術 従来、コンピュータ装置において、と(には例えば電池
駆動可能なポータプルコンビエータにおいて、電池の電
圧が低下すると、何らかの形でこのことを中央制御装置
(以下CPU記す)に知らせ、その使用者に報知(警告
)を与えるなどの手段が取られていた。
(b) Prior Art Conventionally, in computer equipment (for example, in a battery-operated portable combinator), when the battery voltage drops, this is notified to the central control unit (hereinafter referred to as CPU) in some form. Measures were taken such as giving a warning to the user.

そして、その報知を行うために取られる方法としては、
電圧低下時にCPUに割り込みをかけて、割り込み処理
の中で行うか、絶えず電圧低下検出信号をモニターし、
電圧低下時に警告ルーチンへ飛ばすことを行うことなど
がよく知られている。
The methods to be used to inform the public are as follows:
Interrupt the CPU when the voltage drops, do it in the interrupt process, or constantly monitor the voltage drop detection signal,
It is well known to jump to a warning routine when the voltage drops.

(ハ)発明が解決しようとする問題点 しかしながら、前者の方法は、CPUの高度な機能を利
用するもので、ソフトウェア上の配慮も必要であった。
(c) Problems to be Solved by the Invention However, the former method utilizes the advanced functions of the CPU, and requires consideration in terms of software.

また、後者においては、一定時間以内に電圧低下検出信
号をモニターすればよいが、このためだけに個別のソフ
トウェアを用意しなければならないものであった。
Furthermore, in the latter case, it is sufficient to monitor the voltage drop detection signal within a certain period of time, but separate software must be prepared just for this purpose.

この発明は上記の事情に鑑みてなされたもので、特定の
スイッチ手段の状態と電源電圧低下を検出した際に出力
される信号との論理和を取ることによって、ソフトウェ
アによる電源電圧低下処理の負担を軽くすることができ
るコンピータ装置を提供しようとするものである。
This invention has been made in view of the above circumstances, and by calculating the logical sum of the state of a specific switch means and the signal output when a power supply voltage drop is detected, software can handle the power supply voltage drop processing. The purpose is to provide a computer device that can be made lighter.

(ニ)問題点を解決する手段 この発明の構成は、操作された際に現在実行中の処理を
中断させるための信号を出力するスイッチ手段と、電源
電圧の低下を検出する電源電圧検出手段と、スイッチ手
段が出力する信号と電源電圧検出手段が出力する信号と
の論理和を演算する論理和手段と、論理和手段が出力す
る信号によりスイッチ手段が操作されたかあるいは電源
電圧が低下したのかを所定期間ごとに判定する判定手段
と、判定手段が出力する信号により処理の中断かあるい
は電源電圧の低下かを報知する報知手段とを具備したこ
とを特徴とするコンピュータ装置である。
(d) Means for Solving the Problems The present invention is comprised of a switch means that outputs a signal for interrupting the process currently being executed when operated, and a power supply voltage detection means that detects a drop in power supply voltage. , an OR means for calculating the logical sum of the signal output by the switch means and the signal output by the power supply voltage detection means; and a logical sum means for calculating the logical sum of the signal output by the switch means and the signal output by the power supply voltage detection means; This computer device is characterized by comprising a determining means for making a determination at predetermined intervals, and a notifying means for notifying whether processing has been interrupted or a power supply voltage has decreased by a signal output from the determining means.

(ホ)作用 論理和手段は、操作された際にスイッチ手段が出力する
信号と、電源電圧検出手段が出力する信号との論理和を
演算し、その結果を判定手段に出力する。判定手段は、
論理和演算の結果より、スイッチ手段が操作されたのか
あるいは電源電圧か低下したのかを所定期間ごとに判定
し、報知手段に対してその判定より処理の中断であるの
か電源電圧の低下であるのかを示す信号を出力する。こ
の出力によって、報知手段は、対応する報知を行うので
、使用音は、コンピュータ装置の現在の状態を適確に把
握できるものである。
(e) The operational OR means calculates the logical sum of the signal output by the switch means and the signal output by the power supply voltage detection means when operated, and outputs the result to the determination means. The means of determination is
Based on the result of the logical sum operation, it is determined at predetermined intervals whether the switch means has been operated or the power supply voltage has decreased, and the notification means is informed as to whether the process has been interrupted or the power supply voltage has decreased. Outputs a signal indicating. Based on this output, the notification means makes a corresponding notification, so that the sound used can accurately grasp the current state of the computer device.

(へ)実施例 以下この発明の実施例を図面にて詳述するが、この発明
は以下の実施例に限定されるものではない。
(F) EXAMPLES Hereinafter, examples of the present invention will be described in detail with reference to the drawings, but the present invention is not limited to the following examples.

第1図において、1はCPtJ(中央演算装置)で、シ
ステムバス2を介して接続されるROM(続出し専用メ
モリ)3に書かれたコード(プログラム)を逐時解釈し
て各種の演算や、I10データのアクセスや、RAM(
読み書き可能メモリ)4にデータの書き込みなどを行う
。CPUIはROM3内のプログラムによって判定手段
として動作する。システムバス2には、上記のほかに、
■7070回路5び表示用メモリ6が接続される。I1
0回路5は、第2図に示す、論理和手段5aを含むとと
もに各種データやコマンドなどを入力するためのキーボ
ード7に接続されている。キーボード7は、I10回路
5を介してCPU1より出力されるストローブ信号Sを
ライン8より入力されるとともに、その応答信号Aをラ
イン9.I10回路5を介してCPUIに出力する。表
示用メモリ6には表示装置10が接続され、表示用メモ
IJ 6に書かれたデータの番地に相当する位置に、そ
のデータに対応する表示が行われる。表示装置10とし
ては、ドツトマトリクス型の液晶表示装置が好適である
。表示用メモリ6および表示装置lOが報知手段30を
構成する。
In Fig. 1, CPtJ (Central Processing Unit) 1 interprets codes (programs) written in ROM (Memory for Continuous Reading) 3 connected via system bus 2 and performs various calculations. , I10 data access, RAM (
Data can be written to (read/write memory) 4. The CPUI operates as a determining means using a program in the ROM3. In addition to the above, system bus 2 includes:
(2) The 7070 circuit 5 and the display memory 6 are connected. I1
The 0 circuit 5 includes an OR means 5a and is connected to a keyboard 7 for inputting various data and commands, as shown in FIG. The keyboard 7 receives the strobe signal S output from the CPU 1 via the I10 circuit 5 from the line 8, and also receives the response signal A from the line 9. It is output to the CPUI via the I10 circuit 5. A display device 10 is connected to the display memory 6, and a display corresponding to the data written in the display memo IJ 6 is displayed at a position corresponding to the address of the data. As the display device 10, a dot matrix type liquid crystal display device is suitable. The display memory 6 and the display device 10 constitute the notification means 30.

11は電源電圧検出手段で、電源回路12の出力電圧を
検出するもので、ライン13を介してI10回路5内の
論理和手段5aに電源電圧低下の検出信号を出力する。
Reference numeral 11 denotes power supply voltage detection means, which detects the output voltage of the power supply circuit 12, and outputs a detection signal of a decrease in the power supply voltage to the OR means 5a in the I10 circuit 5 via a line 13.

電源回路12は、この実施例においては、乾電池を含み
、CPUIを含むすべての電気回路および電気要素に電
力をライン14を介して供給する。15はスイッチ手段
で、ライン14にて電源回路12に接続さ、れるととも
に、ライン16を介してI10回路5に接続される。ス
イッチ手段15は、処理の中断を指示するブレークキー
として動作するとともに、電源スィッチとしても動作す
る。17はリセットスイッチで、操作することによって
ライン18を介してCPUIにリセット信号を出力する
。リセットスイッチ17は乾電池を取り換えた場合など
に操作されろ。
Power supply circuit 12, which in this embodiment includes a dry cell battery, provides power via line 14 to all electrical circuits and components, including the CPUI. Reference numeral 15 denotes a switch means which is connected to the power supply circuit 12 through a line 14 and to the I10 circuit 5 through a line 16. The switch means 15 operates as a break key for instructing interruption of processing, and also operates as a power switch. A reset switch 17 outputs a reset signal to the CPU via a line 18 when operated. The reset switch 17 should be operated when replacing the dry batteries.

つぎに第2図にて、論理和手段5ユの構成について説明
する。
Next, referring to FIG. 2, the configuration of the logical sum means 5 will be explained.

論理和手段5aは、それぞれの入力端がライン13とラ
イン16に接続される2NANDゲート20と、入力端
がライン13に接続されるインバータゲート21と、ラ
イン18に入力端が接続されるインバータゲート22と
、システムバス2の1本であるライン2aにD入力が接
続されろフリップフロップ23と、インバータゲート2
1の出力を信号24が入力された際にフリップフロップ
23のD入力へ出力するゲート25と、それぞれの入力
端がインバータゲート21の出力端に接続されるととも
に、フリップフロップ23のQ出力が接続される2 N
 A N Dゲート26と、2 N A NDゲート2
0と26とのそれぞれの出力端がそれぞれの入力端に接
続される2NANDゲート27と、2 N A N D
ゲート20の出力端とインバータゲート22の出力端と
がそれぞれの入力端に接続されると、ともに、その出力
端がフリップフロップのR入力に接続されるANDゲー
ト28とで構成される。2 N A N Dゲート27
の出力端はライン19を介してCPU1と接続される。
The OR means 5a includes a 2NAND gate 20 whose input ends are connected to lines 13 and 16, an inverter gate 21 whose input end is connected to line 13, and an inverter gate whose input end is connected to line 18. 22 and the D input is connected to line 2a, which is one of the system bus 2. A flip-flop 23 and an inverter gate 2
A gate 25 outputs the output of 1 to the D input of the flip-flop 23 when the signal 24 is input, and each input terminal is connected to the output terminal of the inverter gate 21, and the Q output of the flip-flop 23 is connected. 2 N
A N D gate 26 and 2 N A N D gate 2
2NAND gate 27 whose respective output terminals of 0 and 26 are connected to respective input terminals;
When the output terminal of the gate 20 and the output terminal of the inverter gate 22 are connected to their respective input terminals, both are constituted by an AND gate 28 whose output terminal is connected to the R input of the flip-flop. 2 N A N D gate 27
The output end of is connected to CPU1 via line 19.

つぎに第3図を交えてこの実施例の動作について説明す
る。
Next, the operation of this embodiment will be explained with reference to FIG.

通常CPU1は、ROM 3の内容に従った動作を行う
が、ある命令の動作(実行中の処理)の中断を使用者が
指示しないかどうかを判定するために、適当な時間間隔
をおいてスイッチ手段15の入力(操作)状態を見に行
く。もしスイッチ手段15が操作されて「処理の中断」
が入力されておれば、CPUIは現在実行中の処理を中
断し、中断メツセージを表示装置5に表示することによ
り、処理が中断されたことを使用者に報知する。この後
CPUIは、使用者からのキー人力を待機する。
Normally, the CPU 1 operates according to the contents of the ROM 3, but in order to determine whether or not the user instructs to interrupt the operation of a certain instruction (processing that is currently being executed), the CPU 1 switches the CPU 1 at appropriate time intervals. I go to check the input (operation) state of the means 15. If the switch means 15 is operated, "processing is interrupted"
If , the CPUI interrupts the process currently being executed, and displays an interrupt message on the display device 5 to notify the user that the process has been interrupted. After this, the CPUI waits for key input from the user.

ここで論理和手段5aの動作を説明する。Here, the operation of the OR means 5a will be explained.

1を課電圧が低下していない場合、インバータゲート2
1にはH4gh信号が入力されるので、2NANDゲー
)20の出力はライン16上の信号とは逆状態となり、
また2 N A N Dゲート26の出力はHighで
あるので、2NANDゲート27の出力はライン16上
の信号と同一、すなわちスイッチ手段が操作されない場
合はLow信号、操作された場合はHi g h信号と
なる。
1, if the applied voltage does not decrease, inverter gate 2
Since the H4gh signal is input to line 1, the output of 2NAND game) 20 will be in the opposite state to the signal on line 16,
Also, since the output of the 2NAND gate 26 is High, the output of the 2NAND gate 27 is the same as the signal on the line 16, that is, it is a Low signal when the switch means is not operated, and a High signal when it is operated. becomes.

一方、電源電圧の低下が検出されると、ライン13上の
信号はL’owとなり、2NANDゲート20の出力は
ライン13上の信号に関係なくHighとなる。そして
、フリップフロップ23のQ出力は、ライン15のリセ
ット信号がHighか、2 N A N Dゲートゲー
ト20の出力がLowの場合にHighに設定され、C
PU 1がフリップフロップ23のCK大入力信号を出
力してフリップフロップ23を書き直さない限り保持さ
れているので、電源電圧低下時にはフリッププロップ2
3のQ出力はHighであるので、2NANDゲート2
6の出力がLowになり、2NANDゲート27の出力
はHigh、すなわちライン19にHigh信号が出力
される。
On the other hand, when a drop in the power supply voltage is detected, the signal on line 13 goes low and the output of the 2NAND gate 20 goes high regardless of the signal on line 13. The Q output of the flip-flop 23 is set to High when the reset signal on the line 15 is High or the output of the 2 N A N D gate 20 is Low,
Since PU1 is held until the flip-flop 23 is rewritten by outputting the CK large input signal of the flip-flop 23, when the power supply voltage drops, the flip-flop 2
Since the Q output of 3 is High, 2NAND gate 2
The output of the 2NAND gate 27 becomes Low, and the output of the 2NAND gate 27 becomes High, that is, a High signal is output to the line 19.

したがって、CPUIがある処理を実行中、ライン19
上の信号をHighと判断すると、スイッチ手段15が
操作されたか、あるいは電源電圧が低下したものと判断
し、実行中の処理を中断して中断処理ルーチンへ制御が
移る。
Therefore, while the CPU is performing some process, line 19
If the above signal is determined to be High, it is determined that the switch means 15 has been operated or the power supply voltage has decreased, and the process being executed is interrupted and control is transferred to an interruption processing routine.

第3図に示すフローチャートが中断処理ルーチンで、ス
イッチ手段15が操作されたのか、電圧低下なのかを判
定するために、CPUIは信号24をゲート25に出力
し、ライン13の検出信号を反転した信号を判定する(
ステップ100)。その結果がHigh、すなわちライ
ン13上の信号がLowならば、電圧低下検出処理ルー
チンに制御が移り、一定時間電圧低下メツセージ(警告
メツセージ)を表示装置lOに表示させ(ステップ10
1) 、一定時間の待機を行い(ステップ102)、こ
の後フリップフロップ23のQ出力をLowにする(ス
テップ103)。これにより、CPUIは。
The flowchart shown in FIG. 3 is an interruption processing routine, and in order to determine whether the switch means 15 has been operated or a voltage drop has occurred, the CPUI outputs a signal 24 to the gate 25 and inverts the detection signal on the line 13. Judging the signal (
Step 100). If the result is High, that is, the signal on line 13 is Low, control shifts to the voltage drop detection processing routine, and a voltage drop message (warning message) is displayed on the display device lO for a certain period of time (step 10).
1) Wait for a certain period of time (step 102), and then set the Q output of the flip-flop 23 to Low (step 103). As a result, the CPUI.

オフしくステップ104) 、システム全体がオフとな
る。このオフ命令直後にライン13.16上の信号がH
ighとなった場合に対処するために、ステップ104
の実行後オンルーチンへ移るようになっている。ステッ
プ103において、Q出力がLowにされると、2NA
NDゲート26の出力h(Highとなり、電圧低下時
には2 N A N Dゲート20の出力もHighで
あるため、2 NANDゲート27の出力はLowとな
る。
Step 104), the entire system is turned off. Immediately after this off command, the signals on lines 13 and 16 go high.
In order to deal with the case where
After execution, the program moves to the on-routine. In step 103, when the Q output is set to Low, the 2NA
The output h of the ND gate 26 becomes High, and since the output of the 2 NAND gate 20 is also High when the voltage drops, the output of the 2 NAND gate 27 becomes Low.

これに対し、ライン14上の信号がHLEhであると判
断された場合は、電源電圧は一定値以上であるので、中
断メツセージを表示装置10に表示しくステッ′プ10
5) 、この後キー入力待ちルーチンへ移る。なお、キ
ー人力待機状態においても、CPU1はキーボード7の
キースキャンの他にライン19の信号のモニターを行い
、この信号がHighとなれば中断処理ルーチンヘジャ
ンプする。
On the other hand, if it is determined that the signal on the line 14 is HLEh, the power supply voltage is above a certain value, so an interruption message is displayed on the display device 10.
5) After this, the routine moves to a key input waiting routine. Note that even in the key manual standby state, the CPU 1 not only scans the keys on the keyboard 7 but also monitors the signal on the line 19, and when this signal becomes High, jumps to the interruption processing routine.

ところで、CPUIはオフすると、ライン19の信号が
Highとなることによって再び動作し始める。したが
って電源電圧が一定値以上ある場合にオフであれば、(
この時ライン19の信号はLow)、スイッチ手段15
を操作するとライン19上の信号はHighとなってC
PU1はオンし動作を開始する。しかしながら、電圧低
下時においては、スイッチ手段15を操作しても、ライ
ン19上の信号はLowのままであるので、再度cpu
tをオンさせるには乾電池を新しいものに交換するか、
あるいはリセットスイッチ16を操作してリセット信号
を入力する。乾電池を交換して電圧が一定値以上に達し
た後、再びスイッチ手段15を操作すると、2NAND
ゲート20の出力がLowとなり、ライン19上にHi
gh信号が出力され、CPUIが動作し始めると同時に
、フリップフロップ23のQ出力もHighとなる。
By the way, when the CPUI is turned off, the signal on the line 19 goes high and it starts operating again. Therefore, if it is off when the power supply voltage is above a certain value, (
At this time, the signal on the line 19 is Low), and the switch means 15
When operated, the signal on line 19 becomes High and C
PU1 turns on and starts operating. However, when the voltage drops, even if the switch means 15 is operated, the signal on the line 19 remains Low, so the CPU is turned off again.
To turn it on, either replace the battery with a new one, or
Alternatively, the reset switch 16 is operated to input a reset signal. After replacing the dry battery and the voltage reaching a certain value or more, when the switch means 15 is operated again, 2NAND
The output of gate 20 becomes Low, and a Hi signal appears on line 19.
At the same time that the gh signal is output and the CPU starts operating, the Q output of the flip-flop 23 also becomes High.

この実施例では、スイッチ手段15に電源電圧低下の検
出信号をORすることによって、ソフトウェアは実行中
、中断を指示するスイッチ手段15のみの状態に注意し
て設計されればよく、スイッチ手段15が操作されたと
判断したとき、中断処理ルーチンで改めて中断の指示が
あったのか電圧低下なのかを判断すればよい。
In this embodiment, by ORing the detection signal of the power supply voltage drop to the switch means 15, the software only needs to be designed paying attention to the state of the switch means 15 which instructs interruption during execution. When it is determined that the operation has been performed, it is only necessary to determine whether there is a new interruption instruction or a voltage drop in the interruption processing routine.

(ト)発明の効果 この発明のコンピュータ装置によれば、ソフトウェアは
処理の中断の指示と電圧低下の両方を常時モニターする
必要がなくなり、ソフトウェアの負担が軽減できるもの
である。また、既に池の機種で作成されたプログラムを
移植する際に新たな追加ソフトウェアを必要としない効
果も奏するものである。
(G) Effects of the Invention According to the computer device of the present invention, the software does not need to constantly monitor both processing interruption instructions and voltage drops, and the burden on the software can be reduced. Another advantage is that no new additional software is required when porting a program that has already been created for the current model.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図はこの発明の実施例ブロック図、第2図、はおな
じく論理和手段の電気回路図、第3図は動作を示すフロ
ーチャートである。 1・・・・・・CPU(判定手段)、 5a・・・・・・論理和手段、11・・・・・・電源電
圧検出手段、15・・・・・・スイッチ手段、30・・
・・・・報知手段。 第2図 第3図
FIG. 1 is a block diagram of an embodiment of the present invention, FIG. 2 is an electric circuit diagram of the OR means, and FIG. 3 is a flowchart showing the operation. DESCRIPTION OF SYMBOLS 1... CPU (judgment means), 5a... Logical sum means, 11... Power supply voltage detection means, 15... Switch means, 30...
...Notification means. Figure 2 Figure 3

Claims (1)

【特許請求の範囲】[Claims] 1、操作された際に現在実行中の処理を中断させるため
の信号を出力するスイッチ手段と、電源電圧の低下を検
出する電源電圧検出手段と、スイッチ手段が出力する信
号と電源電圧検出手段が出力する信号との論理和を演算
する論理和手段と、論理和手段が出力する信号によりス
イッチ手段が操作されたかあるいは電源電圧が低下した
のかを所定期間ごとに判定する判定手段と、判定手段が
出力する信号により処理の中断かあるいは電源電圧の低
下かを報知する報知手段とを具備したことを特徴とする
コンピュータ装置。
1. A switch means that outputs a signal to interrupt the process currently being executed when operated, a power supply voltage detection means that detects a drop in power supply voltage, and a signal output by the switch means and a power supply voltage detection means. an OR means for calculating a logical sum with the output signal; a determination means for determining at predetermined intervals whether the switch means has been operated or the power supply voltage has decreased based on the signal output from the OR means; 1. A computer device comprising a notification means for notifying an interruption of processing or a drop in power supply voltage by an output signal.
JP61284947A 1986-11-29 1986-11-29 Computer equipment Granted JPS63137313A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP61284947A JPS63137313A (en) 1986-11-29 1986-11-29 Computer equipment

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP61284947A JPS63137313A (en) 1986-11-29 1986-11-29 Computer equipment

Publications (2)

Publication Number Publication Date
JPS63137313A true JPS63137313A (en) 1988-06-09
JPH0511324B2 JPH0511324B2 (en) 1993-02-15

Family

ID=17685128

Family Applications (1)

Application Number Title Priority Date Filing Date
JP61284947A Granted JPS63137313A (en) 1986-11-29 1986-11-29 Computer equipment

Country Status (1)

Country Link
JP (1) JPS63137313A (en)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5310237U (en) * 1976-07-09 1978-01-27
JPS5696338A (en) * 1979-12-28 1981-08-04 Sanyo Electric Co Ltd Interrupt processing method of microcomputer
JPS60217439A (en) * 1984-04-11 1985-10-31 Brother Ind Ltd Device with keyboard

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5310237B2 (en) * 1973-02-21 1978-04-12

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5310237U (en) * 1976-07-09 1978-01-27
JPS5696338A (en) * 1979-12-28 1981-08-04 Sanyo Electric Co Ltd Interrupt processing method of microcomputer
JPS60217439A (en) * 1984-04-11 1985-10-31 Brother Ind Ltd Device with keyboard

Also Published As

Publication number Publication date
JPH0511324B2 (en) 1993-02-15

Similar Documents

Publication Publication Date Title
JPH04130510A (en) Power saving system for information processor
KR950001418B1 (en) Pop up control system for portable computer having setup function and popup function
EP0247380A2 (en) Data display-controlling device for data-processing apparatus
JPH0612376A (en) Portable electronic device
JPS63137313A (en) Computer equipment
JP2695300B2 (en) Portable information terminal
JPH0623942B2 (en) Information processing equipment
JPH10268981A (en) Device and method for cutting power supply to computer system
JPH10240367A (en) Computer system and suspend control method for the same
JPH11212529A (en) Switching controller for display device and switching control method therefor
JPH0476716A (en) Electronic apparatus
JPS59123933A (en) Address comparison system
JPH04306716A (en) Power source output monitor control system
JPH0462614A (en) Portable data processor
JPH09305443A (en) Process monitoring device and method therefor
JPH10307568A (en) Information processor
KR19990058031A (en) Individual control method of internal I / O device in notebook computer
JPH04115351A (en) Compact electronic apparatus with voltage drop alarming function
KR930009784B1 (en) Control system of display unit and control method therefor
JPH06161624A (en) Interruption controlling method
JPH06337728A (en) Electronic computer with suspending/resuming function
CN115562727A (en) Power state control method, processor and related equipment
JPS5862709A (en) Monitor device for programmable controller
JPH0362134A (en) Portable electronic calculator terminal
JPH0276020A (en) Program abnormality processing system for power source control part

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees