JPS63136609A - Manufacture of chip type transformer - Google Patents
Manufacture of chip type transformerInfo
- Publication number
- JPS63136609A JPS63136609A JP28467386A JP28467386A JPS63136609A JP S63136609 A JPS63136609 A JP S63136609A JP 28467386 A JP28467386 A JP 28467386A JP 28467386 A JP28467386 A JP 28467386A JP S63136609 A JPS63136609 A JP S63136609A
- Authority
- JP
- Japan
- Prior art keywords
- mask
- insulating layer
- side edge
- primary winding
- turn
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 7
- 238000004804 winding Methods 0.000 claims abstract description 78
- 239000000758 substrate Substances 0.000 claims abstract description 22
- 238000000034 method Methods 0.000 claims description 15
- 239000010408 film Substances 0.000 abstract description 15
- 238000007639 printing Methods 0.000 abstract description 4
- 239000010409 thin film Substances 0.000 abstract description 4
- 239000000843 powder Substances 0.000 description 4
- 239000000919 ceramic Substances 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 239000011230 binding agent Substances 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 238000009413 insulation Methods 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Chemical compound [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 description 2
- 238000005476 soldering Methods 0.000 description 2
- 239000002904 solvent Substances 0.000 description 2
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- 229910045601 alloy Inorganic materials 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 239000010949 copper Substances 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 239000010931 gold Substances 0.000 description 1
- 238000010030 laminating Methods 0.000 description 1
- 239000006247 magnetic powder Substances 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 229910000889 permalloy Inorganic materials 0.000 description 1
- 229910052697 platinum Inorganic materials 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 229920003002 synthetic resin Polymers 0.000 description 1
- 239000000057 synthetic resin Substances 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
- 229910000859 α-Fe Inorganic materials 0.000 description 1
Abstract
Description
【発明の詳細な説明】
〔概要〕
始端パットに連結した１／４ターンパターンを形成する
第１のマスク、鍵形の１７２ターンパターンを形成する
第２のマスク、終端パットに連結した鍵形の１７２ター
ンパターンを形成する第３のマスク、及び絶縁層半体を
形成する第４のマスクを用いて、絶縁基板上に各１ター
ン毎に絶縁層を介して交互に積層されて連結した、所望
のターン数の一次巻線及び二次巻線を、厚膜形成、或い
は薄膜形成することにより、小形で薄い板状のチップ型
トランスを提供する。[Detailed Description of the Invention] [Summary] A first mask forming a 1/4 turn pattern connected to the start end pad, a second mask forming a key-shaped 172 turn pattern, a key-shaped mask connected to the end end pad. Using a third mask for forming a 172-turn pattern and a fourth mask for forming an insulating layer half, desired patterns are alternately laminated and connected via an insulating layer for each turn on an insulating substrate. By forming the primary winding and the secondary winding with the number of turns in a thick film or a thin film, a small and thin plate-shaped chip type transformer is provided.
本発明方法は、回路基板上に実装されて、電子回路の構
成部品として用いられるチップ型トランスの製造方法に
関する。The method of the present invention relates to a method for manufacturing a chip-type transformer that is mounted on a circuit board and used as a component of an electronic circuit.
近年はプリント基板、セラミック基板等の回路基板に、
高密度に電子回路用構成部品を実装し、電子装置の小形
、軽量化をはかっている。In recent years, circuit boards such as printed circuit boards and ceramic boards,
Electronic circuit components are mounted in high density to make electronic devices smaller and lighter.
これに伴い小形、軽量で、回路基板に実装容易なり一ド
レスのチップ型トランスが要求されている。Accordingly, there is a demand for a chip-type transformer that is small, lightweight, and easy to mount on a circuit board.
従来のトランスは、第４図に示すように、合成樹脂より
なるフランジ付の筒形のボビン４の外周面に、所望のタ
ーン数の一次巻線５八、二次巻線５Ｂを積層して巻回し
である。As shown in Fig. 4, a conventional transformer has a primary winding 58 and a secondary winding 5B of a desired number of turns laminated on the outer peripheral surface of a flanged cylindrical bobbin 4 made of synthetic resin. It is a winding.
そしてフランジに垂直に４本の端子６を並設し、一次巻
線５への両端末、及び二次巻線５Ｂの両端末をそれぞれ
、端子６の上部先端に半田付は接続して、トランス３が
構成されている。Then, four terminals 6 are arranged in parallel perpendicularly to the flange, and both ends of the primary winding 5 and both ends of the secondary winding 5B are connected to the upper tips of the terminals 6 by soldering. 3 are made up.
このようなトランス３は、回路基板１に並列して設けた
スルーホール２に、それぞれの端子６の下部先端が挿入
・半田付けされて、回路基板１に実装される。Such a transformer 3 is mounted on the circuit board 1 by inserting and soldering the lower tips of the respective terminals 6 into through holes 2 provided in parallel on the circuit board 1.
しかしながら上記従来のトランス３は、回路基板１に実
装した場合に、実装高さが高く、且つボビン４のフラン
ジ部分が大きいために、他の回路部品とともに、高密度
に回路基板１に実装することができない！ｌという問題
点がある。However, when the conventional transformer 3 is mounted on the circuit board 1, the mounting height is high and the flange portion of the bobbin 4 is large. I can't! There is a problem called l.
また、回路基板１がセラミック基板の場合には、スルー
ホールを形成することが困難のことと、回路基板の下面
に端子６の先端が突出するので、回路基板を他の大きな
基板に密着した状態で実装することができないという問
題点がある。In addition, when the circuit board 1 is a ceramic board, it is difficult to form through holes, and the tips of the terminals 6 protrude from the bottom surface of the circuit board, so the circuit board cannot be placed in close contact with another large board. The problem is that it cannot be implemented in
本発明はこのような点にかんがみて創作されたもので、
軽少、短薄で、リードレスのチップ型トランスの製造方
法を提供することを目的としている。The present invention was created in view of these points.
The purpose of this invention is to provide a method for manufacturing a leadless chip-type transformer that is light, small, short, and thin.
上記従来の問題点を解決するため本発明方法は第２図に
例示した始端パットに連結した１／４ターンパターンを
形成する第１のマスク４１、鍵形の１／２ターンパター
ンを形成する第２のマスク４２、終端パットに連結した
鍵形の１７２ターンパターンを形成する第３のマスク４
３、及び絶縁層半体パターンを形成する第４のマスク４
４を使用して、第１図に例示したように、まず絶縁基板
１ｏの第１の側縁１Ｏ−１に、第１のマスク４１のＸ軸
座標４１Ｘを位置合わせして、絶縁基板１０の表面に一
次巻線始端１１を形成する。In order to solve the above-mentioned conventional problems, the method of the present invention includes a first mask 41 that forms a 1/4 turn pattern connected to the starting end pad, and a mask 41 that forms a key-shaped 1/2 turn pattern, as shown in FIG. 2 mask 42, and a third mask 4 forming a key-shaped 172 turn pattern connected to the end pad.
3, and a fourth mask 4 for forming an insulating layer half pattern.
4, as illustrated in FIG. A primary winding starting end 11 is formed on the surface.
次に、第１の側縁１０−１に第４のマスク４４のＸ軸座
標４４Ｘを位置合わせして、第１の側縁１ｏ−１に沿っ
て、絶縁層半体３１を形成する。Next, the X-axis coordinate 44X of the fourth mask 44 is aligned with the first side edge 10-1, and the insulating layer half 31 is formed along the first side edge 1o-1.
そして、第４の側縁１０−４に第１のマスク４１のＸ軸
座標４１Ｘを位置合わせて、絶縁層半体３１上に二次巻
線始＠２１を形成する。Then, the X-axis coordinate 41X of the first mask 41 is aligned with the fourth side edge 10-4, and the secondary winding start @21 is formed on the insulating layer half 31.
次に、第４の側縁１０−４に第４のマスク４４のＸ軸座
標４４Ｘを位置合わせて、二次巻線始端２１上に、第４
の側縁１０−４に沿った絶縁層半体３２を形成した後に
、第２のマスク４２のＸ軸座標４２Ｘを第１の側縁１０
−１に位置合わせして、一次巻線始端１１に繋がる一次
巻線１／２ターン１２を形成する。Next, align the X-axis coordinate 44X of the fourth mask 44 with the fourth side edge 10-4, and place the fourth
After forming the insulating layer half 32 along the side edge 10-4 of the second mask 42, the X-axis coordinate 42X of the second mask 42 is aligned with the first side edge 10
-1, and form the primary winding 1/2 turn 12 connected to the primary winding start end 11.
そして、第４のマスク４４のＸ軸座標４４Ｘを第３の側
縁１０−３に位置合わせて、第３の側縁１０−３側に絶
縁層半体３３を形成し、第２のマスク４２のＸ軸座標４
２Ｘを第４の側縁１０−４に位置合わせして、絶縁層半
体３３上に二次巻線始端２１に繋がる二次巻線１／２タ
ーン２２を形成する。Then, the X-axis coordinate 44X of the fourth mask 44 is aligned with the third side edge 10-3, the insulating layer half 33 is formed on the third side edge 10-3 side, and the second mask 42 X-axis coordinate of 4
2X is aligned with the fourth side edge 10-4, and a secondary winding 1/2 turn 22 connected to the secondary winding start end 21 is formed on the insulating layer half 33.
第２のマスク４２．第４のマスク４４を交互に用いて、
所望ターン数の一次巻線、及び二次巻線を印刷形成後、
第３のマスク４３のＸ軸座標４３Ｘを第１の側縁１０−
１に位置合わせして、絶縁層半体３Ｍ−１の表面の第３
の側縁１０−３側に一次巻線終端ＩＭを形成する。Second mask 42. Using the fourth mask 44 alternately,
After printing and forming the desired number of turns of primary winding and secondary winding,
The X-axis coordinate 43X of the third mask 43 is set to the first side edge 10-
1 on the surface of the insulating layer half 3M-1.
A primary winding termination IM is formed on the side edge 10-3 side.
また、第３のマスク４３のＸ軸座標４３Ｘを第４の側縁
１０−４に位置合わせして、絶縁層半体３Ｎ〜２の表面
の第２の側縁１０−２側に二次巻線終端２Ｎを形成する
。Further, the X-axis coordinate 43X of the third mask 43 is aligned with the fourth side edge 10-4, and a secondary winding is performed on the second side edge 10-2 side of the surface of the insulating layer halves 3N to 2. Form the line end 2N.
そして、最上層に絶縁Ｍ３９を形成した後に、形成され
た角板状のチップ型トランス本体の側縁。After forming the insulation M39 on the top layer, the side edges of the square plate-shaped chip type transformer main body are formed.
及び底面にかけて、それぞれの一次巻線始端パソトー次
巻線終端パット、二次巻線始端パット。And on the bottom, each primary winding start end, Pasoto secondary winding end pad, and secondary winding start end pad.
二次＠線終端パットに接続する一対の一次電極膜５１Ａ
、５１Ｂ 、及び一対の二次電極膜５２Ａ 、 ５２Ｂ
を形成するようにしたものである。A pair of primary electrode films 51A connected to secondary @ line termination pads
, 51B, and a pair of secondary electrode films 52A, 52B
It is designed to form a .
上記本発明方法によれば、始端パットに連結した１／４
ターンパターンを形成する第１のマスク、鍵形の１７２
ターンパターンを形成する第２のマスク、終端パットに
連結した鍵形の１７２ターンパターンを形成する第３の
マスク、及び絶縁層半体を形成する第４のマスクを用い
るだけで、絶縁基板上に各１ターン毎に絶縁層を介して
交互に積層されて連結した、所望のターン数の一次巻線
及び二次巻線を厚膜形成、或いは薄膜形成することがで
き、それぞれの絶縁層の厚さが、厚くともせいぜい５０
μｍ程度であるので、得られるチップ型トランスは小形
で高さの低い角板形である。According to the method of the present invention, 1/4 connected to the starting end pad
First mask forming turn pattern, key-shaped 172
By simply using a second mask to form a turn pattern, a third mask to form a key-shaped 172 turn pattern connected to the end pad, and a fourth mask to form half of the insulating layer, The primary winding and the secondary winding can be formed into a thick film or a thin film with a desired number of turns, which are alternately laminated and connected through insulating layers for each turn, and the thickness of each insulating layer can be The thickness is at most 50
Since the thickness is on the order of μm, the resulting chip-type transformer is small and has a rectangular plate shape with a low height.
また、入出力の引き出し部が、別個のリード端子でなく
、電極膜であるので、回路基板に実装することが容易で
、且つ実装高さが極めて低い。Furthermore, since the input/output lead-out portion is an electrode film rather than a separate lead terminal, it is easy to mount it on a circuit board, and the mounting height is extremely low.
以下図を参照しながら、本発明方法を具体的に説明する
。The method of the present invention will be specifically explained below with reference to the drawings.
第１図は本発明方法の一例の製造過程を示す斜視図、第
２図は本発明に使用するマスクの図、第３図は、本発明
方法の他の実施例の要部斜視図である。FIG. 1 is a perspective view showing the manufacturing process of an example of the method of the present invention, FIG. 2 is a diagram of a mask used in the present invention, and FIG. 3 is a perspective view of essential parts of another embodiment of the method of the present invention. .
本発明に用いるスクリーンマスクは、第２図の（ａ）に
示す第１のマスク４１、（ｂ）に示す第２のマスク４２
、（Ｃ）に示す第３のマスク４３、（ｄ）に示す、第４
のマスク４４である。The screen masks used in the present invention include a first mask 41 shown in FIG. 2(a) and a second mask 42 shown in FIG. 2(b).
, the third mask 43 shown in (C), the fourth mask 43 shown in (d)
This is the mask 44.
第１のマスク４１は、Ｘ軸座標４１Ｘ側の右隅近傍に始
端パット部４１ａ 、及び始端バント部４１ａに連結し
Ｙ軸に平行した細幅の１７４タ一ンパターン部４１ｂの
窓を有する。The first mask 41 has a starting end pad part 41a near the right corner on the X-axis coordinate 41X side, and a window of a narrow 174 tan pattern part 41b connected to the starting end bunt part 41a and parallel to the Y axis.
第２のマスク４２は、Ｘ軸座標４２Ｘとは反対側の左隅
近傍に屈曲部がある鍵形の１７２タ一ンパターン部４２
ａの窓を有する。The second mask 42 has a key-shaped 172 tan pattern portion 42 that has a bent portion near the left corner on the opposite side from the X-axis coordinate 42X.
It has a window of a.
第３のマスク４３は、Ｘ軸座標４３Ｘ側の右隅近傍に、
屈曲部がある鍵形の１／２タ一ンパターン部４３ｂ、及
び１／２タ一ンパターン部４３ｂの端末に繋がり、Ｘ軸
座標４３Ｘとは反対側の側縁の右隅近傍に形成された終
端パット部４３ａの窓とを有する。The third mask 43 is located near the right corner on the X-axis coordinate 43X side.
It is connected to the key-shaped 1/2 tongue pattern part 43b with the bent part and the terminal of the 1/2 tongue pattern part 43b, and is formed near the right corner of the side edge on the opposite side from the X-axis coordinate 43X. and a window of the end pad portion 43a.
第４のマスク４４は、Ｘ軸座標４４Ｘ側に、マスクのほ
ぼ１／２の面積を有する、矩形状の絶縁層半体パターン
部４４ａの窓を有する。The fourth mask 44 has, on the X-axis coordinate 44X side, a window of a rectangular insulating layer half pattern portion 44a having an area approximately 1/2 of the mask.
一次巻線、二次巻線を形成する導体パターンの材料は、
銀−バラジュウム合金粉末、または銅。The material of the conductor pattern forming the primary winding and secondary winding is
Silver-baladium alloy powder or copper.
金、白金等の粉末を、バインダー及び溶剤で混合してな
る導電ペーストである。A conductive paste made by mixing powders of gold, platinum, etc. with a binder and a solvent.
またｍ縁層を形成する材料は、磁性体粉末（例えばフェ
ライト粉末、パーマロイ粉末等）をバインダー及び溶剤
で混合した磁性を有する絶縁ペーストである。The material forming the edge layer is a magnetic insulating paste made by mixing magnetic powder (for example, ferrite powder, permalloy powder, etc.) with a binder and a solvent.
以下、本発明方法を、第１図を参照しながら説明する。The method of the present invention will be explained below with reference to FIG.
第１図に図示した絶縁基板１０は、板厚が厚くともせい
ぜい０．８１ｍ程度の小さい、例えば−辺が１０鶴程度
の角形のセラミック基板である。The insulating substrate 10 shown in FIG. 1 is a small, rectangular ceramic substrate with a thickness of about 0.81 m at most, for example, with a minus side of about 10 squares.
そして、まず第１図（ａ）のように、絶縁基板１０の第
１の側縁１０−１に、第１のマスク４１のＸ軸座標４１
Ｘを位置合わせして、導電ペーストをスクリーン印刷し
て、絶縁基板１０の表面に、第１の側縁１０〜１の側壁
に始端パット部の側縁が一致する一次巻線始端１１を形
成し、第１の側縁１０−１に第４のマスク４４のＸ軸座
標４４Ｘを位置合わせして、絶縁ペーストをスクリーン
印刷してして、第１の側縁１０−１に沿って、絶縁層半
体３１を層状に形成する。First, as shown in FIG. 1A, the X-axis coordinate 41 of the first mask 41 is placed on the first side edge 10-1 of the insulating substrate
X is aligned, and a conductive paste is screen printed to form a primary winding start end 11 on the surface of the insulating substrate 10, where the side edge of the start end pad portion matches the side wall of the first side edge 10-1. , align the X-axis coordinate 44X of the fourth mask 44 with the first side edge 10-1, screen print an insulating paste, and apply an insulating layer along the first side edge 10-1. The half bodies 31 are formed in layers.
次に第１図（ｂ）のように、第４の側縁１０−４に第１
のマスク４１のＸ軸座標４１Ｘを位置合わせて、４電ペ
ーストをスクリーン印刷して、絶縁層半体３１の表面に
第４の側縁１０−４の側壁に始端パット部の側縁が一致
する二次巻線始端２１を形成する。Next, as shown in FIG. 1(b), a first
Align the X-axis coordinate 41X of the mask 41 and screen print the 4-electro paste so that the side edge of the starting end pad matches the side wall of the fourth side edge 10-4 on the surface of the insulating layer half 31. A secondary winding starting end 21 is formed.
そして、第１図（Ｃ）のように、第４の側縁１０−４に
第４のマスク４４のＸ軸座標４４Ｘを位置合わせて、二
次捲線始端２１上に、絶縁ペーストをスクリーン印刷し
て第４の側縁１０−４に沿った絶８ｉ層半体３２を層状
に形成した後に、第２のマスク４２のＸ軸座標４２Ｘを
、第１の側縁１０−１に位置合わせして、導電ペースト
をスクリーン印刷し、一次巻線始端１１の端末に繋がり
、絶縁基板１０の表面及び絶縁層半体３２の表面に跨が
った一次巻線１／２ターン１２を形成する。Then, as shown in FIG. 1(C), the X-axis coordinate 44X of the fourth mask 44 is aligned with the fourth side edge 10-4, and an insulating paste is screen printed on the secondary winding starting end 21. After forming the insulation 8i layer half 32 in a layered manner along the fourth side edge 10-4, the X-axis coordinate 42X of the second mask 42 is aligned with the first side edge 10-1. , a conductive paste is screen printed to form a 1/2 turn 12 of the primary winding connected to the end of the primary winding starting end 11 and extending over the surface of the insulating substrate 10 and the surface of the insulating layer half 32.
次に、第１図（ｄ）のように、第４のマスク４４のＸ軸
座標４４Ｘを、第３の側縁１０−３に位置合わせて、絶
縁ペーストをスクリーン印刷して第３の側縁１０−３側
に絶縁層半体３３を層状に形成し、第２のマスク４２の
Ｘ軸座標４２Ｘを、第４の側縁１０−４に位置合わせし
て、導電ペーストをスクリーン印刷して、！！Ｉ縁履半
体３１．絶縁層半体３３の表面に跨る、二次巻線始端２
１の端末に繋がる二次巻線１／２ターン２２を形成する
。Next, as shown in FIG. 1(d), the X-axis coordinate 44X of the fourth mask 44 is aligned with the third side edge 10-3, and an insulating paste is screen printed on the third side edge. The insulating layer half 33 is formed in a layered manner on the 10-3 side, the X-axis coordinate 42X of the second mask 42 is aligned with the fourth side edge 10-4, and a conductive paste is screen printed. ! ! I rim shoe half 31. The starting end 2 of the secondary winding straddles the surface of the insulating layer half 33
A secondary winding 1/2 turn 22 connected to the terminal of 1 is formed.
その後、第２のマスク４２．第４のマスク４４を交互に
用いて、絶縁層半体、一次巻線１／２ターン、及び二次
巻線１／２ターンを交互に繰り返し形成して、所望ター
ン数の一次巻線、及び二次巻線を印刷形成する。Thereafter, a second mask 42. Using the fourth mask 44 alternately, insulating layer halves, 1/2 turns of the primary winding, and 1/2 turns of the secondary winding are alternately and repeatedly formed to form a desired number of turns of the primary winding, and Print forming the secondary winding.
そして、第１図（ｅｌのように、第３のマスク４３のＸ
軸座標４３Ｘを第１の側縁１０−１に位置合わせして、
絶縁層半体３Ｍ−２の表面に、一次巻線１／２ターン１
Ｍ−１の端末に繋がり、第３の側縁１０−３の側壁に終
端パット部の側縁が一致する一次巻線始端１１を形成す
る。Then, as shown in FIG.
Align the axis coordinate 43X with the first side edge 10-1,
The primary winding 1/2 turn 1 is placed on the surface of the insulating layer half 3M-2.
A primary winding start end 11 is formed which is connected to the terminal of M-1 and whose side edge of the end pad portion coincides with the side wall of the third side edge 10-3.
そして、第１図（ｆ）のように、第４のマスク４４のＸ
軸座標４４Ｘを第１の側縁１０−１に位置合わせして、
絶縁層半体３ト１を形成し、第２のマスク４２のＸ軸座
標４２Ｘを第２の側縁１０−２に位置合わせして、絶縁
層半体３ト１の表面に二次巻線１／２ターン２３を形成
する。Then, as shown in FIG. 1(f), the X of the fourth mask 44 is
Align the axis coordinate 44X with the first side edge 10-1,
A secondary winding is formed on the surface of the insulating layer half 3 by aligning the X-axis coordinate 42X of the second mask 42 with the second side edge 10-2. A 1/2 turn 23 is formed.
そして第１図（ａのように第４のマスク４４を用いて、
第３の側縁１０−３側に絶縁層半体３Ｎ−２を形成し、
第２のマスク４２を用いて、二次巻線１／２ターン２Ｎ
−１を形成する。Then, using the fourth mask 44 as in FIG. 1 (a),
Forming an insulating layer half 3N-2 on the third side edge 10-3 side,
Using the second mask 42, the secondary winding 1/2 turn 2N
-1 is formed.
次に第１図（ｈ）のように第１の側縁１０−１側に絶縁
層半体３Ｎ−１を形成し、その後、第３のマスク４３の
Ｘ軸座標４３Ｘを第４の側縁１０−４に位置合わせして
、絶縁層半体３Ｎ−１の表面に、二次巻線１／２ターン
２Ｎ−１の端末に繋がり、第２の側縁１０−２の側壁に
終端パット部の側縁が一致する二次巻線終端２Ｎを形成
する。Next, as shown in FIG. 1(h), an insulating layer half 3N-1 is formed on the first side edge 10-1 side, and then the X-axis coordinate 43X of the third mask 43 is moved to the fourth side edge 10-1 side. 10-4, connect to the terminal of the secondary winding 1/2 turn 2N-1 on the surface of the insulating layer half 3N-1, and attach a termination pad portion to the side wall of the second side edge 10-2. The side edges of the secondary winding end 2N are formed to coincide with each other.
そして、第１図（ｉ）のように、最上層に絶縁層３９を
印刷形成した後に、第１図０１に示すように、角板状の
チップ型トランス本体の側壁、及び底面にかけて、第１
の側縁１０−１側に、一次巻線始端パットに接続した一
次電極膜５１Ａを、第３の側縁１０−３側に、一次巻線
終端パットに接続した一次電極膜５１Ｂを、第４の側縁
１０−４側に、二次巻線始端パットに接続した二次電極
膜５２Ａを、第２の側縁１０−２側に、二次巻線終端パ
ットに接続した二次電極膜５２Ｂをそれぞれ形成しであ
る。Then, as shown in FIG. 1(i), after printing and forming an insulating layer 39 on the top layer, as shown in FIG.
A primary electrode film 51A connected to the primary winding start end pad is placed on the side edge 10-1 of the third side, and a primary electrode film 51B connected to the primary winding end pad is placed on the third side edge 10-3 of the third side edge 10-1 of the fourth side. A secondary electrode film 52A is connected to the secondary winding start end pad on the side edge 10-4 side of the secondary winding end pad, and a secondary electrode film 52B is connected to the secondary winding end pad on the second side edge 10-2 side. are formed respectively.
ある。そして、第１のマスク、第２のマスク、第３のマ
スク、及び第４のマスクは、絶縁基板１００に等しい大
きさで、絶縁基板素子１０１に対応して区画されており
、それぞれの区画内には第２図に示したパターン図形の
窓を形成しである。be. The first mask, the second mask, the third mask, and the fourth mask have the same size as the insulating substrate 100, and are divided into sections corresponding to the insulating substrate elements 101. A window of the pattern figure shown in FIG. 2 is formed.
例えば第１のマスクには、それぞれの区画内にそれぞれ
始端パット部４１ａが形成されている。For example, in the first mask, starting end pad portions 41a are formed in each section.
このように、多数個取りの絶縁基板１００を用いて、そ
れぞれの絶縁基板素子１０１に、所望の一次巻線、二次
巻線を印刷形成した後に、￥＠縁基板１００を分割して
、それぞれの絶縁基板素子１０１に分割し、その後、そ
れぞれの個別のチップ型トランス本体に、−次電極膜、
二次電極膜を形成することを、本発明方法は含むもので
ある。In this way, after printing and forming desired primary windings and secondary windings on each insulating substrate element 101 using a multi-piece insulating substrate 100, the edge substrate 100 is divided and each The insulating substrate element 101 is divided into two insulating substrate elements 101, and then each individual chip type transformer body is coated with a negative electrode film,
The method includes forming a secondary electrode film.
なお、実施例は絶縁層、及びパターンが厚膜のものにつ
いて説明しであるが、本発明方法は厚膜に限定されるも
のでなく、蒸着、スパッタリング手段により薄膜を形成
するのに適用されることは勿論である。Note that, although the embodiments describe thick insulating layers and patterns, the method of the present invention is not limited to thick films, and can be applied to forming thin films by vapor deposition or sputtering means. Of course.
以上説明したように本発明は、絶縁基板上に各１ターン
毎に絶縁層を介して交互に積層されて連結した、所望の
ターン数の一次巻線及び二次巻線を形成するという、製
造方法であって、軽少、短薄で、リードレスのチップ型
トランスを容易に、且つ低コストに製造することができ
るという、実用上で優れた効果がある。As explained above, the present invention provides a manufacturing process in which a primary winding and a secondary winding having a desired number of turns are formed on an insulating substrate by alternately laminating and connecting each turn via an insulating layer. This method has an excellent practical effect in that a leadless chip-type transformer that is light, small, short, and thin can be manufactured easily and at low cost.
第１図は本発明方法の実施例の製造過程を示す斜視図、
第２図は本発明に使用するマスクの図、第３図は本発明
方法の他の実施例の要部斜視図、第４図は従来のトラン
スの斜視図である。
図において、
ｌは回路基板、 １０．１００は絶縁基板、１０
１は絶縁基板素子、 １１は一次巻線始端、１１１１は
一次巻線終端、
１２は一次巻線１／２ターン、
２１は二次巻線始端、
２Ｎは二次巻線終端、
２２、２３は二次巻線１／２ターン、
３１．３２，３３．．３Ｍ−１，３Ｍ−２，３Ｎ−１，
３Ｎ−２，は絶縁層半体、４１は第１のマスク、
４２は第２のマスク、
４３は第３のマスク、
４４は第４のマスク、
５１Ａ、５１Ｂは一次電極膜、
５２Ａ、５２Ｂは二次電極膜をそれぞれ示す。FIG. 1 is a perspective view showing the manufacturing process of an embodiment of the method of the present invention, FIG. 2 is a diagram of a mask used in the present invention, and FIG. 3 is a perspective view of main parts of another embodiment of the method of the present invention. FIG. 4 is a perspective view of a conventional transformer. In the figure, l is a circuit board, 10.100 is an insulating board, 10
1 is an insulating substrate element, 11 is a primary winding start end, 1111 is a primary winding end, 12 is a 1/2 turn of a primary winding, 21 is a secondary winding start end, 2N is a secondary winding end, 22, 23 are Secondary winding 1/2 turn, 31.32,33. ．． 3M-1, 3M-2, 3N-1,
3N-2, is an insulating layer half, 41 is a first mask, 42 is a second mask, 43 is a third mask, 44 is a fourth mask, 51A, 51B are primary electrode films, 52A, 52B are The secondary electrode films are shown respectively.
Claims (1)
第１のマスク、鍵形の１／２ターンパターンを形成する
第２のマスク、終端パットに連結した鍵形の１／２ター
ンパターンを形成する第３のマスク、及び絶縁層半体を
形成する第４のマスクを用い、 第１の側縁（１０−１）に該第１のマスクのＸ軸座標を
位置合わせして、絶縁基板（１０）の表面に一次巻線始
端（１１）を形成した後に、第１の側縁１０−１に該第
４のマスクのＸ軸座標を位置合わせして絶縁層半体（３
１）を形成し、第４の側縁（１０−４）に第１のマスク
のＸ軸座標を位置合わせて、該絶縁層半体（３１）上に
二次巻線始端（２１）を形成し、さらに第４の側縁（１
０−４）に該第４のマスクのＸ軸座標を合わせて、絶縁
層半体（３２）を形成後、 該第２のマスクを用いて、該一次巻線始端（１１）に繋
がる一次巻線１／２ターン（１２）を形成し、第３の側
縁（１０−３）側に形成した絶縁層半体（３３）上に、
該二次巻線始端（２１）に繋がる二次巻線１／２ターン
（２２）を形成し、 その後、該第４のマスクと該第２のマスクとを交互に使
用して、絶縁層を介して積層した所望ターン数の一次巻
線、及び該一次巻線よりも１／４ターン後れた二次巻線
をそれぞれ形成し、 絶縁層半体（３Ｍ−１）の上面の第３の側縁（１０−３
）側に一次巻線終端（１Ｍ）を形成し、さらに絶縁層半
体（３Ｎ−２）の上面の第２の側縁（１０−２）側に二
次巻線終端（２Ｎ）を形成して、最上層に絶縁層（３９
）を形成した後に、 該絶縁基板（１０）上に積層されてなる角板状のチップ
型トランス本体の側壁、及び底面にかけて、それぞれの
一次巻線始端パット、一次巻線終端パット、二次巻線始
端パット、二次巻線終端パットに接続する一対の一次電
極膜（５１Ａ、５１Ｂ）、及び一対の二次電極膜（５２
Ａ、５２Ｂ）を形成すること特徴とするチップ型トラン
スの製造方法。[Claims] A first mask forming a 1/4 turn pattern connected to the starting end pad, a second mask forming a key-shaped 1/2 turn pattern, and a key-shaped 1/4 turn pattern connected to the end pad. Using a third mask forming a two-turn pattern and a fourth mask forming an insulating layer half, align the X-axis coordinate of the first mask with the first side edge (10-1). After forming the primary winding start end (11) on the surface of the insulating substrate (10), the X-axis coordinate of the fourth mask is aligned with the first side edge 10-1, and the insulating layer half ( 3
1), align the X-axis coordinate of the first mask with the fourth side edge (10-4), and form the secondary winding start end (21) on the insulating layer half (31). and then the fourth side edge (1
After forming the insulating layer half (32) by aligning the X-axis coordinate of the fourth mask with 0-4), use the second mask to form the primary winding connected to the primary winding starting end (11). A wire 1/2 turn (12) is formed on the insulating layer half (33) formed on the third side edge (10-3) side,
A secondary winding 1/2 turn (22) connected to the secondary winding starting end (21) is formed, and then the fourth mask and the second mask are used alternately to form an insulating layer. A primary winding of a desired number of turns is laminated through the primary winding, and a secondary winding is formed 1/4 turn behind the primary winding, and a third winding on the upper surface of the insulating layer half (3M-1) is formed. Side edge (10-3
A primary winding termination (1M) is formed on the ) side, and a secondary winding termination (2N) is further formed on the second side edge (10-2) side of the upper surface of the insulating layer half (3N-2). and an insulating layer (39
), then the primary winding start end pad, the primary winding end pad, and the secondary winding are applied to the side wall and bottom of the square plate-shaped chip type transformer body laminated on the insulating substrate (10). A pair of primary electrode films (51A, 51B) connected to the line start end pad and the secondary winding end pad, and a pair of secondary electrode films (52
A, 52B) A method for manufacturing a chip type transformer.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP28467386A JPS63136609A (en) | 1986-11-28 | 1986-11-28 | Manufacture of chip type transformer |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP28467386A JPS63136609A (en) | 1986-11-28 | 1986-11-28 | Manufacture of chip type transformer |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS63136609A true JPS63136609A (en) | 1988-06-08 |
Family
ID=17681498
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP28467386A Pending JPS63136609A (en) | 1986-11-28 | 1986-11-28 | Manufacture of chip type transformer |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS63136609A (en) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO1997000526A1 (en) * | 1995-06-17 | 1997-01-03 | Robert Bosch Gmbh | Inductive component |
| CN113889324A (en) * | 2020-07-03 | 2022-01-04 | 三菱电机株式会社 | Insulation transformer and power conversion device using same |
-
1986
- 1986-11-28 JP JP28467386A patent/JPS63136609A/en active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO1997000526A1 (en) * | 1995-06-17 | 1997-01-03 | Robert Bosch Gmbh | Inductive component |
| CN113889324A (en) * | 2020-07-03 | 2022-01-04 | 三菱电机株式会社 | Insulation transformer and power conversion device using same |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2539367Y2 (en) | Multilayer electronic components | |
| US7696849B2 (en) | Electronic component | |
| US4626816A (en) | Multilayer series-connected coil assembly on a wafer and method of manufacture | |
| JPS6050331B2 (en) | Inductance element and its manufacturing method | |
| JPS63136609A (en) | Manufacture of chip type transformer | |
| JP2003309021A (en) | Surface-mount element | |
| JPH0370887B2 (en) | ||
| JP2539613Y2 (en) | Chip inductor | |
| JP3490149B2 (en) | Multilayer chip transformer | |
| JP3476296B2 (en) | Manufacturing method of multilayer chip type inductor | |
| JPH08264320A (en) | Chip inductor array | |
| JPH0447950Y2 (en) | ||
| JPS6137767B2 (en) | ||
| JPH0227536Y2 (en) | ||
| JPH07320939A (en) | Inductance component and manufacture thereof | |
| JPS6031242Y2 (en) | LC composite parts | |
| JPH0344011A (en) | Chip inductor | |
| JPH0410657Y2 (en) | ||
| JPH0432733Y2 (en) | ||
| JPS6031243Y2 (en) | composite parts | |
| JPH0137844B2 (en) | ||
| JPS6050046B2 (en) | How to trim composite parts | |
| JPS6346566B2 (en) | ||
| JPH0260109A (en) | Chip type inductance element and manufacture thereof | |
| JP3109414B2 (en) | Manufacturing method of chip antenna |