JPS6313623B2 - - Google Patents

Info

Publication number
JPS6313623B2
JPS6313623B2 JP56006864A JP686481A JPS6313623B2 JP S6313623 B2 JPS6313623 B2 JP S6313623B2 JP 56006864 A JP56006864 A JP 56006864A JP 686481 A JP686481 A JP 686481A JP S6313623 B2 JPS6313623 B2 JP S6313623B2
Authority
JP
Japan
Prior art keywords
data
input
short
buffer
long
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP56006864A
Other languages
Japanese (ja)
Other versions
JPS57119542A (en
Inventor
Koji Nakahira
Masahiro Tada
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
Nippon Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Electric Co Ltd filed Critical Nippon Electric Co Ltd
Priority to JP56006864A priority Critical patent/JPS57119542A/en
Publication of JPS57119542A publication Critical patent/JPS57119542A/en
Publication of JPS6313623B2 publication Critical patent/JPS6313623B2/ja
Granted legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00Data switching networks
    • H04L12/28Data switching networks characterised by path configuration, e.g. LAN [Local Area Networks] or WAN [Wide Area Networks]
    • H04L12/40Bus networks

Description

【発明の詳細な説明】 本発明は、コントロールステーシヨン装置、特
に、データハイウエイと前記データハイウエイに
接続される情報処理装置との間に位置し、両者の
間でのデータ通信の制御を行なうデータハイウエ
イ用コントロールステーシヨン装置に関する。
DETAILED DESCRIPTION OF THE INVENTION The present invention relates to a control station device, particularly a data highway that is located between a data highway and an information processing device connected to the data highway and controls data communication between the two. control station device.

一般に、コントロールステーシヨン装置は、所
定のフオーマツトの受信フレームをデータハイウ
エイから受信して、この受信フレームに含まれる
受信データを情報処理装置に送出する。
Generally, a control station device receives a received frame in a predetermined format from a data highway, and sends received data included in this received frame to an information processing device.

第1図は本発明ならびに従来のコントロールス
テーシヨン装置で、受信される受信フレームのフ
レームフオーマツトの一例を示すフオーマツト説
明図である。フレームフオーマツト15は制御部
16とデータ部17とで構成されており、制御部
16にはデータ部17を構成する受信データのデ
ータ長を示すデータ長フイールド18が含まれて
いる。
FIG. 1 is a format explanatory diagram showing an example of a frame format of a received frame received by the present invention and a conventional control station device. The frame format 15 is composed of a control section 16 and a data section 17, and the control section 16 includes a data length field 18 indicating the data length of the received data constituting the data section 17.

それゆえ、コントロールステーシヨン装置は、
受信フレームを受信すると、データ長フイールド
18で示されるデータ長に従つて受信データの蓄
積制御ならびに情報処理装置の転送制御を行な
う。
Therefore, the control station device is
When a received frame is received, storage control of the received data and transfer control of the information processing device are performed according to the data length indicated by the data length field 18.

従来のコントロールステーシヨン装置は、デー
タハイウエイから受信された受信フレームに含ま
れる受信データを格納する入力バツフアと、前記
受信フレームが受信されるごとに前記入力バツフ
アに格納された受信データを情報処理装置に送出
するための入出力制御部とを含んで構成される。
A conventional control station device includes an input buffer for storing received data included in a received frame received from a data highway, and an information processing device for transmitting the received data stored in the input buffer each time the received frame is received. It is configured to include an input/output control section for sending out data.

以下に、従来のコントロールステーシヨン装置
の例について、図面を参照して説明する。
An example of a conventional control station device will be described below with reference to the drawings.

第2図は、従来のコントロールステーシヨン装
置の一例を示すブロツク図で、送受信データ用の
入出力バツフアが各1個具備されており、情報処
理装置との間での送信および受信データは、それ
ぞれのバツフアに一つづつ入れられ、データハイ
ウエイと送受していた。
FIG. 2 is a block diagram showing an example of a conventional control station device, which is equipped with one input/output buffer for transmitting and receiving data, and transmitting and receiving data to and from an information processing device, respectively. They were placed one by one in the buffer and sent and received from the data highway.

図中、1はコントロールステーシヨン装置を示
し、その構成はデータハイウエイ2とのインタフ
エイスを制御する入出力制御部3、入力データバ
ツフア4、情報処理装置5とのインタフエイスケ
ーブル6と接続される入出力制御部7、出力デー
タバツフア8、共通制御部9からなる。
In the figure, reference numeral 1 indicates a control station device, and its configuration includes an input/output control unit 3 that controls an interface with a data highway 2, an input data buffer 4, and an input/output unit connected to an interface cable 6 with an information processing device 5. It consists of a control section 7, an output data buffer 8, and a common control section 9.

ところで、データハイウエイ2からの受信デー
タには、他のコントロールステーシヨン装置から
送出される一般情報としての長データのほかに、
正常受信通知や受信不可通知などという短データ
があるが、この短データも長データと同様に、コ
ントロールステーシヨン装置1の入力データバツ
フア4に入れられ、その都度情報処理装置5に送
られていた。
By the way, the data received from the data highway 2 includes, in addition to long data as general information sent from other control station devices,
There is short data such as normal reception notification and non-reception notification, but like long data, this short data is also stored in the input data buffer 4 of the control station device 1 and sent to the information processing device 5 each time.

従つて、ホストとなる情報処理装置5において
は前記短データによる受信回数が多くなり、その
ため情報処理装置5の負荷が大になる。
Therefore, in the information processing device 5 serving as the host, the number of times the short data is received increases, which increases the load on the information processing device 5.

また、データハイウエイ2に実時間処理のミニ
コンピユータや工場端末等が多数接続されるシス
テムにおいては、それらの装置からの短データが
連続して発生し、コントロールステーシヨン装置
1に送られてきた場合には、情報処理装置5での
受信が間に合わず、短データの脱落が発生する可
能性がある。
In addition, in a system in which a large number of real-time processing minicomputers, factory terminals, etc. are connected to the data highway 2, short data from these devices is continuously generated and sent to the control station device 1. , the information processing device 5 may not be able to receive it in time, and short data may be dropped.

すなわち、従来のコントロールステーシヨン装
置は、情報処理装置への受信データの送出回数が
大であるという欠点があつた。
That is, the conventional control station apparatus has a drawback in that the number of times received data is sent to the information processing apparatus is large.

本発明の目的は、情報処理装置への受信データ
の送出回数を削減できるコントロールステーシヨ
ン装置を提供することにある。
An object of the present invention is to provide a control station device that can reduce the number of times received data is sent to an information processing device.

すなわち、本発明の目的は、長データと短デー
タの判定を行ない、短データを規定数に達するま
でコントロールステーシヨンに蓄積することによ
り上記欠点を解決し、情報処理装置の受信回数を
減少させ、短データの脱落を防止できるようにし
たコントロールステーシヨン装置を提供すること
にある。
That is, an object of the present invention is to resolve the above drawbacks by determining long data and short data and storing short data in a control station until it reaches a specified number, thereby reducing the number of times an information processing device receives data. An object of the present invention is to provide a control station device that can prevent data from being dropped.

本発明のコントロールステーシヨン装置は、デ
ータ部とこのデータ部のデータ長を示すデータ長
フイールドからなる受信フレームをデータハイウ
エイから受信したときに前記データ長が所定長以
上か否かにより長データか短データかを判定して
判定結果を出力する判定回路と、前記判定結果が
長データであることを示しているときにこの長デ
ータを格納する第1の入力データバツフアと、前
記判定結果が短データであることを示していると
きにこの短データを累積格納する第2の入力デー
タバツフアと、前記判定結果が短データであるこ
とを示しているときに前記データ長を累積計数し
累積値が所定値以上になつたときにカウントオー
バ信号を発生するカウンタと、前記判定結果が長
データであることを示しているときに格納された
長データを前記カウントオーバ信号が発生したと
きに累積格納された短データを、情報処理装置に
出力し、ならびに情報処理装置に出力する入出力
制御部とを含んで構成される。
When the control station device of the present invention receives a receive frame consisting of a data section and a data length field indicating the data length of this data section from a data highway, the control station device determines whether the data length is longer than a predetermined length or not. a first input data buffer that stores long data when the determination result indicates that the data is long data; and a first input data buffer that stores the long data when the determination result indicates that the data is short data. a second input data buffer that cumulatively stores the short data when the determination result indicates that the data is short; and a second input data buffer that cumulatively counts the data length when the determination result indicates that the data is short and the cumulative value exceeds a predetermined value. a counter that generates a count over signal when the count over signal is reached; and a counter that generates a count over signal when the count over signal is generated; , an input/output control unit that outputs to the information processing device, and an input/output control unit that outputs to the information processing device.

すなわち、本発明のコントロールステーシヨン
装置は、データハイウエイと前記データハイウエ
イに接続される情報処理装置との間に位置し、両
者の間のデータ転送を行なうデータハイウエイ用
のコントロールステーシヨン装置であつて、デー
タハイウエイから送信される長データを蓄積する
第1の入力データバツフアの他に短データを蓄積
する第2の入力データバツフアを具備し、データ
ハイウエイからのデータ受信時それが長データで
あるか短データであるかの判定を行ない、長デー
タは第1の入力データバツフアに、短データは第
2の入力バツフアにそれぞれ蓄積し、長データは
その受信毎に前記情報処理装置へ送り、短データ
は累積して規定数のデータ長となるデータが前記
第2入力バツフアに蓄積された時のみ情報処理装
置へ送るように構成される。
That is, the control station device of the present invention is a control station device for a data highway that is located between a data highway and an information processing device connected to the data highway and transfers data between the two. In addition to the first input data buffer for storing long data transmitted from the highway, a second input data buffer for storing short data is provided, and when data is received from the data highway, it is determined whether the data is long data or short data. The long data is stored in the first input data buffer and the short data is stored in the second input buffer, the long data is sent to the information processing device each time it is received, and the short data is accumulated and specified. The second input buffer is configured to send the data to the information processing device only when data having a data length of 1000 is stored in the second input buffer.

すなわち、本発明のコントロールステーシヨン
装置は、長データを格納するための第1の入力デ
ータバツフアと、短データを蓄積するための第2
の入力データバツフアと、これら2つの入力デー
タバツフアを制御するバツフア制御部とを備え、
データハイウエイからの長データと短データを判
定回路により判定しそれぞれの入力バツフアに入
れ、バツフア制御部のカウンタが短データのデー
タ長を規定数のカウントをした場合、蓄積された
短データをバツフア制御部の指示により第2の入
力バツフアから情報処理装置に送出する機構を有
して構成される。
That is, the control station device of the present invention has a first input data buffer for storing long data and a second input data buffer for storing short data.
an input data buffer, and a buffer control unit that controls these two input data buffers,
Long data and short data from the data highway are judged by a judgment circuit and input into respective input buffers, and when the counter of the buffer control section counts the data length of the short data to a specified number, the accumulated short data is buffered. The second input buffer is configured to have a mechanism for sending data from the second input buffer to the information processing device according to instructions from the section.

次に、本発明の実施例について、図面を参照し
て詳細に説明する。
Next, embodiments of the present invention will be described in detail with reference to the drawings.

第3図は、本発明の一実施例を示すブロツク図
で、コントロールステーシヨン装置1′は、デー
タハイウエイ2からの受信データの長さを判定す
るための判定回路12と、判定後に長データを格
納する入力データバツフア10と、判定後に短デ
ータを蓄積する入力データバツフア11と、2つ
の入力データバツフアを制御し入力データバツフ
ア11に蓄積された短データのデータ長を累算し
てカウントするカウンタ13を備えたバツフア制
御部14を含んで構成される。その他の部分は第
2図に示したものと同じである。
FIG. 3 is a block diagram showing an embodiment of the present invention, in which the control station device 1' includes a determination circuit 12 for determining the length of received data from the data highway 2, and a determination circuit 12 for determining the length of data received from the data highway 2, and for storing the length data after determination. An input data buffer 10 for storing short data after determination, an input data buffer 11 for storing short data after determination, and a counter 13 for controlling the two input data buffers and accumulating and counting the data length of the short data stored in the input data buffer 11. It is configured to include a control section 14. The other parts are the same as those shown in FIG.

次に、短データの情報処理装置5への送信動作
について述べる。
Next, the operation of transmitting short data to the information processing device 5 will be described.

データハイウエイ2からの受信データはデータ
ハイウエイ用の入出力制御部3にて受信される。
受信フレームのフレームフオーマツトは第1図で
説明したように構成されている。
Received data from the data highway 2 is received by an input/output control section 3 for the data highway.
The frame format of the received frame is configured as explained in FIG.

それゆえ、データ長フイールド18に示される
データ長が、ある一定の値(例えば8バイト)以
下の場合は短データとし、その値を越える場合
(例えば9バイト以上)は長データである。入出
力制御部3にて受信された受信フレームはデータ
長を判定する判定回路12により長データか短デ
ータかの判定が行なわれ該当入力データバツフア
に入れられる。短データと判定された場合、バツ
フア制御部14のカウンタ13がデータ長の長さ
分だけカウントアツプされ、短データは入力デー
タバツフア11に入れられる。
Therefore, if the data length shown in the data length field 18 is less than a certain value (for example, 8 bytes), it is considered short data, and if it exceeds that value (for example, 9 bytes or more), it is considered long data. A reception frame received by the input/output control unit 3 is determined by a determination circuit 12 for determining the data length as to whether it is long data or short data, and is input into the corresponding input data buffer. If it is determined that the data is short data, the counter 13 of the buffer control section 14 is counted up by the data length, and the short data is input into the input data buffer 11.

入力データバツフア11に蓄積されたデータの
終りを示すエンドマークは新たな短データの蓄積
毎に前のエンドマークが消されて新たに累積して
格納された短データの直後の番地につけられる。
The end mark indicating the end of the data stored in the input data buffer 11 is placed at the address immediately after the newly accumulated short data, with the previous end mark erased every time new short data is stored.

バツフア制御部14内のカウンタ13が規定数
(例えば入力データバツフア11が64バイトの容
量を有していれば57バイト)以上となつた場合カ
ウントオーバ信号が発生しバツフア制御部14の
指示により直ちに入出力制御部7を通して情報処
理装置5にエンドマークまでの蓄積された短デー
タを送信する。
When the counter 13 in the buffer control unit 14 reaches or exceeds a specified number (for example, 57 bytes if the input data buffer 11 has a capacity of 64 bytes), a count over signal is generated and the buffer control unit 14 immediately inputs the data. The short data accumulated up to the end mark is transmitted to the information processing device 5 through the output control section 7.

本発明のコントロールステーシヨン装置は、第
2の入力データバツフアとカウンタを追加するこ
とにより、短データを累積格納してデータ長の累
積値が所定値以上になつたときに、累積格納した
短データを一括して情報処理装置に送出できるの
で、受信データの送出回数が削減できるという効
果がある。
By adding a second input data buffer and a counter, the control station device of the present invention cumulatively stores short data, and when the cumulative value of the data length exceeds a predetermined value, the cumulatively stored short data is stored all at once. Since the received data can be sent to the information processing device after receiving the received data, the number of times the received data is sent out can be reduced.

すなわち、本発明のコントロールステーシヨン
装置は、短データをカウンタがカウントアウトす
るまで入力データバツフアに蓄積して格納するこ
とにより、情報処理装置への送信回数を大幅に減
少させることができ、短データは長データとは別
の入力データバツフアに一時的に格納が可能なた
め、短データの脱落を防止できるという効果があ
る。
That is, the control station device of the present invention can greatly reduce the number of times the short data is transmitted to the information processing device by accumulating and storing the short data in the input data buffer until the counter counts out, and the short data can be stored in the input data buffer until the counter counts out. Since it can be temporarily stored in an input data buffer separate from the data, it has the effect of preventing short data from being dropped.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図は本発明ならびに従来のコントロールス
テーシヨン装置で受信される受信フレームのフレ
ームフオーマツトの一例を示すフオーマツト説明
図、第2図は従来のコントロールステーシヨン装
置の一例を含む概略ブロツク図、第3図は本発明
の一実施例を含むブロツク図である。 1,1′…コントロールステーシヨン装置、2
…データハイウエイ、3…入出力制御部、4…入
力データバツフア、5…情報処理装置、6…イン
タフエイスケーブル、7…入出力制御部、8…出
力データバツフア、9…共通制御部、10…入力
データバツフア、11…入力データバツフア、1
2…判定回路、13…カウンタ、14…バツフア
制御部、15…フレームフオーマツト、16…制
御部、17…データ部、18…データ長フイール
ド。
FIG. 1 is a format explanatory diagram showing an example of a frame format of a received frame received by the present invention and a conventional control station device, FIG. 2 is a schematic block diagram including an example of a conventional control station device, and FIG. 3 1 is a block diagram containing one embodiment of the present invention; FIG. 1, 1'...control station device, 2
...data highway, 3...input/output control unit, 4...input data buffer, 5...information processing device, 6...interface cable, 7...input/output control unit, 8...output data buffer, 9...common control unit, 10...input data buffer , 11...input data buffer, 1
2... Judgment circuit, 13... Counter, 14... Buffer control section, 15... Frame format, 16... Control section, 17... Data section, 18... Data length field.

Claims (1)

【特許請求の範囲】[Claims] 1 データ部とこのデータ部のデータ長を示すデ
ータ長フイールドからなる受信フレームをデータ
ハイウエイから受信したときに前記データ長が所
定長以上か否かにより長データか短データかを判
定して判定結果を出力する判定回路と、前記判定
結果が長データであることを示しているときにこ
の長データを格納する第1の入力データバツフア
と、前記判定結果が短データであることを示して
いるときにこの短データを累積格納する第2の入
力データバツフアと、前記判定結果が短データで
あることを示しているときに前記データ長を累積
計数し累積値が所定値以上になつたときにカウン
トオーバ信号を発生するカウンタと、前記判定結
果が長データであることを示しているときに格納
された長データを情報処理装置に出力し、ならび
に前記カウントオーバ信号が発生したときに累積
格納された短データを情報処理装置に出力する入
出力制御部とを含むことを特徴とするコントロー
ルステーシヨン装置。
1 When a received frame consisting of a data section and a data length field indicating the data length of this data section is received from the data highway, it is determined whether the data is long data or short data based on whether the data length is greater than or equal to a predetermined length. a first input data buffer that stores the long data when the determination result indicates that the data is long; and a first input data buffer that stores the long data when the determination result indicates that the data is short; a second input data buffer that cumulatively stores the short data; and a count over signal when the data length is cumulatively counted when the determination result indicates that the data is short data, and the cumulative value exceeds a predetermined value. a counter that outputs the stored long data to the information processing device when the determination result indicates that the data is long data, and short data that is cumulatively stored when the count over signal is generated. What is claimed is: 1. A control station device comprising: an input/output control section that outputs the information to an information processing device.
JP56006864A 1981-01-19 1981-01-19 Control station device Granted JPS57119542A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP56006864A JPS57119542A (en) 1981-01-19 1981-01-19 Control station device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP56006864A JPS57119542A (en) 1981-01-19 1981-01-19 Control station device

Publications (2)

Publication Number Publication Date
JPS57119542A JPS57119542A (en) 1982-07-26
JPS6313623B2 true JPS6313623B2 (en) 1988-03-26

Family

ID=11650101

Family Applications (1)

Application Number Title Priority Date Filing Date
JP56006864A Granted JPS57119542A (en) 1981-01-19 1981-01-19 Control station device

Country Status (1)

Country Link
JP (1) JPS57119542A (en)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4644533A (en) * 1985-05-06 1987-02-17 American Telephone & Telegraph Company Packet switch trunk circuit queueing arrangement
JPH0639919U (en) * 1992-10-29 1994-05-27 義幸 長岡 Lost and stolen pockets

Also Published As

Publication number Publication date
JPS57119542A (en) 1982-07-26

Similar Documents

Publication Publication Date Title
JP3207879B2 (en) Method and circuit device for determining good virtual connection
GB2261799A (en) Measuring delays in a packet transmission system
US4365296A (en) System for controlling the duration of the time interval between blocks of data in a computer-to-computer communication system
US5311510A (en) Data storing system for a communication control circuit
EP0242634A2 (en) Byte count handling in serial channel extender with buffering for data pre-fetch
US5228129A (en) Synchronous communication interface for reducing the effect of data processor latency
JPS6313623B2 (en)
JPS6332302B2 (en)
JP2523874B2 (en) Asynchronous serial data transmission device
JP2563821B2 (en) Packet transmitter
JP2594671B2 (en) Packet transfer device
JP2001184302A (en) Buffer control circuit
EP0285335A2 (en) Data communication system and method
JPH05336194A (en) Data transmission system
US7239640B1 (en) Method and apparatus for controlling ATM streams
JP3160806B2 (en) Data transmission method and device
JPH04127738A (en) Network system and multiple address communication response control method
JP2878190B2 (en) Buffer area management method
JP2751811B2 (en) Data transmission / reception method and device
JP2924419B2 (en) Automatic transmitter
JP2504478B2 (en) Facsimile storage and switching equipment
JPS6111502B2 (en)
JP2923992B2 (en) Access Channel Control Method for Demand Assignment Communication System
SU1109782A1 (en) Device for transmitting information via bus
JPS5920130B2 (en) Excess data transfer restriction method