JP3160806B2 - Data transmission method and device - Google Patents
Data transmission method and deviceInfo
- Publication number
- JP3160806B2 JP3160806B2 JP31850797A JP31850797A JP3160806B2 JP 3160806 B2 JP3160806 B2 JP 3160806B2 JP 31850797 A JP31850797 A JP 31850797A JP 31850797 A JP31850797 A JP 31850797A JP 3160806 B2 JP3160806 B2 JP 3160806B2
- Authority
- JP
- Japan
- Prior art keywords
- data
- valid
- transmission
- storage means
- processor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L12/00—Data switching networks
- H04L12/02—Details
- H04L12/16—Arrangements for providing special services to substations
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F5/00—Methods or arrangements for data conversion without changing the order or content of the data handled
- G06F5/06—Methods or arrangements for data conversion without changing the order or content of the data handled for changing the speed of data flow, i.e. speed regularising or timing, e.g. delay lines, FIFO buffers; over- or underrun control therefor
Description
【０００１】[0001]
【発明の属する技術分野】本発明は、コンピューター通
信用等に用いられるデータ伝送方法及びその装置に係
り、特にデータ伝送速度の整合を図りつつ、有効でない
データを除去してデータ領域の浪費を抑える技術に関す
る。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a data transmission method and apparatus for use in computer communications and the like, and more particularly to reducing data area waste by removing invalid data while matching data transmission speeds. About technology.
【０００２】[0002]
【従来の技術】一般に、コンピューター装置の間で通信
を行う装置には、図２に示すように、送信側の第１プロ
セッサＡと受信側の第２プロセッサＢとの間に、伝送速
度の整合をとるためのデータ伝送速度整合部Ｃが備えら
れている。このような構造は各プロセッサの間の両方向
データ通信にも用いられるが、図２の例では、単方向通
信に対する概念を示す。この概念によるデータ通信は各
プロセッサのデータ入出力速度が互いに異なる場合に整
合性を図るために用いられる技術である。2. Description of the Related Art Generally, as shown in FIG. 2, a device for communicating between computer devices has a transmission speed matching between a first processor A on a transmitting side and a second processor B on a receiving side. Is provided with a data transmission rate matching unit C for calculating the data transmission speed. Although such a structure is also used for two-way data communication between processors, the example of FIG. 2 shows a concept for one-way communication. Data communication based on this concept is a technique used for achieving consistency when the data input / output speeds of the processors are different from each other.
【０００３】尚、各プロセッサが対等な関係ではなく、
従属的な関係、例えばコンピュータープロセッサとプリ
ンタプロセッサとの間のデータ通信のような関係におい
てよく用いられる技術である。また、図２に示すデータ
伝送速度整合部Ｃは図３に示すように構成される。この
図３によれば、従来のデータ伝送速度整合部Ｃは、送信
側プロセッサＡから伝送しようとするデータの入力を受
け、データ伝送速度の整合のために所定のデータ容量に
合わせて蓄えた後、受信側プロセッサＢへ送るＦＩＦＯ
1 ０と、ＦＩＦＯ１０のデータが限界量に達したか否か
を検出して、限界量になった時はデータ伝送を暫く中止
するように送信側プロセッサに要請するデータ量検出部
２０と、を備えて構成されている。[0003] It should be noted that the processors are not in an equal relationship,
It is a technique that is often used in subordinate relationships, such as data communications between a computer processor and a printer processor. The data transmission rate matching unit C shown in FIG. 2 is configured as shown in FIG. According to FIG. 3, the conventional data transmission rate matching unit C receives data to be transmitted from the transmitting processor A and stores the data according to a predetermined data capacity for data transmission rate matching. FIFO to send to receiving processor B
10 and a data amount detection unit 20 which detects whether or not the data of the FIFO 10 has reached the limit amount, and requests the transmitting processor to suspend the data transmission for a while when the limit amount is reached. It is provided with.
【０００４】次に動作を説明する。送信側の第１プロセ
ッサＡからデータを伝送すると、これをＦＩＦＯ１０で
受取って受信側の第２プロセッサＢへ伝送する。この
時、第２プロセッサＢでデータを受信する速度が第１プ
ロセッサＡからデータを伝送する速度より遅い場合は、
第２プロセッサＢでまだ受信できないデータはＦＩＦＯ
１０で蓄積される。Next, the operation will be described. When data is transmitted from the first processor A on the transmitting side, it is received by the FIFO 10 and transmitted to the second processor B on the receiving side. At this time, if the speed at which data is received by the second processor B is lower than the speed at which data is transmitted from the first processor A,
Data that cannot be received by the second processor B is FIFO
Stored at 10.
【０００５】このように、ＦＩＦＯ１０に蓄えられるデ
ータは受信側プロセッサＢのデータ受信速度によって可
変的であるが、ＦＩＦＯ１０のデータ貯蔵能力を超過し
たときは、超過した分があふれて伝送されなくなるおそ
れが生じる。このとき、データ量検出部２０によりＦＩ
ＦＯ１０のデータ貯蔵量が限界に達したことが検出され
て、送信側の第１プロセッサＡへ中止信号が出力されて
データ伝送が暫く中止される。As described above, the data stored in the FIFO 10 is variable depending on the data reception speed of the receiving processor B. However, when the data storage capacity of the FIFO 10 is exceeded, there is a possibility that the excess data overflows and is not transmitted. Occurs. At this time, the data amount detector 20
When it is detected that the data storage amount of the FO 10 has reached the limit, a stop signal is output to the first processor A on the transmitting side, and the data transmission is stopped for a while.
【０００６】[0006]
【発明が解決しようとする課題】しかし、かかる従来の
データ伝送装置では、送信側の第１プロセッサＡから伝
送するデータが通常の有効データだけの場合にはよい
が、例えば、伝送制御用データ等のように伝送後には不
要となるデータが混じっている場合、すなわち、有効な
伝送データが不連続な場合は、限定的な容量を持つＦＩ
ＦＯのデータ貯蔵能力が実質的に低下する。However, in such a conventional data transmission apparatus, it is sufficient if the data transmitted from the first processor A on the transmission side is only normal valid data. In the case where unnecessary data is mixed after transmission as in the above, that is, when valid transmission data is discontinuous, the FI having a limited capacity is used.
The data storage capacity of the FO is substantially reduced.
【０００７】また、データ量検出部２０が作動する機会
が多くなるので、データの伝送速度が低下し、使用者
が、プロセッサの間のデータ伝送速度に不満を感じるこ
とにもなる。本発明は、かかる従来の課題に鑑みてなさ
れたもので、有効データのみを蓄えることにより、プロ
セッサ間で、データ送受信速度の整合性を図ってデータ
を伝送することが可能なデータ伝送方法及びその装置を
提供することを目的とする。[0007] Further, since the data amount detecting section 20 is operated more frequently, the data transmission speed is reduced, and the user may be dissatisfied with the data transmission speed between the processors. The present invention has been made in view of such a conventional problem, and a data transmission method and a data transmission method capable of transmitting data with consistency of data transmission / reception speed between processors by storing only valid data. It is intended to provide a device.
【０００８】[0008]
【課題を解決するための手段】このため、請求項１の発
明にかかるデータ伝送方法は、プロセッサ間で、データ
送受信速度の整合性を図ってデータを伝送するデータ伝
送方法において、データ送信側プロセッサから伝送され
た伝送データを所定のビット単位毎に区分し、区分され
たデータが有効であるか否かを示す基準データを伝送デ
ータと共に送信する第１過程と、該伝送データ及び基準
データを受信し、該基準データに基づいてデータが有効
であるか否かを区分毎に判定する第２過程と、第２過程
で有効データが所定ビット長分連続して存在すると判定
されたときには、該所定ビット長分の有効データを主記
憶手段に直接記憶し、有効データが所定ビット長分連続
して存在しないと判定されたときには、有効でないデー
タを除去して、有効データだけを補助記憶手段に記憶す
る第３過程と、補助記憶手段に記憶された有効データが
所定ビット長になったときに、該データを主記憶手段に
記憶する第４過程と、主記憶手段に記憶されたデータを
データ受信側プロセッサの伝送速度に合わせて、データ
受信側プロセッサへ伝送する第５過程と、を含むように
した。According to a first aspect of the present invention, there is provided a data transmission method for transmitting data with consistency of data transmission / reception speed between processors. A first step of dividing the transmission data transmitted from the base station into predetermined bit units and transmitting reference data indicating whether the divided data is valid together with the transmission data, and receiving the transmission data and the reference data. and a second step determines whether the data is valid on the classification on the basis of the reference data, the second step
Determines that valid data is continuously present for the specified bit length
Valid data for the predetermined bit length
Memory, and valid data continues for a predetermined bit length
If it is determined that there is no
A third step of storing only the valid data in the auxiliary storage means by removing the data , and a third step of storing the data in the main storage means when the valid data stored in the auxiliary storage means has a predetermined bit length. 4 steps and data stored in the main storage means
A fifth step of transmitting the data to the data receiving processor in accordance with the transmission speed of the data receiving processor.
【０００９】請求項２の発明にかかるデータ伝送装置で
は、データを送信するデータ送信側プロセッサから送信
された伝送データを記憶し、データを受信するデータ受
信側プロセッサのデータ伝送速度に合わせてデータを伝
送する主記憶手段と、該主記憶手段に記憶されたデータ
の量を検出し、データ量が所定量に達した時は、データ
伝送を停止させる信号をデータ送信側プロセッサへ出力
するデータ量検出手段と、を備えたデータ伝送装置にお
いて、前記データ送信側プロセッサから送信された伝送
データから有効データを検出する有効データ検出手段
と、該有効データを記憶する補助記憶手段と、を備え、
前記有効データ検出手段は、有効データが所定ビット長
分連続して存在することを検出したときには、該連続し
た有効データを主記憶手段に直接伝送し、有効データが
所定ビット長分連続して存在しないことを検出したとき
には、有効データだけを補助記憶手段に出力し、前記補
助記憶手段は、有効データが所定ビット長になったと
き、該有効データを主記憶手段に伝送するように構成さ
れている。According to a second aspect of the present invention, there is provided a data transmission apparatus which stores transmission data transmitted from a data transmitting processor which transmits data, and transmits the data in accordance with a data transmission speed of the data receiving processor which receives the data. A main storage unit for transmitting, and a data amount detection unit for detecting an amount of data stored in the main storage unit and outputting a signal for stopping data transmission to a data transmission side processor when the data amount reaches a predetermined amount. Means, in a data transmission device comprising: valid data detecting means for detecting valid data from transmission data transmitted from the data transmitting processor, and an auxiliary storage means for storing the valid data,
The valid data detecting means, valid data is predetermined bit length
When it is detected that the valid data exists continuously for a minute, the continuous valid data is directly transmitted to the main storage means, and the valid data is transmitted.
When it is detected that there is no continuous bit length
Is configured to output only valid data to the auxiliary storage means, and the auxiliary storage means is configured to transmit the valid data to the main storage means when the valid data has a predetermined bit length.
【００１０】請求項３の発明にかかるデータ伝送装置で
は、前記データ送信側プロセッサは、伝送データが有効
であるか否かを示す基準データを伝送データとともに伝
送し、前記有効データ検出手段は、基準データに基づい
て有効な伝送データを検出するように構成されている。
請求項４の発明にかかるデータ伝送装置では、前記デー
タ送信側プロセッサは、伝送データを所定のビットごと
に区分して基準データを割り当て、前記有効データ検出
手段は、基準データに基づいて区分されたデータ毎に有
効なデータを検出するように構成されている。In the data transmission apparatus according to a third aspect of the present invention, the data transmitting processor transmits reference data indicating whether or not the transmission data is valid, together with the transmission data, and the valid data detecting means includes: It is configured to detect valid transmission data based on the data.
In the data transmission apparatus according to the fourth aspect of the present invention, the data transmission-side processor classifies the transmission data for each predetermined bit and assigns reference data, and the valid data detection unit is classified based on the reference data. It is configured to detect valid data for each data.
【００１１】請求項５の発明にかかるデータ伝送装置で
は、前記有効データ検出手段は、基準データのビット値
が、データが有効でないことを示す第１論理状態の時、
該ビット値に対応する領域のデータを有効でないデータ
と認識して該当領域のデータを除去するようにした。請
求項６の発明にかかるデータ伝送装置では、前記補助記
憶手段は、所定サイズの先入れ先出し形メモリ素子であ
る。In the data transmission apparatus according to a fifth aspect of the present invention, when the valid data detecting means is in a first logical state indicating that the data is not valid,
The data in the area corresponding to the bit value is recognized as invalid data, and the data in the area is removed. In the data transmission device according to the invention of claim 6, the auxiliary storage means is a first-in first-out memory element of a predetermined size.
【００１２】[0012]
【発明の実施の形態】以下、本発明の実施の形態を図１
に基づいて説明する。図１はデータ伝送速度整合部の概
念構成図である。図１によれば、送信側のプロセッサか
ら伝送しようとするデータの入力を受け、データ伝送速
度の整合のために所定のデータ容量に合わせて蓄えた
後、受信側プロセッサへ伝達する主記憶手段としてのＦ
ＩＦＯ１０と、ＦＩＦＯ１０のデータが限界量に達した
か否かを検出して、限界量に達した時はデータ伝送を暫
く中止することを送信側プロセッサに要請するデータ量
検出手段としてのデータ量検出部２０と、送信側プロセ
ッサから伝送されるデータの入力を受けて有効データを
検出した後、連続した有効データをＦＩＦＯ１０へ直接
伝達し、不連続の有効データを入力した時に、その時点
を基準として有効でないデータを除去した後、別の径路
で出力する有効データ検出手段としての有効データ検出
部３０と、有効データ検出部３０から不連続の有効デー
タが出力されたとき、これを受取って連続したデータの
形態にデータの伝送長さを整合処理した後、ＦＩＦＯ１
０へ伝達する補助記憶手段としての有効データ結合部４
０と、を備えて構成されている。FIG. 1 is a block diagram showing an embodiment of the present invention.
It will be described based on. FIG. 1 is a conceptual configuration diagram of the data transmission rate matching unit. According to FIG. 1, as a main storage means for receiving input of data to be transmitted from a processor on the transmission side, storing the data in accordance with a predetermined data capacity for data transmission speed matching, and transmitting the data to the reception side processor. F
The data amount detection means for detecting whether the data of the FIFO 10 has reached the limit amount and, when the data amount has reached the limit amount, requests the transmitting processor to suspend the data transmission for a while. After receiving the input of the data transmitted from the transmitting processor and detecting the valid data, the unit 20 transmits the continuous valid data directly to the FIFO 10 and, when the discontinuous valid data is input, based on the time point, After removing invalid data, the valid data detecting unit 30 serving as valid data detecting means for outputting the data on another path, and when the discontinuous valid data is output from the valid data detecting unit 30, the data is received and continued. After adjusting the transmission length of the data to the data format, the FIFO1
Valid data linking unit 4 as auxiliary storage means for transmitting the data to 0
0.
【００１３】次に、動作を説明する。まず、送信側プロ
セッサから現在伝送するデータが有効データなのかある
いは有効でないデータ、即ち、伝送後には不要となるデ
ータであるか否かを認識することのできる基準データ
が、伝送データと共に伝送される。つまり、下記の表１
に示すように、伝送データが例えば３２ビットデータの
とき、８ビットずつ４個の領域に区分した後、それぞれ
の領域に、該当するデータが有効データなのか或は有効
でないデータなのかを認識することのできる基準データ
がそれぞれ１ビットずつ割り当てられ、この伝送データ
が伝送される。Next, the operation will be described. First, reference data is transmitted from the transmitting processor together with the transmission data so that the current transmission data can be recognized as valid data or invalid data, that is, data that is unnecessary after transmission. . That is, Table 1 below
As shown in (1), when the transmission data is, for example, 32-bit data, the data is divided into four areas of 8 bits each, and each area is recognized as to whether the corresponding data is valid data or invalid data. Each of the reference data that can be transmitted is assigned one bit, and the transmission data is transmitted.
【００１４】[0014]
【表１】 [Table 1]
【００１５】従って、基準データａ，ｂ，ｃ，ｄはそれ
ぞれ１ビットずつであり、例えば、論理状態値が“０”
の場合を有効データ、また、“１”の場合を有効でない
データであると認識させる。故に、送信側からデータの
伝送時に１回３２ビットのデータを一つに括り伝送する
場合は、送信側プロセッサでは３２ビットの伝送データ
と４ビットの基準データを伝送し、有効データ検出部３
０は４ビットの基準データの入力を受けて信号の論理状
態を検出することにより有効データの連続性を判断する
が、論理状態が“００００”の状態の場合は、３２ビッ
トの伝送データが全て連続する有効データであると判断
して直接ＦＩＦＯ１０へデータを伝達する。Therefore, each of the reference data a, b, c, and d is one bit, and for example, the logic state value is "0".
Is recognized as valid data, and the case of "1" is recognized as invalid data. Therefore, when transmitting 32 bits of data at one time from the transmitting side to collectively transmit 32 bits of data, the transmitting side processor transmits 32 bits of transmission data and 4 bits of reference data, and the valid data detecting section 3 transmits the data.
When 0 is input, the continuity of the valid data is determined by detecting the logical state of the signal in response to the input of the 4-bit reference data. It is determined that the data is continuous valid data, and the data is directly transmitted to the FIFO 10.
【００１６】この場合は、従来のデータ伝送速度整合の
ための動作に比して全体的には異ならず同一になる。こ
の際、有効データ検出部３０では、４ビットの基準デー
タの入力を受けて有効データの連続性を判断する動作の
途中、有効データの不連続的な部分が検出されると、つ
まり“００１０”であるときは、表１でＣ領域のデータ
が有効でないデータだと判断され、Ｃ領域のデータが除
去された後、Ａ領域、Ｂ領域及びＤ領域のデータが有効
データ結合部４０へ伝達される。In this case, as compared with the conventional operation for matching the data transmission rate, the operation is not different from the whole and becomes the same. At this time, the valid data detection unit 30 detects a discontinuous portion of the valid data during the operation of determining the continuity of the valid data by receiving the input of the 4-bit reference data, that is, “0010”. If it is determined that the data in the C area is invalid data in Table 1, the data in the A area, the B area, and the D area are transmitted to the valid data combining unit 40 after the data in the C area is removed. You.
【００１７】有効データ結合部４０では、このＡ領域、
Ｂ領域及びＤ領域のデータが蓄えられる。この後、有効
データ検出部３０では、入力される伝送データのうち、
有効でないデータが継続して検出され、除去されるが、
入力される全てのデータはたとえ連続的な有効データで
も有効データ結合部４０へ伝達される。これによって、
有効データ結合部４０では、有効データ検出部３０から
入力されたデータが３２ビットずつ再結合されてＦＩＦ
Ｏ１０へ伝達される。In the valid data combining unit 40, this A area,
Data of the B area and the D area are stored. Thereafter, the valid data detection unit 30 outputs
Invalid data is continuously detected and removed,
All input data is transmitted to the valid data combiner 40 even if the data is continuous. by this,
In the valid data combining unit 40, the data input from the valid data detecting unit 30 is recombined 32 bits at a time, and
It is transmitted to O10.
【００１８】このような有効データ検出部３０と有効デ
ータ結合部４０の動作を整理すると次の表２のようにな
る。The operations of the valid data detecting unit 30 and the valid data combining unit 40 are summarized in Table 2 below.
【００１９】[0019]
【表２】 [Table 2]
【００２０】尚、有効データ結合部４０には、所定サイ
ズのＦＩＦＯを用いることができる。Incidentally, a FIFO of a predetermined size can be used for the effective data combining section 40.
【００２１】[0021]
【発明の効果】以上説明したように、請求項１の発明に
かかるデータ伝送方法によれば、有効でないデータが発
生しても、限られた主記憶手段のデータ記憶容量を浪費
することがなくなるので、効果的な利用が可能であり、
伝送速度を速くすることができる。As described above, according to the data transmission method of the first aspect, even if invalid data is generated, the limited data storage capacity of the main storage unit is not wasted. because, Ri effective use can be der,
Transmission speed can be increased.
【００２２】請求項２の発明にかかるデータ伝送装置に
よれば、データ伝送時に生じるエラーなどの理由のため
非有効データが度々発生するとしても、限られた主記憶
手段のデータ記憶容量を浪費することがなくなるので、
効果的な利用が可能である。請求項３の発明にかかるデ
ータ伝送装置によれば、基準データに基づいて有効な伝
送データを検出することができる。According to the data transmission device according to the invention of claim 2, even as a non-valid data for reasons such as error frequently occurs that occur during data transmission, wasting data storage capacity of a limited main memory means Because
Effective use is possible. According to the data transmission device of the third aspect , it is possible to detect valid transmission data based on the reference data.
【００２３】請求項４の発明にかかるデータ伝送装置に
よれば、伝送データを所定の区分毎に有効なデータか否
かを検出することができる。請求項５の発明にかかるデ
ータ伝送装置によれば、有効でないデータを除去するこ
とができる。請求項６の発明にかかるデータ伝送装置に
よれば、入力順に有効データを主記憶手段に伝送するこ
とができる。According to the data transmission device according to the invention of claim 4, it is possible to detect whether a valid data transmission data for each predetermined segment. According to the data transmission apparatus of the fifth aspect , invalid data can be removed. According to the data transmission device of the sixth aspect , valid data can be transmitted to the main storage unit in the order of input.
【図１】本発明によるデータ伝送速度整合部の概念構成
図。FIG. 1 is a conceptual configuration diagram of a data transmission rate matching unit according to the present invention.
【図２】一般的な単方向コンピューター通信の概念図。FIG. 2 is a conceptual diagram of general unidirectional computer communication.
【図３】従来のデータ伝送速度整合部の概念構成図。FIG. 3 is a conceptual configuration diagram of a conventional data transmission speed matching unit.
Ａ，Ｂ プロセッサ Ｃ データ伝送速度整合部 １０ ＦＩＦＯ ２０ データ量検出部 ３０ 有効データ検出部 ４０ 有効データ結合部 A, B processor C data transmission speed matching unit 10 FIFO 20 data amount detection unit 30 valid data detection unit 40 valid data combining unit
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 平８−77125（ＪＰ，Ａ) 特開 平５−181819（ＪＰ，Ａ) 特開 平５−22368（ＪＰ，Ａ) 特開 平３−204297（ＪＰ，Ａ) 特開 平３−163655（ＪＰ，Ａ) (58)調査した分野(Int.Cl.7，ＤＢ名) G06F 15/163 650 G06F 5/06 311 H04L 13/08 ＷＰＩ（ＤＩＡＬＯＧ)────────────────────────────────────────────────── ─── Continuation of the front page (56) References JP-A-8-77125 (JP, A) JP-A-5-181819 (JP, A) JP-A-5-22368 (JP, A) 204297 (JP, A) JP-A-3-163655 (JP, A) (58) Fields investigated (Int. Cl. 7 , DB name) G06F 15/163 650 G06F 5/06 311 H04L 13/08 WPI (DIALOG) )
Claims (6)
性を図ってデータを伝送するデータ伝送方法において、 データ送信側プロセッサから伝送された伝送データを所
定のビット単位毎に区分し、区分されたデータが有効で
あるか否かを示す基準データを伝送データと共に送信す
る第１過程と、 該伝送データ及び基準データを受信し、該基準データに
基づいてデータが有効であるか否かを区分毎に判定する
第２過程と、第２過程で有効データが所定ビット長分連続して存在す
ると判定されたときには、該所定ビット長分の有効デー
タを主記憶手段に直接記憶し、有効データが所定ビット
長分連続して存在しないと判定されたときには、有効で
ないデータを除去して、 有効データだけを補助記憶手段
に記憶する第３過程と、 補助記憶手段に記憶された有効データが所定ビット長に
なったときに、該データを主記憶手段に記憶する第４過
程と、 主記憶手段に記憶されたデータをデータ受信側プロセッ
サの伝送速度に合わせて、データ受信側プロセッサへ伝
送する第５過程と、 を含むことを特徴とするデータ伝送方法。In a data transmission method for transmitting data between processors while maintaining data transmission / reception speed consistency, transmission data transmitted from a data transmitting processor is divided into predetermined bit units, and the divided data is divided. A first step of transmitting reference data indicating whether the data is valid together with the transmission data, receiving the transmission data and the reference data, and determining whether the data is valid based on the reference data for each section And valid data are continuously present for a predetermined bit length in the second step.
If it is determined that the valid data for the predetermined bit length is
Data is stored directly in the main memory, and the valid data is
If it is determined that there is no continuous
A third step of removing unnecessary data and storing only valid data in the auxiliary storage means, and storing the data in the main storage means when the valid data stored in the auxiliary storage means has a predetermined bit length. A data transmission method, comprising: a fourth step; and a fifth step of transmitting the data stored in the main storage means to the data receiving processor in accordance with the transmission speed of the data receiving processor.
から送信された伝送データを記憶し、データを受信する
データ受信側プロセッサのデータ伝送速度に合わせてデ
ータを伝送する主記憶手段と、 該主記憶手段に記憶されたデータの量を検出し、データ
量が所定量に達した時は、データ伝送を停止させる信号
をデータ送信側プロセッサへ出力するデータ量検出手段
と、を備えたデータ伝送装置において、 前記データ送信側プロセッサから送信された伝送データ
から有効データを検出する有効データ検出手段と、 該有効データを記憶する補助記憶手段と、を備え、 前記有効データ検出手段は、有効データが所定ビット長
分連続して存在するこ とを検出したときには、該連続し
た有効データを主記憶手段に直接伝送し、有効データが
所定ビット長分連続して存在しないことを検出したとき
には、有効データだけを補助記憶手段に出力し、 前記補助記憶手段は、有効データが所定ビット長になっ
たとき、該有効データを主記憶手段に伝送するように構
成されたことを特徴とするデータ伝送装置。 2. A data transmitting processor for transmitting data.
Stores transmitted data sent from and receives data
The data is matched to the data transmission speed of the data receiving processor.
Main storage means for transmitting data, and detecting the amount of data stored in the main storage means ,
A signal that stops data transmission when the amount reaches a predetermined amount.
Data amount detecting means for outputting data to the data transmitting processor
And the transmission data transmitted from the data transmission side processor in the data transmission device comprising:
And valid data detecting means for detecting valid data from the memory , and auxiliary storage means for storing the valid data.
When it detects the presence child was separated continuously, the continuous
The valid data transmitted directly to the main storage means
When it is detected that there is no continuous bit length
Output only valid data to the auxiliary storage means, and the auxiliary storage means
The valid data is transmitted to the main storage means.
A data transmission device characterized by being formed.
タが有効であるか否かを示す基準データを伝送データと
ともに伝送し、 前記有効データ検出手段は、基準データに基づいて有効
な伝送データを検出するように構成されたことを特徴と
する請求項２記載のデータ伝送装置。 3. The data transmission side processor according to claim 1, wherein
The reference data indicating whether the data is valid
Are transmitted together, and the valid data detecting means is valid based on the reference data.
Characterized in that it is configured to detect
The data transmission device according to claim 2, wherein
タを所定のビットごとに区分して基準データを割り当
て、 前記有効データ検出手段は、基準データに基づいて区分
されたデータ毎に有効なデータを検出するように構成さ
れたことを特徴とする請求項３記載のデータ伝送装置。 4. The data transmission side processor according to claim 1, wherein :
Data for each predetermined bit and assign reference data
The valid data detecting means classifies based on the reference data.
Configured to detect valid data for each
The data transmission device according to claim 3, wherein
ビット値が、データが有効でないことを示す第１論理状
態の時、該ビット値に対応する領域のデータを有効でな
いデータと認識して該当領域のデータを除去することを
特徴とする請求項３又は請求項４に記載のデータ伝送装
置。 5. The effective data detecting means according to claim 1, wherein
The first logical state in which the bit value indicates that the data is not valid
In this state, the data in the area corresponding to the bit value is not valid.
And remove the data in the area
The data transmission device according to claim 3 or 4, wherein
Place.
先出し形メモリ素子であることを特徴とする請求項２〜
請求項５のいずれか１つに記載のデータ伝送装置。 6. An auxiliary storage means, wherein :
3. The memory device according to claim 2, wherein the memory device is a first-out type memory device.
The data transmission device according to claim 5.
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019960055262A KR100196227B1 (en) | 1996-11-19 | 1996-11-19 | Data storing device and method for matching data transmission rate |
| KR55262/1996 | 1996-11-19 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH10187647A JPH10187647A (en) | 1998-07-21 |
| JP3160806B2 true JP3160806B2 (en) | 2001-04-25 |
Family
ID=19482460
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP31850797A Expired - Fee Related JP3160806B2 (en) | 1996-11-19 | 1997-11-19 | Data transmission method and device |
Country Status (3)
| Country | Link |
|---|---|
| JP (1) | JP3160806B2 (en) |
| KR (1) | KR100196227B1 (en) |
| DE (1) | DE19724658C2 (en) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| ATE457489T1 (en) * | 2000-09-15 | 2010-02-15 | Nxp Bv | SIGNAL PROCESSING SYSTEM |
| KR100464919B1 (en) * | 2002-08-28 | 2005-01-05 | 엘지전자 주식회사 | System And Method For Transmitting And Receiving Data In Board |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH05199282A (en) * | 1992-01-17 | 1993-08-06 | Matsushita Electric Ind Co Ltd | Fifo memory |
-
1996
- 1996-11-19 KR KR1019960055262A patent/KR100196227B1/en not_active IP Right Cessation
-
1997
- 1997-06-11 DE DE19724658A patent/DE19724658C2/en not_active Expired - Fee Related
- 1997-11-19 JP JP31850797A patent/JP3160806B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| DE19724658C2 (en) | 2002-06-06 |
| KR19980036675A (en) | 1998-08-05 |
| KR100196227B1 (en) | 1999-06-15 |
| JPH10187647A (en) | 1998-07-21 |
| DE19724658A1 (en) | 1998-05-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2577539B2 (en) | bridge | |
| US6952739B2 (en) | Method and device for parameter independent buffer underrun prevention | |
| US5442632A (en) | Stale packet removal method and apparatus | |
| US6252855B1 (en) | Method and apparatus for identifying a maximum frame size to maintain delay at or below an acceptable level | |
| JP3160806B2 (en) | Data transmission method and device | |
| US20050089037A1 (en) | Communication speed control circuit, communication speed control board and information processing device | |
| JP2559940B2 (en) | Buffer service method and apparatus | |
| US6643816B1 (en) | Transmitting apparatus and error handling method in transmitting apparatus | |
| EP1507385A1 (en) | Communication speed control circuit, communication speed control substrate, and information processing apparatus | |
| US20040071162A1 (en) | Method and apparatus for scaling input bandwidth for bandwidth allocation technology | |
| US7646714B2 (en) | Program, method and apparatus for form output | |
| JP3131515B2 (en) | Facsimile communication control method | |
| JPH10198628A (en) | Overload state detector for bus converter | |
| JPH07202983A (en) | Data transmitter-receiver | |
| KR100350473B1 (en) | CONGESTION CONTROLLING METHOD FOR SIGNALLING LINK IN No.7 SIGNALLING NETWORK | |
| JPH09116569A (en) | Switching hub | |
| JP3164996B2 (en) | Serial data receiving device | |
| JP2604495B2 (en) | Loop interface device | |
| JPH04245355A (en) | File transfer system | |
| JP3421714B2 (en) | Packet processing system | |
| JPH11234347A (en) | Buffer management method and system in data communication | |
| JP2953419B2 (en) | ATM cell high traffic detection circuit | |
| JP2689740B2 (en) | IC card | |
| JPH04360342A (en) | Buffer deficiency avoidance system for host computer system and communication processor | |
| JPH086912A (en) | Inter-processor communication method and equipment |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| S631 | Written request for registration of reclamation of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313631 |
|
| S633 | Written request for registration of reclamation of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313633 |
|
| R360 | Written notification for declining of transfer of rights |
Free format text: JAPANESE INTERMEDIATE CODE: R360 |
|
| R371 | Transfer withdrawn |
Free format text: JAPANESE INTERMEDIATE CODE: R371 |
|
| S631 | Written request for registration of reclamation of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313631 |
|
| S633 | Written request for registration of reclamation of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313633 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| R371 | Transfer withdrawn |
Free format text: JAPANESE INTERMEDIATE CODE: R371 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| LAPS | Cancellation because of no payment of annual fees |