JPS6313405A - Low frequency amplifier - Google Patents

Low frequency amplifier

Info

Publication number
JPS6313405A
JPS6313405A JP15662486A JP15662486A JPS6313405A JP S6313405 A JPS6313405 A JP S6313405A JP 15662486 A JP15662486 A JP 15662486A JP 15662486 A JP15662486 A JP 15662486A JP S6313405 A JPS6313405 A JP S6313405A
Authority
JP
Japan
Prior art keywords
current
transistor
bias
circuit
collector
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP15662486A
Other languages
Japanese (ja)
Other versions
JPH07123208B2 (en
Inventor
Muneyoshi Hirano
平野 宗義
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP15662486A priority Critical patent/JPH07123208B2/en
Publication of JPS6313405A publication Critical patent/JPS6313405A/en
Publication of JPH07123208B2 publication Critical patent/JPH07123208B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Amplifiers (AREA)

Abstract

PURPOSE:To vary a collector bias current of an output transistor (TR) without changing a voltage gain of an amplifier by constituting a specific bias circuit control circuit operated or inoperated by switching. CONSTITUTION:A bias circuit is provided between the 1st TR 24 and the 2nd TR 29 for low frequency amplification and a current to drive the 3rd and 4th output TRs 35, 36 being complimentary connected is extracted from the bias circuit. Further, a bias circuit control circuit not changing the collector current of amplifier TRs 50-53 but changing only the bia state of the bias circuit is added. Thus, the bias current of the output stage is changed without changing the gain of the amplifier and the miniaturization and low cost of the device is attained in case of circuit integration.

Description

【発明の詳細な説明】 産業上の利用分野 本発明は、ラジオ受信機等の電子機器に用いる低周波増
幅器に関するものである。
DETAILED DESCRIPTION OF THE INVENTION Field of the Invention The present invention relates to a low frequency amplifier used in electronic equipment such as radio receivers.

従来の技術 近年、各種電子機器の小型化、低コスト化に対する要求
が高まっており、これに伴い、各種部品に対する小型化
、低コスト化の要求が高まっている。また、小型化に伴
う使用電池の小型化により、機器のより一層の省電流化
が要求されている。
2. Description of the Related Art In recent years, there has been an increasing demand for miniaturization and cost reduction of various electronic devices, and along with this, demand for miniaturization and cost reduction of various parts has also increased. Furthermore, as the batteries used become smaller due to miniaturization, there is a demand for even greater current savings in devices.

通常、小型電子機器に用いる低周波増幅器は、省電流化
、高効率化という点からB級動作として用いている。こ
の場合、出力段トランジスタのベース・エミッタ間電圧
対コレクタ電流特性が非線形であるためクロスオーバー
歪が生じる。このため、トランジスタはその非線形性が
問題とならない状態に無信号時の動作点を設定し、無信
号時においてもコレクタバイアス電流を流しておく必要
がある。この動作点設定は、出力負荷の状態に応じて変
ってくる。出力負荷のインピーダンスが低くなった場合
、負荷インピーダンスが高い場合と同一の出力電圧変化
を得るために必要な出力電流変化が大きくなるため、ベ
ース・エミッタ電圧対コレクタ電流特性がより線形に近
くなるように動作点を設定する。つまりコレクタバイア
ス電流をより多く流す状態に動作点を設定する必要があ
る。
Generally, low frequency amplifiers used in small electronic devices are used for class B operation in order to save current and increase efficiency. In this case, crossover distortion occurs because the base-emitter voltage versus collector current characteristic of the output stage transistor is nonlinear. For this reason, it is necessary to set the operating point of the transistor when no signal is present so that its nonlinearity does not become a problem, and to keep the collector bias current flowing even when there is no signal. This operating point setting changes depending on the state of the output load. When the impedance of the output load is lowered, the change in output current required to achieve the same change in output voltage is greater than when the load impedance is high, so the base-emitter voltage vs. collector current characteristic becomes more linear. Set the operating point to . In other words, it is necessary to set the operating point to a state where a larger amount of collector bias current flows.

一方、低出力負荷に合わせたバイアス設定の状態で高出
力負荷を駆動した場合、負荷電流よりもバイアス電流の
方が大きくなる場合も生じ、省電流化という点から問題
がある。従って、同一の低周波増幅器を用いて、複数の
インピータンスの異なる負荷を1駆動する場合、各々の
負荷に対し、適切なバイアス状態に設定出来ることが望
ましい。
On the other hand, when a high-output load is driven with a bias setting that matches a low-output load, the bias current may become larger than the load current, which poses a problem in terms of current savings. Therefore, when driving a plurality of loads having different impedances using the same low frequency amplifier, it is desirable to be able to set an appropriate bias state for each load.

第4図に従来の回路を示す。FIG. 4 shows a conventional circuit.

第4図において、トランジスタ15.24は電流供給用
であり、定電流源13の電流■に等しい電流が各トラン
ジスタのコレクタ電流として負荷回路に供給される。ト
ランジスタ17.18は差動増幅回路を構成しており、
トランジスタ19 、20は差動増幅回路の能動負荷で
ある。抵抗10,12゜16.21,22.23は差動
増幅回路のバイアス用である。この差動増幅回路の出力
はトランジスタ17のコレクタから信号増幅用トランジ
スタ290ベースに入力され、このトランジスタ29に
よってトランジスタ30.31.35.36で構成され
るB級プッシュプル回路を、駆動する。
In FIG. 4, transistors 15 and 24 are for current supply, and a current equal to the current 2 of the constant current source 13 is supplied to the load circuit as the collector current of each transistor. Transistors 17 and 18 constitute a differential amplifier circuit,
Transistors 19 and 20 are active loads of the differential amplifier circuit. Resistors 10, 12, 16, 21, 22, 23 are for biasing the differential amplifier circuit. The output of this differential amplifier circuit is input from the collector of transistor 17 to the base of signal amplifying transistor 290, and transistor 29 drives a class B push-pull circuit composed of transistors 30, 31, 35, and 36.

トランジスタ24、ダイオード33、抵抗26゜32.
34は出力回路のバイアス回路を構成する。
Transistor 24, diode 33, resistor 26°32.
34 constitutes a bias circuit of the output circuit.

ここで、抵抗32.34はダイオード33のバイアス用
である。この回路において、トランジスタ30.31の
ペース・エミッタ間電圧は次式で与えられる。
Here, the resistors 32 and 34 are for biasing the diode 33. In this circuit, the pace-emitter voltage of transistors 30 and 31 is given by the following equation.

vBE30= (vD33 +vBE2B)−(vBE
31 +vR26)・・・・・・・・・ (1) vB E s 1= (vBE30+vR26) −(
”D33+vBE2B )・・・・・・・・・ (2) 但し vBE28:トランジスタ28のベース・エミッタ間電
圧 vBE3゜:トランジスタ30のペース・エミッタ間電
圧 vBE31 :トランジスタ31のペース・エミッタ間
電圧 ■D31 :ダイオード33の順方向電圧降下vR26
:抵抗26の両端におシる電圧降下無信号動作状態にお
いては、出力トランジスタ35.36のコレクタ電流が
等しく、かつトランジスタ30.31が上記(1)及び
(2)式を満足する状態で動作している。この回路では
、抵抗26に流れる電流を変化させ、上記vR26の値
を変化させルコトテハイアス状態を変化させる。トラン
ジスタ4oは、コレクタ及びベースがそれぞれトランジ
スタ24のコレクタ及びベースと接続されている。スイ
ッチ3を閉じだ場合、トランジスタ4゜のエミッタが電
源ラインに接続され動作状態となり、トランジスタ4o
は、トランジスタ14,15゜24と共にカレントミラ
ー回路を構成し、トランジスタ40のコレクタ電流も夏
となる。トランジスタ24.40のコレクタは抵抗26
と接続されているため、抵抗26に供給される電流は2
!となる。スイッチ3と連動するスイッチ4は高インピ
ーダンス負荷(イヤホン等)6側に接続されている。ス
イッチ3を開いた場合、トランジスタ4゜は非動作とな
るため、抵抗26に供給される電流はIとなり、抵抗2
6両端での電圧降下が小さくなるため、出力トランジス
タ35.36のコレクタ電流が増加する。この増合、ス
イッチ3と連動するスイッチ4は低インピーダンス負荷
(スピーカ等)5側に接続されている。■=数数戸μm
変化に対し、出力トランジスタ36.36のコレクタ電
流は数mAの変化となる。
vBE30=(vD33+vBE2B)−(vBE
31 +vR26)・・・・・・・・・ (1) vB E s 1= (vBE30+vR26) −(
"D33+vBE2B)...... (2) However, vBE28: Base-emitter voltage of transistor 28 vBE3°: Pace-emitter voltage of transistor 30 vBE31: Pace-emitter voltage of transistor 31 ■D31: Forward voltage drop of diode 33 vR26
: Voltage drop across the resistor 26 In a no-signal operating state, the collector currents of the output transistors 35 and 36 are equal, and the transistors 30 and 31 operate in a state that satisfies equations (1) and (2) above. are doing. In this circuit, the current flowing through the resistor 26 is changed to change the value of vR26, thereby changing the state of resistance. The collector and base of the transistor 4o are connected to the collector and base of the transistor 24, respectively. When switch 3 is closed, the emitter of transistor 4° is connected to the power supply line and becomes operational, and transistor 4o
constitutes a current mirror circuit together with transistors 14 and 15°24, and the collector current of transistor 40 also becomes summer. The collector of transistor 24.40 is resistor 26
Since the current supplied to the resistor 26 is 2
! becomes. A switch 4 interlocked with the switch 3 is connected to a high impedance load (earphones, etc.) 6 side. When the switch 3 is opened, the transistor 4° becomes inactive, so the current supplied to the resistor 26 becomes I, and the current supplied to the resistor 26 becomes I.
Since the voltage drop across 6 becomes smaller, the collector current of output transistor 35, 36 increases. A switch 4 interlocked with this increase switch 3 is connected to a low impedance load (speaker, etc.) 5 side. ■=Several units μm
In response to the change, the collector current of the output transistor 36.36 changes by several mA.

まだ、トランジスタ4oのエミッタ及び電源ライン間に
抵抗を直列に挿入することで、負荷によって適切なバイ
アス状態を設定することが出来る。
However, by inserting a resistor in series between the emitter of the transistor 4o and the power supply line, an appropriate bias state can be set depending on the load.

発明が解決しようとする問題点 しかしながら、第4図に示す従来の構成においては、ス
イッチ3の開閉によって、増幅用トランジスタ29のコ
レクタ電流が変化するため、トランジスタ29における
利得が変化する。スイッチ3を閉じた場合には、トラン
ジスタ29に供給されるコレクタ電流が増加するため、
トランジスタ29の電圧利得が増加し、低周波増幅器全
体としての負帰還量が増加するため、最悪の場合、異発
発振を起こす可能性があった。
Problems to be Solved by the Invention However, in the conventional configuration shown in FIG. 4, the collector current of the amplifying transistor 29 changes depending on whether the switch 3 is opened or closed, and therefore the gain in the transistor 29 changes. When the switch 3 is closed, the collector current supplied to the transistor 29 increases, so
Since the voltage gain of the transistor 29 increases and the amount of negative feedback of the low frequency amplifier as a whole increases, in the worst case, abnormal oscillation may occur.

本発明は上記間層点に鑑み、増幅器の利点を変化させる
ことなく、バイアス電流のみを変化させることの可能な
低周波増幅器を提供するものでちる。
In view of the above-mentioned interlayer points, the present invention provides a low frequency amplifier in which only the bias current can be changed without changing the advantages of the amplifier.

問題点を解決するための手段 本発明は、上記問題点を解決するために、増幅用トラン
ジスタのコレクタ電流を変化させることなく、バイアス
回路のバイアス状態のみを変化させることの出来るバイ
アス回路制御回路を付加したことを特徴とするものであ
る。
Means for Solving the Problems In order to solve the above problems, the present invention provides a bias circuit control circuit that can change only the bias state of the bias circuit without changing the collector current of the amplification transistor. It is characterized by the addition of:

作  用 本発明は増幅器の電圧利得を変化させることなり、出力
トランジスタのコレクタバイアス電流を変化させること
を可能とするものである。
Operation The present invention changes the voltage gain of the amplifier, thereby making it possible to change the collector bias current of the output transistor.

実施例 第1図は本発明における第・1の実施例を示す。Example FIG. 1 shows a first embodiment of the present invention.

第1図の回路構成はトランジスタ40の廃止、及びトラ
ンジスタE50,51.52.63の追加以外は第4図
の回路と同一である。
The circuit configuration of FIG. 1 is the same as the circuit of FIG. 4 except for the omission of transistor 40 and the addition of transistors E50, 51, 52, and 63.

第1図においてトランジスタ50.51 、52.53
で構成されるバイアス制御回路について以下に述べる。
In FIG. 1, transistors 50.51 and 52.53
The bias control circuit consisting of the following will be described below.

第4図に示す従来回路について説明したように、トラン
ジスタ30.31のベース・エミッタ間電圧はそれぞれ
(1)式及び(2)式で与えられる。本回路においても
、第4図と同様に抵抗26の両端の゛電圧降下を変化さ
せることでバイアス状態を変更する。スイッチ3を閉じ
た場合、トランジスタ24とペースが共通となっている
トランジスタ50゜51が動作する。トランジスタ50
.51の特性が等しいとし、動作時のコレクタ電流をl
 /  、但しI′≦■ とする。トランジスタ52.
53はカレントミラー回路を構成しているため、2つの
トランジスタの特性が等しいとすればトランジスタ52
のコレクタ電流もドとなる。従って、抵抗26に8点か
ら流れ込む電流は、トランジスタ24のコレクタ電流と
トランジスタ62のコレクタ電流の差、即ち(■−ビ 
)となる。この結果、抵抗両端での電圧降下が小さくな
シ、出力トランジスタ35.36のコレクタバイアス電
流が増加する。一方、抵抗のもう一方の端点であるf点
にはトランジスタ60のコレクタ電流が流れ込む。
As described for the conventional circuit shown in FIG. 4, the base-emitter voltages of transistors 30 and 31 are given by equations (1) and (2), respectively. In this circuit as well, the bias state is changed by changing the voltage drop across the resistor 26, as in FIG. When the switch 3 is closed, the transistors 50 and 51, which share the same pace as the transistor 24, operate. transistor 50
.. 51 have the same characteristics, and the collector current during operation is l
/ , provided that I′≦■. Transistor 52.
53 constitutes a current mirror circuit, so if the characteristics of the two transistors are equal, the transistor 52
The collector current of is also . Therefore, the current flowing into the resistor 26 from eight points is the difference between the collector current of the transistor 24 and the collector current of the transistor 62, that is, (■-
). As a result, since the voltage drop across the resistor is small, the collector bias current of the output transistors 35 and 36 increases. On the other hand, the collector current of the transistor 60 flows into point f, which is the other end point of the resistor.

トランジスタ60.51の特性が等しければ、この電流
は1′となシ、トランジスタ52のコレクタ電流と等し
いため、トランジスタ48のコレクタ電流、即ち増幅用
トランジスタ29のコレクタ電流はIのまま一定となシ
、増幅用トランジスタの電圧利得は変化しない。この状
態で、スイッチ3と連動するスイッチ4は低インピーダ
ンス負荷(スピーカ等)5側に接続されている。(つま
り従来例とは逆で、スイッチ3を開いた状態でバイアス
電流最少となん)本実施例では、I′=50μAに対し
、出力トランジスタ35.36のコレクタ電流は約5m
A変化する。
If the characteristics of the transistors 60 and 51 are the same, this current will be 1', which is equal to the collector current of the transistor 52. Therefore, the collector current of the transistor 48, that is, the collector current of the amplifying transistor 29 will remain constant at I. , the voltage gain of the amplification transistor does not change. In this state, the switch 4 which is interlocked with the switch 3 is connected to the low impedance load (speaker etc.) 5 side. (That is, contrary to the conventional example, the bias current is minimum when switch 3 is open.) In this example, when I' = 50 μA, the collector current of the output transistor 35.36 is approximately 5 m
A. Change.

第2図は本発明における第2の実施例を示す。FIG. 2 shows a second embodiment of the invention.

本実施例は抵抗37の追加以外は第1図に示す第1の実
施例と同一である。本実施例では、スイッチ3が閉じだ
場合に、トランジスタ50.51のエミッタ及び電流ラ
イン2の間に抵抗37が挿入され、この抵抗値によって
出力回路のバイアス状態が適切な状態になるようにトラ
ンジスタ50゜61のコレクタ電流を制御出来る。電流
値の制御は、実施例の回路をIC化した場合、トランジ
スタ14,24,50,51のエミッタ面積を変化させ
て行ってもよい。また、トランジスタ14゜24.60
.51のおのおののエミッタ及び電源ライン間にそれぞ
れ抵抗を挿入し、抵抗比によって電流値を制御してもよ
い。
This embodiment is the same as the first embodiment shown in FIG. 1 except for the addition of a resistor 37. In this embodiment, when the switch 3 is closed, a resistor 37 is inserted between the emitters of the transistors 50 and 51 and the current line 2, and this resistor value sets the bias state of the output circuit to an appropriate state. A collector current of 50°61 can be controlled. The current value may be controlled by changing the emitter areas of the transistors 14, 24, 50, and 51 when the circuit of the embodiment is integrated. Also, the transistor 14°24.60
.. A resistor may be inserted between each emitter of 51 and the power supply line, and the current value may be controlled by the resistance ratio.

また、第3図に示す第3の実施例のようにトランジスタ
60.51の同時に動作あるいは非動作となる他のトラ
ンジスタ53によって別回路64を駆動することも可能
である。
Further, as in the third embodiment shown in FIG. 3, it is also possible to drive a separate circuit 64 by another transistor 53 which is activated or deactivated at the same time as the transistors 60 and 51.

なお、バイアス回路以外の回路構成は実施例に限定され
るものではない。
Note that the circuit configuration other than the bias circuit is not limited to the embodiment.

発明の効果 以上のように本発明はバイアス制御回路の付加により、
増幅器の利得を変化させることなく出力段のバイアス電
流を変化させることを可能にすると共に、IC化した場
合、制御回路が動作しない状態でバイアス電流最少とな
るため、単一負荷で用いた場合、本来外付部品を省略し
たい小型省電流機器において、従来のように外付部品を
必要とせず、機器の小型化、及び低コスト化を可能とす
るものである。
Effects of the Invention As described above, the present invention has the following advantages by adding a bias control circuit.
It makes it possible to change the output stage bias current without changing the amplifier gain, and when integrated into an IC, the bias current is minimized when the control circuit is not operating, so when used with a single load, In small-sized current-saving devices that originally want to omit external components, unlike conventional devices, external components are not required, making it possible to downsize the device and reduce costs.

【図面の簡単な説明】[Brief explanation of drawings]

第1図は本発明の低周波増幅器の第1の実施例を示す回
路図、第2図は本発明の低周波増幅器の第2の実施例を
示す回路図、第3図は本発明の低周波増幅器の第3の実
施例を示す回路図、第4図は従来の低周波増幅器の回路
図である。 24・・・・・・第1のトランジスタ、29・・・・・
・第2のトランジスタ、36・・・・・・第3のトラン
ジスタ、36・・・・・・第4のトランジスタ、61,
62,53゜54・・・・・・バイアス制御回路構成ト
ランジスタ。 代理人の氏名 弁理士 中 尾 敏 男 ほか1名駆 
          TX
FIG. 1 is a circuit diagram showing a first embodiment of the low frequency amplifier of the present invention, FIG. 2 is a circuit diagram showing a second embodiment of the low frequency amplifier of the present invention, and FIG. A circuit diagram showing a third embodiment of the frequency amplifier, and FIG. 4 is a circuit diagram of a conventional low frequency amplifier. 24...First transistor, 29...
・Second transistor, 36...Third transistor, 36...Fourth transistor, 61,
62,53゜54... Bias control circuit configuration transistor. Name of agent: Patent attorney Toshio Nakao and one other person
TX

Claims (1)

【特許請求の範囲】[Claims] バイアス回路に電流を供給する第1のトランジスタと低
周波増幅用の第2のトランジスタとの間に設けたバイア
ス回路を有し、前記バイアス回路からコンプリメンタリ
接続された第3及び第4の出力段トランジスタを駆動す
るための電流をそれぞれ取り出すように構成すると共に
、スイッチの開閉によって動作あるいは非動作となるバ
イアス回路制御回路を有し、上記第2のトランジスタの
コレクタ電流は一定とした状態で、上記第3及び第4の
トランジスタの無信号時のコレクタ電流を上記バイアス
回路制御回路によって変化させ、無信号時のバイアス電
流を変化させることが出来るように構成したことを特徴
とする低周波増幅器。
A bias circuit is provided between a first transistor for supplying current to the bias circuit and a second transistor for low frequency amplification, and third and fourth output stage transistors are complementary connected from the bias circuit. It is configured to take out the current for driving each of the transistors, and has a bias circuit control circuit that is activated or deactivated depending on the opening and closing of the switch, and the collector current of the second transistor is kept constant. A low frequency amplifier characterized in that the collector current of the third and fourth transistors when there is no signal is changed by the bias circuit control circuit, so that the bias current when there is no signal can be changed.
JP15662486A 1986-07-03 1986-07-03 Low frequency amplifier Expired - Lifetime JPH07123208B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP15662486A JPH07123208B2 (en) 1986-07-03 1986-07-03 Low frequency amplifier

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP15662486A JPH07123208B2 (en) 1986-07-03 1986-07-03 Low frequency amplifier

Publications (2)

Publication Number Publication Date
JPS6313405A true JPS6313405A (en) 1988-01-20
JPH07123208B2 JPH07123208B2 (en) 1995-12-25

Family

ID=15631772

Family Applications (1)

Application Number Title Priority Date Filing Date
JP15662486A Expired - Lifetime JPH07123208B2 (en) 1986-07-03 1986-07-03 Low frequency amplifier

Country Status (1)

Country Link
JP (1) JPH07123208B2 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104307437A (en) * 2014-10-20 2015-01-28 河南龙昌机械制造有限公司 Disk type granulator

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009088751A (en) * 2007-09-28 2009-04-23 Muneo Yamabe Amplifier circuit

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104307437A (en) * 2014-10-20 2015-01-28 河南龙昌机械制造有限公司 Disk type granulator

Also Published As

Publication number Publication date
JPH07123208B2 (en) 1995-12-25

Similar Documents

Publication Publication Date Title
US5475343A (en) Class AB complementary output stage
US5907262A (en) Folded-cascode amplifier stage
EP0037406B1 (en) Cmos operational amplifier with reduced power dissipation
US5844443A (en) Linear high-frequency amplifier with high input impedance and high power efficiency
US5491437A (en) Amplifier circuit and method
EP0651500A1 (en) Operational amplifier
US6184750B1 (en) Control circuit driven by a differential input voltage and method for controlling same
US5939944A (en) NPN push-pull output stage with folded cascode JFETs
JPH08237054A (en) Gain variable circuit
US5710522A (en) Amplifier having an active current source
US5754066A (en) Output stage for buffering an electrical signal and method for performing the same
US4583052A (en) Amplifier having complete isolation of power sources
US5745587A (en) Hearing aid amplifier circuitry
JP2002335135A (en) High frequency power amplifier and control circuit thereof
JPS6313405A (en) Low frequency amplifier
JPS6313571B2 (en)
US7102440B2 (en) High output current wideband output stage/buffer amplifier
US7202746B1 (en) Multiple-stage operational amplifier and methods and systems utilizing the same
US6937100B2 (en) Amplifier circuit with common mode feedback
US4206419A (en) Power amplifier
US4588960A (en) Output circuits of class B type electronic amplifiers
KR0141591B1 (en) Amplifier arrangement
US5739721A (en) High swing, low power output stage for an operational amplifier
JPS59207712A (en) Amplifier
JPH067643B2 (en) Low frequency amplifier