JPS63133223A - Electronic equipment - Google Patents
Electronic equipmentInfo
- Publication number
- JPS63133223A JPS63133223A JP61282400A JP28240086A JPS63133223A JP S63133223 A JPS63133223 A JP S63133223A JP 61282400 A JP61282400 A JP 61282400A JP 28240086 A JP28240086 A JP 28240086A JP S63133223 A JPS63133223 A JP S63133223A
- Authority
- JP
- Japan
- Prior art keywords
- state
- output
- signal
- outputs
- switch
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000004044 response Effects 0.000 claims abstract description 6
- 238000001514 detection method Methods 0.000 claims description 17
- 238000004891 communication Methods 0.000 abstract description 8
- 238000010586 diagram Methods 0.000 description 8
- 230000002265 prevention Effects 0.000 description 8
- 230000000694 effects Effects 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- 239000013256 coordination polymer Substances 0.000 description 1
- 230000000630 rising effect Effects 0.000 description 1
Landscapes
- Input From Keyboards Or The Like (AREA)
Abstract
Description
【発明の詳細な説明】
産業上の利用分野
本発明は、中央処理装置(以下、CPUと略称する。)
等を備え、読み込んだ信号に応答して動作する電子機器
に関するものである。DETAILED DESCRIPTION OF THE INVENTION Field of Industrial Application The present invention is directed to a central processing unit (hereinafter abbreviated as CPU).
The present invention relates to an electronic device that operates in response to a read signal.
従来の技術
従来から、CPUを用いて演算を行い種々の仕事を行う
装置がある。このような装置でのスイッチの状態の読み
込みは、ヂャタリングの防止のために2回続けてON状
態が読み込まれた時に、始めてON状態であると判断す
るように構成されている。2. Description of the Related Art Conventionally, there have been devices that perform calculations using a CPU to perform various tasks. In order to prevent jitter, such a device reads the switch state so that it is determined that the switch is in the ON state only when the ON state is read twice in a row.
以下、これらの装置の1つである、CPUを有するプリ
ンターについて説明する。Hereinafter, one of these devices, a printer having a CPU, will be described.
第5図は従来のプリンターの回路ブロックであり、1は
ホストコンピュータ(図では省略されている。)と通信
可能な状態に設定するためのスイッチ、2はクロック信
号CL Kを人力しており、一定の時間間隔ごとにスイ
ッチ1の状態を読み込む読み込み手段、3は読み込み手
段2で読み込んだ信号を、読み込み手段2で1つ前に読
み込んだ信号と比較し、2つの信号がともにON状態ま
たはOFF状態を示すものであった場合にその状態を出
力する比較手段、4は印字手段(図では省略されている
。)やホストコンピュータとの通信手段(図では省略さ
れている。)等を含む制御手段である。FIG. 5 shows a circuit block of a conventional printer, in which 1 is a switch for setting a state in which it can communicate with a host computer (not shown), 2 is a clock signal CLK that is manually input, Reading means 3 reads the state of switch 1 at regular time intervals; 3 compares the signal read by reading means 2 with the signal read previously by reading means 2, and determines whether both of the two signals are in the ON state or OFF; A comparison means outputs the state when the state is indicated, and 4 is a control including a printing means (not shown in the figure), a means of communicating with the host computer (not shown in the figure), etc. It is a means.
以上のように構成された従来のプリンターについて、以
下にその動作について第6図のタイミングチャートを用
いて説明する。The operation of the conventional printer configured as described above will be explained below using the timing chart shown in FIG.
まず時点アで、制御手段4はホストコンピュータと通信
状態にあり、ホストコンピュータから情報を入力して印
字を行っている状態にある。またこの時、スイッチ1は
押されていない。First, at time point A, the control means 4 is in communication with the host computer, and is in a state in which information is input from the host computer and printing is performed. Also, at this time, switch 1 is not pressed.
今ここでプリンターのユーザーが、何らかの理由より、
印字を中断するためにホストコンピュータとプリンター
の通信状態を切断しようとし、スイッチ1を時点イから
時点つまで押したとする。Now, for some reason, the printer user is
Suppose that you try to disconnect the communication between the host computer and the printer in order to interrupt printing, and press switch 1 from point A to point T.
まず時点イのクロック信号の立ち上がりでで読み込み手
段2はON状態を読み込む。First, the reading means 2 reads the ON state at the rising edge of the clock signal at time point A.
次に時点つで再び読み込み手段2がON状態を読み込む
。この時読み込み手段2が2回続けてON状態を読み込
んだため、比較手段3はON状態を出力する。At the next point in time, the reading means 2 reads the ON state again. At this time, since the reading means 2 has read the ON state twice in succession, the comparing means 3 outputs the ON state.
次に時点工でスイッチはOFF状態となり、読み込み手
段2もOFF状態を出力する。Next, during the process, the switch becomes OFF, and the reading means 2 also outputs the OFF state.
次に時点オで読み込み手段2が再びOFF状態を出力す
るため、比較手段3はOFF状態を出力する。Next, at time O, the reading means 2 outputs the OFF state again, so the comparing means 3 outputs the OFF state.
このように時点つから時点オまでがON状態となり制御
手段4に出力されていることになる。In this way, the signal is in the ON state from time point 1 to time point O, and is output to the control means 4.
制御手段4は一定の時間間隔ごとにこの出力を読み込ん
でおり、時点つから時点オまでの間の時点力でON状憇
となったことを検知し、ホストコンピュータとの通信状
態を解除する。The control means 4 reads this output at regular time intervals, detects the ON state at a point in time between time 0 and time 0, and releases the communication state with the host computer.
発明が解決しようとする問題点
しかしながら上記従来の構成では、スイッチ1が短い時
間だけ押され、比較手段3の出力のON状態も短い時間
間隔しか続かなかった場合でも、制御手段4がそのON
状態を検知するためには、クロック信号の2周期分以下
の時間間隔ごとに比較手段3の出力を読み込む必要があ
るが、この読み込みのためには印字を中断するかあるい
は何らかの方法で空き時間をつくる必要があり、印字速
度が遅くなったり、全体としての制御の構造が複雑にな
るという問題点を有していた。Problems to be Solved by the Invention However, in the conventional configuration described above, even if the switch 1 is pressed for a short time and the ON state of the output of the comparison means 3 lasts only for a short time interval, the control means 4 does not turn on the output of the comparison means 3.
In order to detect the status, it is necessary to read the output of the comparison means 3 at intervals of two cycles or less of the clock signal, but in order to read the output, it is necessary to interrupt printing or use some method of free time. However, there were problems in that the printing speed was slow and the overall control structure was complicated.
この間層点を解決するため、スイッチの押された時間が
短い場合は無視するということもできるが、これではユ
ーザーがスイッチを押したつもりでも、プリンターが受
付ないため、ユーザーは何回も繰り返してスイッチを押
すことになり、操作性が非常に悪いという問題点を生じ
ることになる。To solve this problem, if the switch is pressed for a short time, it can be ignored, but in this case, even if the user thinks the switch is pressed, the printer will not accept it, so the user will have to repeat it many times. This results in a problem that the operability is very poor since the user has to press a switch.
問題点を解決するための手段
本発明は、読み込み手段で読み込んだ信号を1つ前に読
み込んだ信号と比較し2つの入力信号が違う状態であっ
た場合1つ前に出力した信号と同じ信号を出力し、2つ
の入力信号が同じ状態であった場合入力信号の状態に対
応する信号を出力する比較手段と、比較手段の出力が第
1の状態から第2の状態へ変化した場合及び第2の状態
から第1の状態へ変化した場合のいずれか一方の場合に
のみ応答して出力信号の状態を変化させて出力し続ける
方向検出手段を備えたものである。Means for Solving Problems The present invention compares the signal read by the reading means with the previous signal read, and if the two input signals are in different states, the signal is the same as the previous signal. a comparison means which outputs a signal corresponding to the state of the input signal when the two input signals are in the same state, and a comparison means which outputs a signal corresponding to the state of the input signal when the two input signals are in the same state; The present invention is equipped with a direction detecting means that changes the state of an output signal and continues to output it in response to only one of the cases where the state changes from the second state to the first state.
作 用
上記構成により、比較手段の出力がごく短い間しか特定
の状態を保持しない場合でも、比較手段の状態が変化し
たこと自体が検出手段により検出される。Effect: With the above configuration, even if the output of the comparing means maintains a specific state only for a very short period of time, the detecting means detects that the state of the comparing means itself has changed.
実施例
以下、本発明の一実施例について図面を参照して説明す
る。EXAMPLE Hereinafter, an example of the present invention will be described with reference to the drawings.
第1V!Jは本発明の一実施例におけるプリンターの回
路ブロック図であり、1はスイッチ、2は読み込み手段
、3は比較手段であり、これらは従来例と同様のもので
ある。5は比較手段3の出力がON状態からOFF状態
に変化したことを検出した時、その出力がOV(以下、
Lレベルと略称する。)から+5V(以下、トIレベル
と略称する。1st V! J is a circuit block diagram of a printer according to an embodiment of the present invention, in which 1 is a switch, 2 is a reading means, and 3 is a comparison means, which are the same as those in the conventional example. 5, when it is detected that the output of the comparison means 3 changes from the ON state to the OFF state, the output becomes OV (hereinafter referred to as
It is abbreviated as L level. ) to +5V (hereinafter abbreviated to I level).
)に変化する方向検出手段、6は印字手段(図では省略
されている。)やホストコンピュータとの通信手段(図
では省略されている。)等を含み、インターラブドリク
エスト端子(以下、IRQ端子と略称する。)より方向
検出手段5の出力を読み込むとともに、方向検出手段5
を初期状態のLレベルに戻すリセット信号R3Tを出力
する制御手段である。), 6 includes a printing means (omitted in the figure), a communication means with the host computer (not shown in the figure), etc., and an interwoven request terminal (hereinafter, IRQ terminal). ), the output of the direction detection means 5 is read, and the output of the direction detection means 5 is read.
This is a control means that outputs a reset signal R3T that returns the signal to the initial state of L level.
以上のように構成された本実施例のプリンターについて
、以下にその動作について第2図のタイミンググーヤー
ドを用いて説明する。The operation of the printer of this embodiment configured as described above will be explained below using the timing diagram of FIG. 2.
従来例と同様、時点イから時点つまでスイッチ1が押さ
れ、比較手段3の出力が時点つから時点オまでON状態
となっている。As in the conventional example, the switch 1 is pressed from time 1 to time 3, and the output of the comparison means 3 is in the ON state from time 1 to time 0.
時点つで方向検出手段5は比較手段3の出力がOFF状
態からON状態になったことに応答してHレベルを出力
する。At this point, the direction detection means 5 outputs an H level in response to the output of the comparison means 3 changing from the OFF state to the ON state.
時点キで制御手段6は方向検出手段5の出力を読み込み
、スイッチ1が押されたことを判断し、ホストコンピュ
ータとの通信状態を解除する。またこのとき、リセット
信号R8Tを出力するため、方向検出手段5はLレベル
に戻る。At time point K, the control means 6 reads the output of the direction detection means 5, determines that the switch 1 has been pressed, and releases the communication state with the host computer. At this time, the direction detection means 5 returns to the L level in order to output the reset signal R8T.
なお、本実施例では方向検出手段5の出力は、制御手段
6が読み込んで初めてLレベルに戻るため、制御手段6
は一定の時間間隔で方向検出手段6の状態を読み込む必
要がなく、印字の途中の空き時間を利用してスイッチ1
が押されたかどうかを間接的に見ることができる。この
ため印字を中断する必要がなく、印字速度を上げること
ができる。In this embodiment, the output of the direction detection means 5 returns to the L level only after being read by the control means 6.
There is no need to read the state of the direction detecting means 6 at fixed time intervals, and the switch 1 can be read using the idle time during printing.
You can indirectly see whether or not is pressed. Therefore, there is no need to interrupt printing, and printing speed can be increased.
第3図は他の実施例におけるプリンターの回路ブロック
図であり、7はスイッチ(図では省略されている。)に
接続されており、クロック信号CL Kの立ち上がりご
とにスイッチの状、態を読み込み、1つ前に読み込んだ
状態と等しかった場合その状態に対応する信号をを出力
するヂャッター防止回路、8はチャック−防止回路7の
出力がON状態からOFF状態に変化した時、あるいは
OFF状態からON状態に変化した時のいずれかの場合
に1ルベルとなるパルス方向検出回路であり、パルス方
向検出回路の出力が制御回路(図では省略されている。FIG. 3 is a circuit block diagram of a printer in another embodiment, in which 7 is connected to a switch (not shown in the figure), and the state of the switch is read every time the clock signal CLK rises. , a jitter prevention circuit that outputs a signal corresponding to the state when it is equal to the previously read state; 8 is a jitter prevention circuit that outputs a signal corresponding to that state; 8 is a jitter prevention circuit that outputs a signal corresponding to the state read previously; This is a pulse direction detection circuit that becomes 1 level in either case when it changes to the ON state, and the output of the pulse direction detection circuit is output to a control circuit (not shown in the figure).
)への割り込み信号(以下、IRQ信号と略称する。)
となる。9はメモリであり、メモリ9にはパルス方向検
出回路8がどちら向きの変化により動作するかを指定す
る方向指定レジスタ9 a %及びパルス方向検出回路
8の出力を無効化するだめのIRQマスクレジスタ9b
。) interrupt signal (hereinafter abbreviated as IRQ signal)
becomes. Reference numeral 9 denotes a memory, and the memory 9 includes a direction specifying register 9a% for specifying in which direction the pulse direction detecting circuit 8 is activated and an IRQ mask register for disabling the output of the pulse direction detecting circuit 8. 9b
.
及びIRQ信号か記憶されるIRQレジスタ9cが設け
られている。10はIRQ信号の出力を無効化するため
のNANDゲートである。and an IRQ register 9c in which IRQ signals are stored. 10 is a NAND gate for invalidating the output of the IRQ signal.
第4図は本実施例におけるプリンターの実際の回路図で
あり、ヂャッター防止回路7はDフリップフロップ回路
11及び12、NORゲート13及び15及び16、A
NDゲート14より構成されている。またパルス方向検
出回路8は、フリップフロップ回路17、NORゲート
19及び21及び22、N A N Dゲート18及び
20より構成されている。23.24はリード信号CP
REIがHレベルの時入力信号1Nを出力データDBと
して出力するためのトランジスタ、25.26はリード
信号CI’RE2がHレベルの特グヤッター防止回路7
の出力を出力データDBとして出力するだめのトランジ
スタ、27.28はリード信号CPRE3がトrレベル
の時パルス方向検出回路8の出力を出力データDBとし
て出力するためのトランジスタである。また図において
TMI、TM2はタイミング信号、DREは方向指定レ
ジスタ9aからの方向指定信号、RQMはIRQマスク
レジスタからの割り込み信号出力禁止信号、IRQはi
+J御手段の割り込みボート(図では省略されている。FIG. 4 is an actual circuit diagram of the printer in this embodiment, and the jitter prevention circuit 7 includes D flip-flop circuits 11 and 12, NOR gates 13, 15, and
It is composed of an ND gate 14. Further, the pulse direction detection circuit 8 includes a flip-flop circuit 17, NOR gates 19, 21, and 22, and NAND gates 18 and 20. 23.24 is the read signal CP
A transistor for outputting the input signal 1N as output data DB when REI is at H level, 25.26 is a special gutter prevention circuit 7 when read signal CI'RE2 is at H level.
Transistors 27 and 28 are transistors for outputting the output of the pulse direction detection circuit 8 as output data DB when the read signal CPRE3 is at the Tr level. In the figure, TMI and TM2 are timing signals, DRE is a direction designation signal from the direction designation register 9a, RQM is an interrupt signal output prohibition signal from the IRQ mask register, and IRQ is i
+J control means interrupt port (omitted in the figure).
)に入力される割り込み信号、R3TはDフリップフロ
ップ回路11及び12、NORゲート13及び22をリ
セットするためのリセット信号を示している。) and R3T indicate a reset signal for resetting the D flip-flop circuits 11 and 12 and the NOR gates 13 and 22.
以上のように構成された本実施例のプリンターについて
、以下にその動作について説明する。The operation of the printer of this embodiment configured as described above will be described below.
第1の実施例と同様にヂャッター防止回路7はタイミン
グ信号TMIがLレベルから1−ルベルに変わるごとに
、入力信号INの状態を読み込み、2回続けて同じ状態
が読み込まれた時、その状態を出力する。As in the first embodiment, the jitter prevention circuit 7 reads the state of the input signal IN every time the timing signal TMI changes from L level to 1-level, and when the same state is read twice in a row, the Output.
次にパルス方向検出回路8が、タイミング信号TM2に
従い、ヂャッター防止回路7の出力が変化した方向、つ
まりON状恩からOFF状態となったかあるいはOFF
状態からON状態になったかのいずれかの方向を検出し
、トIレベルとなる。この方向は、方向指定レジスタ9
aで指定される。Next, the pulse direction detection circuit 8 detects the direction in which the output of the jitter prevention circuit 7 changes, that is, changes from an ON state to an OFF state, according to the timing signal TM2.
It detects the direction in which it changes from the ON state to the ON state, and becomes the I level. This direction is specified by the direction specification register 9.
Specified by a.
IRQマスクレジスタ9bに割り込み禁止が指定され、
割り込み出力禁止信号RQMがでていなければ、パルス
方向検出回路8の出力は割り込み信号IRQとして制御
回路の割り込みボートに出力される。これと同時にこの
信号の状態がIRQレジスタに記憶される。Interrupt prohibition is specified in IRQ mask register 9b,
If the interrupt output disabling signal RQM is not output, the output of the pulse direction detection circuit 8 is output as the interrupt signal IRQ to the interrupt port of the control circuit. At the same time, the state of this signal is stored in the IRQ register.
このようにして発生した割り込み信号IRQにより制御
回路はホストコンピュータとの通信状態を解除する。The control circuit releases the communication state with the host computer in response to the interrupt signal IRQ generated in this manner.
なお、本実施例はCPREI〜CPRE3のうちの1つ
を指定することにより、入力信号IN。Note that in this embodiment, the input signal IN is inputted by specifying one of CPREI to CPRE3.
ヂャッター防止回路7の出力、割り込み信号のうちの1
つを出力データDBとして制御回路が読み込むことがで
きるため、ホストコンピュータとの通信状態の解除を行
うためのスイッチのように短時間で反復して押される可
能性の少ないスイッグーの読み込みだけでなく、反復操
作されるスイッチの状態の読み込みや、用紙切れを検出
するフォトセンサー等のセンサーの状態の読み込みにも
用いることができる。Output of the jitter prevention circuit 7, one of the interrupt signals
Since the control circuit can read one as the output data DB, it can not only read the switch that is unlikely to be pressed repeatedly in a short period of time, such as a switch to cancel the communication state with the host computer. It can also be used to read the status of switches that are repeatedly operated and the status of sensors such as photosensors that detect when paper runs out.
発明の効果
本発明は、読み込み手段で読み込んだ信号を1つ前に読
み込んだ信号と比較し2つの入力信号が違う状態であっ
た場合1つ前に出力した信号と同じ信号を出力し、2つ
の入力信号が同じ状態であった場合入力信号の状態に対
応する信号を出力する比較手段と、比較手段の出力が第
1の状、態から第2の状態へ変化した場合及び第2の状
態から第1の状態へ変化した場合のいずれか1方の場合
にのみ応答して出力信号の状態を変化さ七て出力し続け
る方向検出手段を備えたものであり、比較手段の出力が
ご(短い間しか特定の状態を保持しな(でも、比較手段
の状態が変化したこと自体が検出手段により検出され出
力され続けるため、iif御回路が短い時間間隔で比較
手段の出力を読み込む必要がな(、検出手段の出力を任
意に時間に読み込めば信号が変化したことがわかるため
、読み込みのために動作が中断されることがな(、機器
の速度を上昇することができる。さらに読み込みのため
の制御の優先度を下げることができるため、全体として
の制御の構造を簡略化することができる。Effects of the Invention The present invention compares the signal read by the reading means with the previous signal read, and if the two input signals are in different states, outputs the same signal as the previous signal, and a comparison means that outputs a signal corresponding to the state of the input signal when the two input signals are in the same state; and a comparison means that outputs a signal corresponding to the state of the input signal when the two input signals are in the same state; The device is equipped with a direction detecting means that responds only to one of the cases where the state of the output signal changes from the first state to the first state, and continues to output the state of the output signal. The IIF control circuit does not need to read the output of the comparison means at short time intervals because the change in the state of the comparison means itself is detected by the detection means and continues to be output. (If you read the output of the detection means at an arbitrary time, you will know that the signal has changed, so the operation will not be interrupted for reading (), the speed of the device can be increased. Since the priority of control can be lowered, the overall control structure can be simplified.
第1図は本発明の一実施例におけるプリンターの回路ブ
ロック図、第2図は同タイミングチャート、第3図は他
の実施例におけるプリンターの回路ブロック図、第4図
は同実際の回路図、第5図は従来のプリンターの回路ブ
ロック図、第6図は同タイミングチャートである。
1・・・スイッチ、 2・・・読み込み手段、3・・
・比較手段、 5・・・方向検出手段、6・・・制御
手段、 7・・・チャック−防止回路、8・・・パル
ス方向検出回路、
10・・・NANDゲート
代理人の氏名 弁理士 中尾敏男 ばか1名第2図
cQcz ’3FIG. 1 is a circuit block diagram of a printer in one embodiment of the present invention, FIG. 2 is a timing chart of the same, FIG. 3 is a circuit block diagram of a printer in another embodiment, and FIG. 4 is an actual circuit diagram of the same. FIG. 5 is a circuit block diagram of a conventional printer, and FIG. 6 is a timing chart thereof. 1...Switch, 2...Reading means, 3...
・Comparison means, 5...Direction detection means, 6...Control means, 7...Chuck-prevention circuit, 8...Pulse direction detection circuit, 10...Name of NAND gate agent Patent attorney Nakao Toshio One Idiot Figure 2 cQcz '3
Claims (1)
読み込む読み込み手段と、前記読み込み手段で読み込ん
だ信号を1つ前に読み込んだ信号と比較し2つの入力信
号が違う状態であった場合1つ前に出力した信号と同じ
信号を出力し2つの入力信号が同じ状態であった場合、
入力信号の状態に対応する信号を出力する比較手段と、
前記比較手段の出力が第1の状態から第2の状態へ変化
した場合及び第2の状態から第1の状態へ変化した場合
のいずれか1方の場合にのみ応答して出力信号の状態を
変化させて出力し続ける方向検出手段を備えたことを特
徴とする電子機器。A reading means for reading an input signal that can take two states at regular time intervals, and a signal read by the reading means is compared with a previously read signal, and if the two input signals are in different states, 1 If the same signal as the previous signal is output and the two input signals are in the same state,
comparison means for outputting a signal corresponding to the state of the input signal;
The state of the output signal is changed in response to only one of the cases where the output of the comparison means changes from the first state to the second state or from the second state to the first state. An electronic device characterized by having a direction detection means that continuously changes and outputs the output.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP61282400A JPS63133223A (en) | 1986-11-26 | 1986-11-26 | Electronic equipment |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP61282400A JPS63133223A (en) | 1986-11-26 | 1986-11-26 | Electronic equipment |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS63133223A true JPS63133223A (en) | 1988-06-06 |
Family
ID=17651916
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP61282400A Pending JPS63133223A (en) | 1986-11-26 | 1986-11-26 | Electronic equipment |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS63133223A (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2017038174A1 (en) * | 2015-09-03 | 2017-03-09 | ソニー株式会社 | Power management intergrated circuit, electronic device, and method for controlling power management intergrated circuit |
-
1986
- 1986-11-26 JP JP61282400A patent/JPS63133223A/en active Pending
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2017038174A1 (en) * | 2015-09-03 | 2017-03-09 | ソニー株式会社 | Power management intergrated circuit, electronic device, and method for controlling power management intergrated circuit |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100323813B1 (en) | System wake-up based on joystick movement | |
US4271466A (en) | Direct memory access control system with byte/word control of data bus | |
KR940011670B1 (en) | Interrupt controller | |
US5486824A (en) | Data processor with a hardware keyscan circuit, hardware keyscan circuit, and method therefor | |
JPS63133223A (en) | Electronic equipment | |
JP3093374B2 (en) | Interrupt controller | |
KR20040052443A (en) | Interrupt controller for a microprocessor | |
JP3078194B2 (en) | Key scan circuit | |
JP2853386B2 (en) | Selective call receiver | |
JP2570170Y2 (en) | Information processing device | |
JP2000293482A (en) | Computer system and display control method therefor | |
JPH0580913A (en) | Keyboard device | |
JPH0445066Y2 (en) | ||
SU1642472A1 (en) | Device for checking the sequence of operatorъs actions | |
JPH01205312A (en) | Bus conversion device | |
SU1677862A1 (en) | Sensor switch | |
JPS59171237A (en) | Data transfer system | |
SU1174926A1 (en) | Multilevel interruption device | |
SU1112365A1 (en) | Device for forming interruption signal | |
SU1081799A1 (en) | Sensory keyboard | |
JPH0744399A (en) | Interruption control circuit | |
JPH03119449A (en) | Calculating device | |
JPH056336A (en) | Method for controlling bus | |
JPS59109934A (en) | Digital inputting circuit | |
JPH01121967A (en) | Microprocessor with built-in prom |