JPS6312973A - Battery voltage detecting circuit - Google Patents

Battery voltage detecting circuit

Info

Publication number
JPS6312973A
JPS6312973A JP61157233A JP15723386A JPS6312973A JP S6312973 A JPS6312973 A JP S6312973A JP 61157233 A JP61157233 A JP 61157233A JP 15723386 A JP15723386 A JP 15723386A JP S6312973 A JPS6312973 A JP S6312973A
Authority
JP
Japan
Prior art keywords
mos transistor
conductivity type
battery
voltage
gate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP61157233A
Other languages
Japanese (ja)
Inventor
Eiichi Matsumura
松村 鋭一
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP61157233A priority Critical patent/JPS6312973A/en
Publication of JPS6312973A publication Critical patent/JPS6312973A/en
Pending legal-status Critical Current

Links

Landscapes

  • Tests Of Electric Status Of Batteries (AREA)

Abstract

PURPOSE:To detect with high accuracy whether a voltage of a battery is higher or lower than the set point decided by size ratio and resistance ratio of a MOSFET by generating the reference voltage decided by the size ratio and the resistance ratio of the MOSFET and composing the circuit comparing the reference voltage with the voltage of the battery by the use of a CMOSFET. CONSTITUTION:When the voltage of battery is high, a dividing voltage between resistances R3 and R4 which is the input to a voltage fluctuation detecting circuit 2 is higher than a comparison voltage V2 generated in a resistance R2 by a constant current outputted from the MOSFET P7, so that the MOSFET P4 of a differential amplifier 11, accordingly the MOSFET N3, N4 are conducting. The MOSFET P5, accordingly the MOSFET N5 are non-conducting too, and output of an inverter 3 consisting of the MOSFET P6, N5 is high level, consequently an output terminal 9 is low level. When the voltage of the battery drops and the dividing voltage between the resistance R3 and R4 is lower than the voltage V2, the FET P5 is conducting and FET P4, N3, N4 are non-conducting. Thus the output of the inverter 3 is low level, but the terminal 9 is high level, the voltage drop of the battery is thereby detected.

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は時計、体温計等のl?tt池電圧検電圧検出回
路る。
[Detailed Description of the Invention] [Field of Industrial Application] The present invention is applicable to watches, thermometers, etc. TT battery voltage detection voltage detection circuit.

(従来の技術〕 第3図はこの種の電池電圧検出回路の従来例の回路図で
ある。
(Prior Art) FIG. 3 is a circuit diagram of a conventional example of this type of battery voltage detection circuit.

PチャネルMOSトランジスタPlflのソースは電池
4の正極端f5に接続され、NチャネルMOSトランジ
スタ NIBのソースは電池4の負極端Y−6に接続さ
れ、ゲートおよびドレインはそれぞれMOSトランジス
タI’18のゲートおよびドレインに接続されて、MO
Sトランジスタ PIOと NIRによってインバータ
30が構成されている。インバータ30の入力はタイミ
ングパルス入力端子16と接続され、インバータ30の
出力は抵抗R9を介して電池4の負極端子6に接続され
ている。PチャネルMO3I−ランジスタP8とNチャ
ネルMOSトランジスタN8のソースはそれぞれ電池4
の正極端子5および負極端子6に接続され、ゲートおよ
びドレインはそれぞれ相互に接続されて、MOSトラン
ジスタP8とN8によってインバータ13が構成されて
いる。インバータ13の入力はインバータ30の出力に
、インバータ13の出力は出力端:F9にそわぞわ接続
されている。
The source of the P-channel MOS transistor Plfl is connected to the positive terminal f5 of the battery 4, the source of the N-channel MOS transistor NIB is connected to the negative terminal Y-6 of the battery 4, and its gate and drain are connected to the gate of the MOS transistor I'18. and connected to the drain, MO
An inverter 30 is configured by the S transistors PIO and NIR. The input of the inverter 30 is connected to the timing pulse input terminal 16, and the output of the inverter 30 is connected to the negative terminal 6 of the battery 4 via a resistor R9. The sources of P-channel MO3I-transistor P8 and N-channel MOS transistor N8 are connected to battery 4, respectively.
MOS transistors P8 and N8 constitute an inverter 13, whose gates and drains are connected to each other. The input of the inverter 13 is connected to the output of the inverter 30, and the output of the inverter 13 is connected to the output terminal: F9.

タイミングパルス入力端子16に電池4の負極電位にほ
ぼ等しい負のパルスが入るとPチャネルMOSトランジ
スタpHl+か導通し抵抗R9とPチャネルMOSトラ
ンジスタP18の分圧電圧がPチャネルトランジスタP
8とNチャネルトランジスタN8で構成されているイン
バータ13の入力に加えられる。インバータ13のスレ
ッショルド?[圧は電池電圧の約%に設定されている。
When a negative pulse approximately equal to the negative electrode potential of the battery 4 is applied to the timing pulse input terminal 16, the P channel MOS transistor pHl+ becomes conductive, and the divided voltage of the resistor R9 and the P channel MOS transistor P18 changes to the P channel transistor P.
8 and an N-channel transistor N8. Inverter 13 threshold? [The voltage is set to approximately % of the battery voltage.]

PチャネルトランジスタP18のオン抵抗は電池電圧に
応じて変化し電池電圧が高い時はPチャネルトランジス
タPl[]のオン抵抗は小さく、電池電圧が低くなって
PチャネルトランジスタP18への印加電圧が下るとオ
ン抵抗は大きくなる。したがって、抵抗R9を適切に設
定すれば電池電圧が下り所定の電圧になるとPチャネル
トランジスタP18と抵抗R9の分圧電圧が電池電圧の
坏になりインバータ13が反転するようにできる。この
ように、この電池電圧検出回路は、Pチャネルトランジ
スタP18のオン抵抗の電圧依存性を利用して電池4の
電圧を検出するようになっている。
The on-resistance of the P-channel transistor P18 changes depending on the battery voltage. When the battery voltage is high, the on-resistance of the P-channel transistor P1[] is small, and when the battery voltage becomes low and the voltage applied to the P-channel transistor P18 decreases. On-resistance increases. Therefore, by appropriately setting the resistor R9, when the battery voltage drops to a predetermined voltage, the divided voltage of the P-channel transistor P18 and the resistor R9 becomes the same as the battery voltage, so that the inverter 13 is inverted. In this way, this battery voltage detection circuit detects the voltage of the battery 4 using the voltage dependence of the on-resistance of the P-channel transistor P18.

〔発明か解決しようとする問題点〕[The problem that the invention attempts to solve]

L述した従来の電池t「圧検出回路は、Pチャネルトラ
ンジスタPI)lのオン抵抗の製造バラツキが大きいた
め、でき上かった製品毎にPチャネルトランジスタPI
Bのオン抵抗を測定し抵抗R9の値を設定しなければな
らず、その結果、川に外付部品が増えるだけでなく、測
定時間も増え、コストが高くなるという欠点がある。
The conventional battery pressure detection circuit described above has large manufacturing variations in the on-resistance of the P-channel transistor PI.
It is necessary to measure the on-resistance of B and set the value of the resistor R9, which not only increases the number of external components but also increases measurement time and costs.

〔問題点を解決するための丁段〕[Dingdan for solving problems]

本発明の電池電圧検出回路は、ソースが第1の抵抗を介
して電池の第1の電極に接続されている第1の導1“E
型の第1のMOSトランジスタと、ソースが電池の第2
の電極に接続されゲートとドレインが接続されてその接
続点が第1の導電型の第1のMOSトランジスタのドレ
インに接続されている第2の導電型の第1のMOSトラ
ンジスタと、ソースが電池の第2の電極に接続されゲー
トが第2の導電型の第1のMOSトランジスタのゲート
に接続されている第2の導電型の第2のMOSト22ン
ジスタと、ドレインとゲートが接続され、その接続点か
第2の導電型の第2のMOSトランジスタのドレインお
よび第1の導電型の第1のMOSトランジスタのゲート
に接続され、ソースが電池の第1の電極に接続されてい
る第1の導電型の第2のMOSトランジスタを有し、第
2の導電型の第1のMOSトランジスタのドレインとゲ
ートの接続点を出力端とする基準電圧発生回路と、 電池電圧を分圧する電池電圧分割回路と、前記分割され
た電池電圧が比較される電圧を発生する比較電圧発生回
路と、ソースが電池の′!jIJ2の電極に接続されゲ
ートが前記基準電圧発生回路の出力に接続されている第
2の導電型の第3のMOSトランジスタと第2の導電型
の第3のMOSトランジスタのドレインとそれぞれのソ
ースとが接続されている第2の導電型の第4.第5のM
OSトランジスタを有し、電池電圧分割回路の出力と比
較電圧発生回路の出力を入力とする差動増幅回路と、ゲ
ートとドレインが接続されてその接続点が第2の4電型
の第4のMOSトランジスタのドレインに接続されソー
スか電池の第1の電極に接続されている第1の導電型の
第3のMo5)ランジスタと、ゲートが第1の導電型の
第3のMOSトランジスタのゲートに接続されドレイン
が第2の導電型の第5のMOSトランジスタのドレイン
と接続されソースが電池の第1の電極に接続されている
第1の導電型の第4のMOSトランジスタを有するカレ
ントミラー回路と、ソースが?「池の第2の電極と接続
されゲートか基準電圧発生回路の出力と接続されている
第2の導電型の第6のMOSトランジスタとソースか電
池の第1の電極と接続されゲートか前記差動増幅回路の
出力と接続されドレインが第2の導電型の第6のMOS
トランジスタのドレインと接続されている第1の導電型
の第5のMOSトランジスタを有するインバータ回路を
備えている電圧変動検出回路を有する。
The battery voltage detection circuit of the present invention comprises a first conductor 1"E" whose source is connected to a first electrode of the battery via a first resistor.
a first MOS transistor whose source is a battery, and a second MOS transistor whose source is a battery.
a first MOS transistor of a second conductivity type, whose gate and drain are connected to the electrode of the second conductivity type, whose connection point is connected to the drain of the first MOS transistor of the first conductivity type, and whose source is connected to the battery. a second MOS transistor of a second conductivity type whose drain and gate are connected to the second electrode of the second conductivity type and whose gate is connected to the gate of the first MOS transistor of the second conductivity type; A first MOS transistor whose connection point is connected to the drain of the second MOS transistor of the second conductivity type and the gate of the first MOS transistor of the first conductivity type, and whose source is connected to the first electrode of the battery. a reference voltage generation circuit having a second MOS transistor of a conductivity type, the output terminal being a connection point between the drain and gate of the first MOS transistor of the second conductivity type; and a battery voltage divider for dividing the battery voltage. circuit, a comparison voltage generation circuit that generates a voltage with which the divided battery voltages are compared; a third MOS transistor of a second conductivity type connected to the electrode of jIJ2 and whose gate is connected to the output of the reference voltage generation circuit; and a drain of the third MOS transistor of the second conductivity type and their respective sources; of the second conductivity type to which the fourth. 5th M
A differential amplifier circuit which has an OS transistor and receives the output of the battery voltage dividing circuit and the output of the comparison voltage generation circuit as input, and a fourth differential amplifier circuit whose gate and drain are connected and whose connection point is a second quaternary voltage type. a third Mo5) transistor of the first conductivity type connected to the drain of the MOS transistor and connected to the source or the first electrode of the battery, and a gate of the third Mo5) transistor of the first conductivity type; a current mirror circuit including a fourth MOS transistor of a first conductivity type, the drain of which is connected to the drain of a fifth MOS transistor of the second conductivity type, and the source of which is connected to the first electrode of the battery; , the sauce? a sixth MOS transistor of a second conductivity type, whose gate is connected to the second electrode of the battery, and whose source is connected to the first electrode of the battery, whose gate is connected to the output of the reference voltage generation circuit; a sixth MOS connected to the output of the dynamic amplifier circuit and having a drain of the second conductivity type;
The voltage fluctuation detection circuit includes an inverter circuit having a fifth MOS transistor of the first conductivity type connected to the drain of the transistor.

いま、第1の導′雀型の第1.第2のMOSトランジス
タのドレイン電流をそれぞれIl+’2とすると +I = Ioo flat  exp(Vc/(nu
t))exp(−VR/IT  )・・・・・・・・・
(1) +7 = Ioo l1a2exp I’Jc/ (n
u t))    ・= ・= −(2)ここで、先は
それぞれのMOSトランジスタのゲートサブストレート
間電圧、VRは第1の抵抗R1の両端の電圧、nはスロ
ープファクタ、■7はkT/q、−1および−2はそれ
ぞれ第1の導電型の第1、第2のMOSトランジスタの
実効的W/L(W、Lはそれぞれチャネル幅、チャネル
長)、tooは比例定数(MOSトランジスタの同一プ
ロセスに対して等しい値を示す電流値)である。
Now, the 1st guide of the 1st lead sparrow type. Letting the drain current of the second MOS transistor be Il+'2, +I = Ioo flat exp(Vc/(nu
t))exp(-VR/IT)・・・・・・・・・
(1) +7 = Ioo l1a2exp I'Jc/ (n
u t)) ・= ・= −(2) Here, the first is the gate-to-substrate voltage of each MOS transistor, VR is the voltage across the first resistor R1, n is the slope factor, and ■7 is kT/ q, -1 and -2 are the effective W/L of the first and second MOS transistors of the first conductivity type (W and L are the channel width and channel length, respectively), and too is the proportionality constant (of the MOS transistor). (current values showing the same value for the same process).

一方、第2の導電型の第1.第2のMOSトランジスタ
のドレイン電流はそれぞれI、、+2に等しく、かつ、
これらのMOSトランジスタのゲート・ソース間電圧は
等しいからそれぞれのMOSトランジスタの実効的W/
Lをmμmおよびmβ2とすると、 1+/IIm+  = 12/+11112     
 −・=−(3)式(+)、 (2)、 (3)から Vu=lbJZn(k+  42 /  (Ila21
11m+))VR=   0丁  nn1a41  m
s2 /   (Ioo21h+))・・・・・・・・
・(4) か成’rLシ、電圧VRはMOSトランジスタのサイズ
比だけで定まる定数となる。以下、電圧VRを基準電圧
として電圧比較の基準にする。11はVR/ R4に笠
しいからI、、12はMOSトランジスタのサイズ比と
回路の抵抗で定まる定電流となる。
On the other hand, the first conductivity type of the second conductivity type. The drain currents of the second MOS transistors are respectively equal to I, , +2, and
Since the gate-source voltages of these MOS transistors are equal, the effective W/ of each MOS transistor is
If L is mμm and mβ2, 1+/IIm+ = 12/+11112
−・=−(3) From equations (+), (2), (3), Vu=lbJZn(k+ 42 / (Ila21
11m+))VR=0 nn1a41 m
s2 / (Ioo21h+))・・・・・・・・・
・(4) The voltage VR is a constant determined only by the size ratio of the MOS transistors. Hereinafter, the voltage VR will be used as a reference voltage for voltage comparison. 11 is I because it is strong in VR/R4, and 12 is a constant current determined by the size ratio of the MOS transistor and the resistance of the circuit.

いま、第2の導電型の第に番目のMOSトランジスタを
R8とし、MOSトランジスタ Pつのソースは電池の
第2の電極に接続され、ゲートはJ、(準電圧発生回路
の出力と接続され、ドレインは負荷2を介して電池の第
1の電極に接続されているとき、′fJ2のIA導電型
第1のMOSトランジスタ1ン、と第2の導電型の第に
のMOSトランジスタPイとはカレントミラー回路を構
成し、MOSトランジスタPつの飽和ドレイン電流1つ
はm#に Iに=□11 +nH。
Now, let R8 be the second MOS transistor of the second conductivity type, the sources of the MOS transistor P are connected to the second electrode of the battery, the gate is connected to the output of the quasi-voltage generating circuit, and the drain is connected to the second electrode of the battery. is connected to the first electrode of the battery through the load 2, the first MOS transistor 1 of the IA conductivity type and the second MOS transistor P of the second conductivity type of 'fJ2 are current. A mirror circuit is constructed, and the saturated drain current of two MOS transistors P is m# and I =□11 +nH.

である。ここで5m#、は第2の導電型の第にのMOS
トランジスタ(以下、α、βはそれぞれ第1、第2の導
電型を示すものとする)の実効的W/Lである。式(4
)1式(5)から明らかなように飽和ドレイン電流1つ
はトランジスタのサイズ比と抵抗のみに依存する定数で
ある。
It is. Here, 5m# is the second MOS of the second conductivity type.
This is the effective W/L of a transistor (hereinafter, α and β represent the first and second conductivity types, respectively). Formula (4
)1 As is clear from equation (5), the saturated drain current is a constant that depends only on the size ratio and resistance of the transistor.

特許請求の範囲第2項に記載されている本発明の実施態
様は次のように説明される。
The embodiment of the invention as set forth in claim 2 will be explained as follows.

第2の導電型の第7のMO3I−ランジスタの飽和ドレ
イン電流17が第2の抵抗R2に負荷されたとき、抵抗
R2の両端の電圧は式(5)からである。したがって、
電池の起電力をEとし、電池電圧分割回路の出力をxE
(xは分圧比)とするとき、差動増幅回路の出力は、2
つの入力が等しくなる電池電圧 を閾値として、電池電圧の変化に応して急激に変化する
。したかってEzhはトランジスタのサイズ比、に抗比
で定まる定数である。
When the saturated drain current 17 of the seventh MO3I-transistor of the second conductivity type is loaded on the second resistor R2, the voltage across the resistor R2 is from equation (5). therefore,
Let the electromotive force of the battery be E, and the output of the battery voltage divider circuit be xE
(x is the voltage division ratio), the output of the differential amplifier circuit is 2
The threshold value is the battery voltage at which the two inputs are equal, and changes rapidly in response to changes in battery voltage. Therefore, Ezh is a constant determined by the size ratio of the transistor and the resistance ratio.

次に、特許請求の範囲第3項に記載されている本発明の
実施態様について説明する。
Next, an embodiment of the present invention as set forth in claim 3 will be described.

本実施態様においては、第2の導電型の第6のMOSト
ランジスタP6のゲートに印加されている基準電圧発生
回路の出力に対応する該トランジスタの飽和ドレイン電
流11)i、を基準として、第1の導電型の第5のMO
SトランジスタN、の飽和ドレイン電流INSが比較さ
れる。
In the present embodiment, the first The fifth MO of conductivity type
The saturated drain currents INS of the S transistors N are compared.

いま、第5の抵抗をR5とすると、差動増幅回路は、電
池電圧分割回路の出力xEを入力して、抵抗R1の両端
の電圧がxEに等しくなるように、第1の導電型の第6
のMOSトランジスタN、を介して負帰還動作をする。
Now, assuming that the fifth resistor is R5, the differential amplifier circuit inputs the output xE of the battery voltage divider circuit and sets the fifth resistor of the first conductivity type so that the voltage across the resistor R1 is equal to xE. 6
A negative feedback operation is performed through the MOS transistor N.

したがって、抵抗R5を流れる電流、すなわちMOSト
ランジスタNものドレイン電流は IN 6 = X [/ R5・” ”” ”” (8
)である。一方、MO5!−ランジスタN6と第1の導
電型の第5のMO5I−ランジスタN、とはゲ−ト・ソ
ース間電圧が等しいからMOSl−ランジスタN5の飽
和ドレイン電流は である。したがって、インバータ回路の出力は、Is、
=lI)6       ・・・・・・・・・(10)
によって定まる電池電圧Ethを閾値として、電池電圧
の変動に応じて変化する。+llbは式(5)によって
与えられる。したがって となり、MOSトランジスタの抵抗比、サイズ比のみに
よって定まる定数となる。
Therefore, the current flowing through the resistor R5, that is, the drain current of N MOS transistors is IN 6 =
). On the other hand, MO5! - The transistor N6 and the fifth MO5I transistor N of the first conductivity type have the same gate-source voltage, so the saturated drain current of the MOSI transistor N5 is. Therefore, the output of the inverter circuit is Is,
=lI)6 ・・・・・・・・・(10)
The battery voltage Eth determined by is set as a threshold value, and changes in accordance with fluctuations in the battery voltage. +llb is given by equation (5). Therefore, it becomes a constant determined only by the resistance ratio and size ratio of the MOS transistor.

このように、電池のチェック電圧(電池電圧がその電圧
以−ヒであるか以下であるかをチェックする電圧)がト
ランジスタのサイズ比および抵抗比で定まるようにする
ことにより、電池電圧を高精度でチェックすることかで
き、かつ回路の大部分をCMOSトランジスタで構成す
ることにより消費電力か少<LSI中に内蔵することが
できる電池電圧検出回路を提供することがてきる。
In this way, by making the battery check voltage (the voltage that checks whether the battery voltage is higher or lower than that voltage) determined by the transistor size ratio and resistance ratio, the battery voltage can be controlled with high accuracy. It is possible to provide a battery voltage detection circuit which can be checked by the battery voltage and which can be built into an LSI with low power consumption by configuring most of the circuit with CMOS transistors.

〔実施例〕〔Example〕

次に、本発明の実/iに例について図面を多照して説明
する。
Next, practical examples of the present invention will be explained with reference to the drawings.

第i <1は本発明の電池電圧検出回路の第1の実施例
の回路図である。
i<1 is a circuit diagram of a first embodiment of the battery voltage detection circuit of the present invention.

Nチャネルの第1のMOSトランジスタN、のソースは
抵抗R1を介して低電位端8に接続されている。Pチャ
ネルの第1のMOSトランジスタP1のソースは高電位
端7に接続され、ゲートとドレインは接続されてその接
続点はNチャネルの第1のMOSトランジスタN1のド
レインに接続されている。Pチャネルの第2のMOS)
ランジスタ P2のソースは高電位端7に接続され、ゲ
ートはMOSトランジスタ PIのドレインに接続され
ている。Nチャネルの第2のMOSl−ランジスタN2
のソースは低電位端8に接続され、そのドレインとソー
スは接続されて、その接続点は、MOSトランジスタ 
P2のドレインに接続され、かつMOSトランジスタN
、のゲートに接続されている。MOSトランジスタNl
+ PIn P2+ N2でつくられているループは基
準電圧発生回路1を構成し、その出力端10はMOSト
ランジスタN、の出力端(ドレイン)である。
The source of the first N-channel MOS transistor N is connected to the low potential end 8 via a resistor R1. The source of the first P-channel MOS transistor P1 is connected to the high potential end 7, the gate and drain are connected, and the connection point thereof is connected to the drain of the first N-channel MOS transistor N1. P-channel second MOS)
The source of the transistor P2 is connected to the high potential end 7, and the gate is connected to the drain of the MOS transistor PI. N-channel second MOSl-transistor N2
The source of is connected to the low potential terminal 8, its drain and source are connected, and the connection point is the MOS transistor
connected to the drain of P2, and the MOS transistor N
, connected to the gate. MOS transistor Nl
A loop formed by +PINP2+N2 constitutes a reference voltage generation circuit 1, and its output terminal 10 is the output terminal (drain) of a MOS transistor N.

Pチャネルの第3のMOSトランジスタP3のソースは
高電位端7に接続され、ゲートは基準電圧発生回路1の
出力端lOに接続されている。Pチャネルの第4.第5
のMOSトランジスタP4+P5のソースは相互に接続
され、その接続点はPチャネルの第3のMOSトランジ
スタP3のドレインに接続されている。その結果、MO
Sトランジスタp4. p5によって差動増幅回路I+
が構成され、そのソース回路は、第3のMOSトランジ
スタP3によって定電流回路が構成されている。Nチャ
ネルの第3のMOSトランジスタN3のソースは低電位
端8に接続され、ゲートとドレインは接続されて、その
接続点はMOSトランジスタP4のドレインに接続され
ている。また、Nチャネルの第4のMOSトランジスタ
 N4のゲートはMOSl−ランジスタN3のゲートと
接続され、ドレインはMOSトランジスタP5のドレイ
ンと接続されて、MOSトランジスタN3+ N4によ
ってカレントミラー回路12か構成されている。Pチャ
ネルの第7のMOSトランジスタ Plのソースは高電
位端7に接続され、ゲートは基準電圧発生回路1の出力
端lOに接続されている。第2の抵抗R2の一端は低電
位端8に接続され、他端はMOSトランジスタ Plの
ドレインに接続されている。その結果、MOSトランジ
スタP、と抵抗R7によってMOSl−ランシスタP7
と抵抗R2の接続点を出力端とする比較電圧発生回路1
3が構成されている。第3.Trj4の抵抗RA、R,
の一端はそれぞれ高電位端7.低電位端8に接続され、
他端は相互に接続されて、抵抗RM、R4によって抵抗
R,,,R4の接続点を出力端とする電池電圧分割回路
14が構成されている。比較電圧発生回路13および電
池電圧分割回路14の出力端はそれぞれMOSトランジ
スタp4. p、のゲートに接続されている。
The source of the third P-channel MOS transistor P3 is connected to the high potential terminal 7, and the gate is connected to the output terminal IO of the reference voltage generating circuit 1. P channel 4th. Fifth
The sources of the MOS transistors P4+P5 are connected to each other, and the connection point thereof is connected to the drain of the third P-channel MOS transistor P3. As a result, M.O.
S transistor p4. Differential amplifier circuit I+ by p5
The source circuit thereof is a constant current circuit formed by the third MOS transistor P3. The source of the third N-channel MOS transistor N3 is connected to the low potential end 8, the gate and drain are connected, and the connection point thereof is connected to the drain of the MOS transistor P4. Further, the gate of the fourth N-channel MOS transistor N4 is connected to the gate of the MOS transistor N3, and the drain thereof is connected to the drain of the MOS transistor P5, so that a current mirror circuit 12 is configured by the MOS transistors N3+N4. . The source of the P-channel seventh MOS transistor Pl is connected to the high potential terminal 7, and the gate is connected to the output terminal IO of the reference voltage generating circuit 1. One end of the second resistor R2 is connected to the low potential end 8, and the other end is connected to the drain of the MOS transistor Pl. As a result, MOS transistor P and resistor R7 cause MOS1-transistor P7 to
Comparison voltage generation circuit 1 whose output terminal is the connection point between R2 and resistor R2.
3 are made up. Third. Resistance RA of Trj4, R,
One end of each is a high potential end 7. connected to the low potential end 8;
The other ends are connected to each other, and the resistors RM and R4 constitute a battery voltage dividing circuit 14 whose output terminal is the connection point of the resistors R, . . . R4. The output terminals of the comparison voltage generation circuit 13 and the battery voltage division circuit 14 are each connected to a MOS transistor p4. p, is connected to the gate of p.

Pチャネルの第6のMOSトランジスタP6のソースは
高電位端7に、ゲートは基準電圧発生回路1の出力端l
Oに接続され、Nチャネルの第5のMOSトランジスタ
 N5のソースは低電位端8に、ゲートはMOSトラン
ジスタ P、のドレインに、ドレインはMOSトランジ
スタ R6のドレインに接続されて、MOSトランジス
タ l’61 ”lによって第1のインバータ3か構成
されている。
The source of the sixth P-channel MOS transistor P6 is connected to the high potential terminal 7, and the gate is connected to the output terminal l of the reference voltage generation circuit 1.
The source of the N-channel fifth MOS transistor N5 is connected to the low potential terminal 8, the gate is connected to the drain of the MOS transistor P, the drain is connected to the drain of the MOS transistor R6, and the MOS transistor l'61 is connected to the drain of the MOS transistor R6. ``l constitutes the first inverter 3.

電圧変動検出回路2は、入力回路として比較電圧発生回
路13と電池電圧分割回路14とを有し、負荷回路にカ
レントミラー回路12を有する差動増幅回路11と、差
動増幅回路I+の出力を入力とする第1のインバータ3
によって構成されている。
The voltage fluctuation detection circuit 2 has a comparison voltage generation circuit 13 and a battery voltage division circuit 14 as input circuits, a differential amplifier circuit 11 having a current mirror circuit 12 as a load circuit, and the output of the differential amplifier circuit I+. First inverter 3 as input
It is made up of.

Pチャネルの第8のMOSl−ランジスタP8とNチャ
ネルの第8のMOSトランジスタN8によって第1のイ
ンバータ3の出力を入力とする第2のインバータ15か
構成され、出力端子9を介して信号が出力されている。
A second inverter 15 that receives the output of the first inverter 3 is configured by the P-channel eighth MOS transistor P8 and the N-channel eighth MOS transistor N8, and outputs a signal via the output terminal 9. has been done.

Nチャネルの第7のMOSトランジスタN7のドレイン
は低電位端8に、ソースは電池負極端子6を介して電池
4の負極にそれぞれ接続され、ゲートはタイミングパル
ス入力端子16に接続されてタイミングパルスかハイレ
ベルのとき、低qL (、IZ端8と電池の負極とか接
続され、ローレベルのとき切断される。高電位端7は電
池止端極子5を介して電池4の正極と接続されている。
The drain of the seventh N-channel MOS transistor N7 is connected to the low potential terminal 8, the source is connected to the negative electrode of the battery 4 via the battery negative terminal 6, and the gate is connected to the timing pulse input terminal 16 to receive the timing pulse. When it is at a high level, the IZ terminal 8 is connected to the negative electrode of the battery, and when it is at a low level, it is disconnected. .

また、使用されているすべてのPチャネルMOSトラン
ジスタのサブストレートゲートは高電位端7に接続され
、使用されているNチャネルMOSトランジスタのうち
、MOSトランジスタN7を除いて他のすべてのNチャ
ネルMOSトランジスタのサブストレートゲートは低電
位端8に接続され、MOSトランジスタ N7のサブス
トレートゲートは電池4の負極に接続されている。
Further, the substrate gates of all the P-channel MOS transistors used are connected to the high potential terminal 7, and the substrate gates of all the N-channel MOS transistors used, except for MOS transistor N7, are connected to the high potential terminal 7. The substrate gate of the MOS transistor N7 is connected to the low potential terminal 8, and the substrate gate of the MOS transistor N7 is connected to the negative electrode of the battery 4.

次に、本実施例の動作について説明する。Next, the operation of this embodiment will be explained.

電池電圧を測定するときタイミングパルス入力端子16
に正のパルスか入力される。その結果、MOSトランジ
スタN7が導通し基準電圧発生回路1、電圧変動検出回
路2、第2のインバータ15かそれぞれ動作する。
Timing pulse input terminal 16 when measuring battery voltage
A positive pulse is input. As a result, the MOS transistor N7 becomes conductive, and the reference voltage generation circuit 1, voltage fluctuation detection circuit 2, and second inverter 15 each operate.

MOSトランジスタN1のソース・ドレイン電流11が
増加すると式(3)によってMOSトランジスタP2の
ドレイン電流I2が増加し、式(2)かられかるように
ゲートサブストレート電圧Vcが対数的に増加し、MO
Sl−ランジスタ N1のゲートに正帰還される。しか
し、抵抗R,にょってMOSトランジスタ N、のソー
ス′市圧がドレイン7ニ流1寛に比例して(したかって
12に比例して)増加するから、ゲート・ソース電圧&
sが減小し、電流11の増加は補償され、電流1目士一
定に保たれる。
When the source-drain current 11 of the MOS transistor N1 increases, the drain current I2 of the MOS transistor P2 increases according to equation (3), and as seen from equation (2), the gate substrate voltage Vc increases logarithmically, and the MOS transistor
Positive feedback is given to the gate of Sl-transistor N1. However, since the resistor R and the MOS transistor N's source voltage increase in proportion to the drain current (and thus in proportion to 12), the gate-source voltage &
As s decreases, the increase in current 11 is compensated and the current 11 is kept constant.

電池電圧が高いときは、電圧変動検出回路2の入力であ
る抵抗R3とR4の分圧電圧はMOSトランジスタP7
か出力する定電流によって抵抗R2に発生している比較
電圧V2 (式(6))よりも高いので差動増幅回路1
1のMOSトランジスタP、が導通状態で、MOSトラ
ンジスタN3+N4も4通している。また、MOSトラ
ンジスタ P、が非導通で、したがってMOSトランジ
スタ N5も非導通になり、MOSトランジスタ P&
+ N’sによって構成される第1のインバータ3の出
力がハイレベルとなり、その結果出力端子9はローレベ
ルである。
When the battery voltage is high, the divided voltage of resistors R3 and R4, which is the input of the voltage fluctuation detection circuit 2, is applied to the MOS transistor P7.
differential amplifier circuit 1.
One MOS transistor P is conductive, and four MOS transistors N3+N4 are also conductive. In addition, MOS transistor P is non-conductive, so MOS transistor N5 is also non-conductive, and MOS transistor P&
+N's, the output of the first inverter 3 is at a high level, and as a result, the output terminal 9 is at a low level.

電池電圧が下って抵抗R3と島の分圧電圧が比較電圧V
2より下ると、MOSトランジスタP、か導通してMO
Sトランジスタ’4+ N3+ N4は非導通となり第
1のインバータ3の出力はローレベルとなり、出力端子
9はハイレベルとなり電池電圧か下ったことが検知され
る。したがって、出力端子9かハイレベルになる電池の
電圧ETは式(7)にを代入して / (1la2 mβ1))      川・・・・・
・(13)になる。式(13)は電池の検出電圧が抵抗
の比とトランジスタのサイズ比で与えられることを示し
ており、同一チップ内ではそのバラツキは小さいので精
度のよい電池検出回路が実現できる。
As the battery voltage decreases, the divided voltage between resistor R3 and the island becomes the comparison voltage V.
When the voltage drops below 2, MOS transistor P becomes conductive and MOS transistor P becomes conductive.
The S transistor '4+N3+N4 becomes non-conductive, the output of the first inverter 3 becomes a low level, and the output terminal 9 becomes a high level, and it is detected that the battery voltage has dropped. Therefore, the voltage ET of the battery at which the output terminal 9 becomes high level is determined by substituting into equation (7) / (1la2 mβ1)) River...
・It becomes (13). Equation (13) shows that the battery detection voltage is given by the resistance ratio and the transistor size ratio, and since the variation is small within the same chip, a highly accurate battery detection circuit can be realized.

第2図は本発明の電池電圧検出回路の第2の実施例の回
路図である。
FIG. 2 is a circuit diagram of a second embodiment of the battery voltage detection circuit of the present invention.

本実施例の電圧変動検出回路20は、第1図において、
電圧変動検出回路2の差動増幅回路IIの入力回路を変
更し、さらにインバータ15の前段に新たにインバータ
を加えたものである。
The voltage fluctuation detection circuit 20 of this embodiment is shown in FIG.
The input circuit of the differential amplifier circuit II of the voltage fluctuation detection circuit 2 is changed, and a new inverter is added to the front stage of the inverter 15.

電池4の電圧Eは直列抵抗R3,R4によって構成され
ている電池電圧分割回路】4によって分圧され、分圧出
力はPチャネルMOSトランジスタP4のゲートに入力
されている。Nチャネルの第6のMOSトランジスタN
6のソースは低電位端8に接続され、ゲートはMOSト
ランジスタN3のゲートに接続され、ドレインは第5の
抵抗R5を介して高電位端7に接続され、かつ、該ドレ
インと抵抗R5の接続点はPチャネルMO3I−ランジ
スタP、のゲートに接続され、負帰還回路がつくられて
いるとともにMOSトランジスタN6と抵抗R5によっ
て、抵抗R5の両端の電圧を比較電圧とする比較電圧発
生回路23が構成されている。MOSトランジスタN5
のゲート(インバータ3の入力端)はMOSトランジス
タP4のドレインに接続されている。インバータ回路2
5には、第2のインバータ15の前段に、PチャネルM
OSトランジスタP、とNチャネルMO5I−ランシス
タN9によって構成されているCMOSインバータが配
設 。
The voltage E of the battery 4 is divided by a battery voltage dividing circuit 4 constituted by series resistors R3 and R4, and the divided voltage output is input to the gate of a P-channel MOS transistor P4. N-channel sixth MOS transistor N
6 has a source connected to the low potential end 8, a gate connected to the gate of the MOS transistor N3, a drain connected to the high potential end 7 via the fifth resistor R5, and a connection between the drain and the resistor R5. The point is connected to the gate of the P-channel MO3I transistor P, forming a negative feedback circuit, and the MOS transistor N6 and resistor R5 constitute a comparison voltage generation circuit 23 that uses the voltage across the resistor R5 as a comparison voltage. has been done. MOS transistor N5
The gate of (input terminal of inverter 3) is connected to the drain of MOS transistor P4. Inverter circuit 2
5, a P channel M is installed before the second inverter 15.
A CMOS inverter consisting of an OS transistor P and an N-channel MO5I-run transistor N9 is provided.

され、第1のインバータ3の出力は前記114段のCM
OSインバータに入力され、前段のCMOSインバータ
の出力は後段の第2のインバータ15に入力されている
。また第2のインバータ15の入力端と低電位端8との
間にはキャパシタCが接続されている。
The output of the first inverter 3 is the CM of the 114 stages.
It is input to the OS inverter, and the output of the CMOS inverter at the previous stage is input to the second inverter 15 at the rear stage. Further, a capacitor C is connected between the input end of the second inverter 15 and the low potential end 8.

電池4の電圧が変化し、その結果抵抗R3の両端の電圧
が変化すると、差動増幅回路11はMOSトランジスタ
N6を介してMOSトランジスタ P、。
When the voltage of the battery 4 changes and, as a result, the voltage across the resistor R3 changes, the differential amplifier circuit 11 connects the MOS transistor P through the MOS transistor N6.

P5のゲート電圧が等しくなるように負帰逼動作をする
。差動増幅回路11のMOSトランP、請出力は第1の
インバータ3に入力されている。第1のインバータ3の
出力は、閾値電圧をEthとすると、 1: = E thのとき、トランスファー状態、E>
Ethのとき、ローレベル状態、 E < E thのとき、ハイレベル状態になる。Ei
hは式(I 1)から求めることができる。
A negative feedback operation is performed so that the gate voltages of P5 are equalized. The output of the MOS transformer P of the differential amplifier circuit 11 is input to the first inverter 3. If the threshold voltage is Eth, the output of the first inverter 3 is as follows: 1: = E th When th, the transfer state, E>
When Eth, the state is low, and when E<Eth, the state is high. Ei
h can be determined from formula (I 1).

キャパシタCは基準電圧発生回路1および電圧変動検出
回路20の立Fりの過渡特性によって生ずる不要信号を
除くために設けられている。式(11)から明らかなよ
うに、本実施例においても閾値電圧Ethは抵抗比およ
びトランジスタのサイズ比で定まるため精度が向上する
Capacitor C is provided to remove unnecessary signals caused by the rising edge transient characteristics of reference voltage generation circuit 1 and voltage fluctuation detection circuit 20. As is clear from equation (11), in this embodiment as well, the threshold voltage Eth is determined by the resistance ratio and the size ratio of the transistors, so the accuracy is improved.

〔発明の効果〕〔Effect of the invention〕

以上説明したように本発明は、MOSトランジスタのサ
イズ比および抵抗比によって定まる基準電圧を発生し、
該基準電圧と電池電圧を比較する回路をCMOSトラン
ジスタを用いて構成したことにより、従来の回路のよう
に製造工程に基因する特性のバラツキに対処して回路定
数を変えることなく、電池電圧がMOSトランジスタの
サイズ比および抵抗比で定まる設定値以下または以上で
あることを高精度で検知することができ、かつ、LSI
の中に内蔵できるため生産コスト上のメリットが大きい
電池電圧検出回路を提供することかできる。
As explained above, the present invention generates a reference voltage determined by the size ratio and resistance ratio of MOS transistors,
By configuring the circuit that compares the reference voltage and battery voltage using CMOS transistors, the battery voltage can be compared with MOS transistors without changing circuit constants to deal with variations in characteristics caused by the manufacturing process as in conventional circuits. It is possible to detect with high accuracy that the value is below or above the set value determined by the size ratio and resistance ratio of the transistor, and the LSI
It is possible to provide a battery voltage detection circuit which has a great advantage in terms of production cost because it can be built into the battery.

【図面の簡単な説明】[Brief explanation of drawings]

第1図は本発明の′tu池電圧電圧検出回路1の実施例
の回路図、第2図は本発明の電池電圧検出回路の第2の
実施例の回路図、第3図は電池電圧検出回路の従来例の
回路図である。 1・−,1,t、準電圧発生回路、 2.20・・・電圧変動検出回路、 3・・・第1のインバータ、 4・・・電池、 5・・・電池正極端子、 6・・・電池負極端子、 7・・・高電位端、 8・・・低電位端、 9・・・出力端子、 IO・・・基準電圧発生回路出力端、 11・・・差動増幅回路、 12・・・カレントミラー回路、 ml、 23−・・比較電圧発生回路、14・・・電池
′ε圧分割回路、 + 5−・・第2のインバータ、 l6・−・タイミングパルス入力端子、25・・・イン
バータ回路、 N1・ N2・N3・N4・N5・ N6・ N7・N
8.  N。 ・・・Nチャネル間Osトランジスタ、Pl・R2・R
3・R4・R5・P6+ R7・R8・R9・・・Pチ
ャネルMosトランジスタ、RI+ R2+ R3+ 
R4,R5・・・抵抗、C・・・キャパシタ。 特許出願人 日本7「気株式会社 ff13図
Fig. 1 is a circuit diagram of an embodiment of the battery voltage detection circuit 1 of the present invention, Fig. 2 is a circuit diagram of a second embodiment of the battery voltage detection circuit of the present invention, and Fig. 3 is a circuit diagram of a battery voltage detection circuit 1 of the present invention. FIG. 2 is a circuit diagram of a conventional example of a circuit. 1.-, 1, t, quasi-voltage generation circuit, 2.20... voltage fluctuation detection circuit, 3... first inverter, 4... battery, 5... battery positive terminal, 6... -Battery negative terminal, 7...High potential end, 8...Low potential end, 9...Output terminal, IO...Reference voltage generation circuit output terminal, 11...Differential amplifier circuit, 12. ...Current mirror circuit, ml, 23-...Comparison voltage generation circuit, 14...Battery 'ε pressure dividing circuit, +5-...Second inverter, l6...Timing pulse input terminal, 25...・Inverter circuit, N1, N2, N3, N4, N5, N6, N7, N
8. N. ...N-channel Os transistor, Pl/R2/R
3・R4・R5・P6+ R7・R8・R9...P channel Mos transistor, RI+ R2+ R3+
R4, R5...Resistance, C...Capacitor. Patent applicant Japan 7 "Ki Co., Ltd. ff13 figure

Claims (1)

【特許請求の範囲】 1、ソースが第1の抵抗を介して電池の第1の電極に接
続されている第1の導電型の第1のMOSトランジスタ
と、ソースが電池の第2の電極に接続されゲートとドレ
インが接続されてその接続点が第1の導電型の第1のM
OSトランジスタのドレインに接続されている第2の導
電型の第1のMOSトランジスタと、ソースが電池の第
2の電極に接続されゲートが第2の導電型の第1のMO
Sトランジスタのゲートに接続されている第2の導電型
の第2のMOSトランジスタと、ドレインとゲートが接
続されその接続点が第2の導電型の第2のMOSトラン
ジスタのドレインおよび第1の導電型の第1のMOSト
ランジスタのゲートに接続され、ソースが電池の第1の
電極に接続されている第1の導電型の第2のMOSトラ
ンジスタを有し、第2の導電型の第1のMOSトランジ
スタのドレインとゲートの接続点を出力端とする基準電
圧発生回路と、 電池電圧を分圧する電池電圧分割回路と、前記分割され
た電池電圧が比較される電圧を発生する比較電圧発生回
路と、ソースが電池の第2の電極に接続されゲートが前
記基準電圧発生回路の出力に接続されている第2の導電
型の第3のMOSトランジスタと第2の導電型の第3の
MOSトランジスタのドレインとそれぞれのソースとが
接続されている第2の導電型の第4、第5のMOSトラ
ンジスタを有し、電池電圧分割回路の出力と比較電圧発
生回路の出力を入力とする差動増幅回路と、ゲートとド
レインが接続されてその接続点が第2の導電型の第4の
MOSトランジスタのドレインに接続されソースが電池
の第1の電極に接続されている第1の導電型の第3のM
OSトランジスタと、ゲートが第1の導電型の第3のM
OSトランジスタのゲートに接続されドレインが第2の
導電型の第5のMOSトランジスタのドレインと接続さ
れソースが電池の第1の電極に接続されている第1の導
電型の第4のMOSトランジスタを有するカレントミラ
ー回路と、ソースが電池の第2の電極と接続されゲート
が基準電圧発生回路の出力と接続されている第2の導電
型の第6のMOSトランジスタとソースが電池の第1の
電極と接続されゲートが前記差動増幅回路の出力と接続
されドレインが第2の導電型の第6のMOSトランジス
タのドレインと接続されている第1の導電型の第5のM
OSトランジスタを有するインバータ回路を備えている
電圧変動検出回路を有する電池電圧検出回路。 2、前記電圧変動検出回路の比較電圧発生回路が、電池
の第1の電極に一端が接続されている第2の抵抗と、ソ
ースが電池の第2の電極に接続されゲートが前記基準電
圧発生回路の出力に接続されドレインが第2の抵抗の他
端と接続されている第2の導電型の第7のMOSトラン
ジスタを有し、かつ第2の導電型の第7のMOSトラン
ジスタのドレインと第2の抵抗との接続点を出力端とし
ており、 前記電圧変動検出回路の電池電圧分割回路 が、電池の第1、第2の電極の間に直列に接続されてい
る第3、第4の抵抗を有し、該抵抗の接続点を出力端と
しており、 比較電圧発生回路の出力が、第2の導電型の第4のMO
Sトランジスタのゲートに入力され、電池電圧分割回路
の出力が、第2の導電型の第5のMOSトランジスタの
ゲートに入力され、第2の導電型の第5のMOSトラン
ジスタのドレインが第1の導電型の第5のMOSトラン
ジスタのゲートに接続されている特許請求の範囲第1項
記載の電池電圧検出回路。 3、前記電圧変動検出回路の比較電圧発生回路が、電池
の第2の電極に一端が接続されている第5の抵抗と、ソ
ースが電池の第1の電極に接続されドレインが第5の抵
抗の他端と接続され、ゲートが第1の導電型の第3のM
OSトランジスタのゲートと接続されている第1の導電
型の第6のMOSトランジスタを有し、かつ前記第5の
抵抗と第1の導電型の第6のMOSトランジスタのドレ
インの接続点を出力端としており、 前記電圧変動検出回路の電池電圧分割回路 が、電池の第1、第2の電極の間に直列に接続されてい
る第3、第4の抵抗を有し、該抵抗の接続点を出力端と
しており、 比較電圧発生回路の出力が第2の導電型の第5のMOS
トランジスタのゲートに入力され、電圧分割回路の出力
が第2の導電型の第4のMOSトランジスタに入力され
、第1の導電型の第5のMOSトランジスタのゲートは
、第2の導電型の第4のMOSトランジスタのドレイン
と接続されている特許請求の範囲第1項記載の電池電圧
検出回路。
[Claims] 1. A first MOS transistor of a first conductivity type, the source of which is connected to a first electrode of a battery via a first resistor, and the source of which is connected to a second electrode of a battery. a first M, whose gate and drain are connected and whose connection point is of the first conductivity type;
a first MOS transistor of a second conductivity type connected to the drain of the OS transistor; and a first MOS transistor whose source is connected to a second electrode of the battery and whose gate is of the second conductivity type.
a second MOS transistor of a second conductivity type connected to the gate of the S transistor; and a second MOS transistor of the second conductivity type whose drain and gate are connected and whose connection point is the drain of the second conductivity type and the first conductivity type connected to the gate of the S transistor. a second MOS transistor of a first conductivity type connected to the gate of the first MOS transistor of the second conductivity type and whose source is connected to the first electrode of the battery; A reference voltage generation circuit whose output terminal is a connection point between the drain and gate of a MOS transistor, a battery voltage division circuit which divides a battery voltage, and a comparison voltage generation circuit which generates a voltage with which the divided battery voltages are compared. , a third MOS transistor of a second conductivity type, whose source is connected to the second electrode of the battery and whose gate is connected to the output of the reference voltage generation circuit; and a third MOS transistor of the second conductivity type. A differential amplifier circuit having fourth and fifth MOS transistors of a second conductivity type whose drains and respective sources are connected, and whose inputs are the output of the battery voltage dividing circuit and the output of the comparison voltage generation circuit. and a third MOS transistor of the first conductivity type whose gate and drain are connected, whose connection point is connected to the drain of the fourth MOS transistor of the second conductivity type, and whose source is connected to the first electrode of the battery. M of
an OS transistor and a third M whose gate has the first conductivity type;
a fourth MOS transistor of the first conductivity type, which is connected to the gate of the OS transistor, whose drain is connected to the drain of the fifth MOS transistor of the second conductivity type, and whose source is connected to the first electrode of the battery; a sixth MOS transistor of a second conductivity type whose source is connected to the second electrode of the battery and whose gate is connected to the output of the reference voltage generation circuit; and a sixth MOS transistor whose source is connected to the first electrode of the battery. a fifth MOS transistor of the first conductivity type, the gate of which is connected to the output of the differential amplifier circuit, and the drain of which is connected to the drain of the sixth MOS transistor of the second conductivity type;
A battery voltage detection circuit having a voltage fluctuation detection circuit including an inverter circuit having an OS transistor. 2. The comparison voltage generation circuit of the voltage fluctuation detection circuit includes a second resistor whose one end is connected to the first electrode of the battery, and whose source is connected to the second electrode of the battery and whose gate generates the reference voltage. a seventh MOS transistor of a second conductivity type connected to the output of the circuit and having a drain connected to the other end of the second resistor, and a drain of the seventh MOS transistor of the second conductivity type; The connection point with the second resistor is the output terminal, and the battery voltage dividing circuit of the voltage fluctuation detection circuit is connected to the third and fourth electrodes connected in series between the first and second electrodes of the battery. It has a resistor, and the connection point of the resistor is the output terminal, and the output of the comparison voltage generation circuit is connected to the fourth MO of the second conductivity type.
The output of the battery voltage dividing circuit is input to the gate of the S transistor, and the output of the battery voltage dividing circuit is input to the gate of the fifth MOS transistor of the second conductivity type, and the drain of the fifth MOS transistor of the second conductivity type is input to the gate of the fifth MOS transistor of the second conductivity type. The battery voltage detection circuit according to claim 1, wherein the battery voltage detection circuit is connected to the gate of the fifth conductive type MOS transistor. 3. The comparison voltage generation circuit of the voltage fluctuation detection circuit includes a fifth resistor whose one end is connected to the second electrode of the battery, and a fifth resistor whose source is connected to the first electrode of the battery and whose drain is connected to the fifth resistor. a third M whose gate is connected to the other end and whose gate is of the first conductivity type;
A sixth MOS transistor of the first conductivity type is connected to the gate of the OS transistor, and the connection point between the fifth resistor and the drain of the sixth MOS transistor of the first conductivity type is connected to the output terminal. The battery voltage dividing circuit of the voltage fluctuation detection circuit has third and fourth resistors connected in series between the first and second electrodes of the battery, and the connection point of the resistors is The output terminal of the comparison voltage generation circuit is the fifth MOS of the second conductivity type.
The output of the voltage dividing circuit is input to the gate of the transistor, the output of the voltage dividing circuit is input to the fourth MOS transistor of the second conductivity type, and the gate of the fifth MOS transistor of the first conductivity type is input to the gate of the fifth MOS transistor of the second conductivity type. 4. The battery voltage detection circuit according to claim 1, wherein the battery voltage detection circuit is connected to the drain of the MOS transistor No. 4.
JP61157233A 1986-07-03 1986-07-03 Battery voltage detecting circuit Pending JPS6312973A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP61157233A JPS6312973A (en) 1986-07-03 1986-07-03 Battery voltage detecting circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP61157233A JPS6312973A (en) 1986-07-03 1986-07-03 Battery voltage detecting circuit

Publications (1)

Publication Number Publication Date
JPS6312973A true JPS6312973A (en) 1988-01-20

Family

ID=15645146

Family Applications (1)

Application Number Title Priority Date Filing Date
JP61157233A Pending JPS6312973A (en) 1986-07-03 1986-07-03 Battery voltage detecting circuit

Country Status (1)

Country Link
JP (1) JPS6312973A (en)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS56115957A (en) * 1980-02-19 1981-09-11 Nec Corp Power source voltage detection circuit
JPS56155861A (en) * 1980-10-20 1981-12-02 Toshiba Corp Battery checker
JPS5840919A (en) * 1981-09-03 1983-03-10 Nec Corp Voltage comparator
JPS60205264A (en) * 1984-03-30 1985-10-16 Citizen Watch Co Ltd Voltage comparison circuit

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS56115957A (en) * 1980-02-19 1981-09-11 Nec Corp Power source voltage detection circuit
JPS56155861A (en) * 1980-10-20 1981-12-02 Toshiba Corp Battery checker
JPS5840919A (en) * 1981-09-03 1983-03-10 Nec Corp Voltage comparator
JPS60205264A (en) * 1984-03-30 1985-10-16 Citizen Watch Co Ltd Voltage comparison circuit

Similar Documents

Publication Publication Date Title
KR0151232B1 (en) Power on reset circuit
EP0321226B1 (en) Intermediate potential generation circuit for generating a potential intermediate between a power source potential and ground potential
US4511810A (en) Voltage comparator circuit
JP2592234B2 (en) Semiconductor device
GB2258107A (en) Operational amplifiers and response speeds thereof
EP0085697B1 (en) A high speed cmos comparator circuit
US4573020A (en) Fully differential operational amplifier with D.C. common-mode feedback
JPS6096021A (en) Trigger circuit
US5362994A (en) Comparator with controlled hysteresis
US4507572A (en) Voltage sensing circuit
EP0156560B1 (en) Cmos power-on detection circuit
US6549029B1 (en) Circuit and method for measuring capacitance
US4268764A (en) Zero crossover detector
KR0146914B1 (en) Chopper type differential amplifier
US11249504B2 (en) Current generation circuit
JPS6312973A (en) Battery voltage detecting circuit
KR100430973B1 (en) Circuit for comparing two electrical quantities
JP2753144B2 (en) Potential generation circuit
JPS601708B2 (en) sensing circuit
JP2645117B2 (en) Reset circuit for semiconductor integrated circuit
JP2893738B2 (en) Voltage detection circuit
JP3299551B2 (en) Integrated circuit
EP0018767A2 (en) Differential amplifier
EP0499645A1 (en) Differential amplifying circuit of operational amplifier
JP3378507B2 (en) Battery capacity judgment circuit