JPS63128829A - Time slot assignment system - Google Patents

Time slot assignment system

Info

Publication number
JPS63128829A
JPS63128829A JP27595086A JP27595086A JPS63128829A JP S63128829 A JPS63128829 A JP S63128829A JP 27595086 A JP27595086 A JP 27595086A JP 27595086 A JP27595086 A JP 27595086A JP S63128829 A JPS63128829 A JP S63128829A
Authority
JP
Japan
Prior art keywords
time slot
channel
circuit
time
data
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP27595086A
Other languages
Japanese (ja)
Other versions
JP2634806B2 (en
Inventor
Michio Takayama
高山 美知男
Yuji Ishikawa
裕次 石川
Kaoru Yoshida
薫 吉田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP61275950A priority Critical patent/JP2634806B2/en
Publication of JPS63128829A publication Critical patent/JPS63128829A/en
Application granted granted Critical
Publication of JP2634806B2 publication Critical patent/JP2634806B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Time-Division Multiplex Systems (AREA)

Abstract

PURPOSE:To attain the time slot assignment without disabled assignment in the stage of much unused time slot by providing a time slot assignment circuit assigning a prescribed number of unassigned time slots to each channel. CONSTITUTION:Each input data of channels CH1-CHN is fed to a channel circuit 1 respectively. A time slot assignment circuit 3 detects an unassigned time slot in a frame in response to an assignment request signal including a data representing required number of time slots per frame of a channel given just before the communication start of one channel and the unassigned time slot to the channel for a required number so long as the number is a prescribed number or over. Then signals a1-aN designating the transmission time slot are sent to each circuit 1. Each circuit 1 sends sequentially the input data at each time slot designated by the signals a1-aN. The sent data is subject to time division multiplex by a multiplication circuit 2 and outputted as a multiplex signal.

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明はタイムスロット割当方式、特に複数のチャネル
から入力する多種類の速度のデータ群を時分割多重化す
る際に各チャネルへのタイムスロットの割当てを行うた
めのタイムスロット割当方式、K関する。
[Detailed Description of the Invention] [Field of Industrial Application] The present invention relates to a time slot allocation method, and particularly to a time slot allocation method for each channel when time division multiplexing data groups of various speeds input from a plurality of channels. The present invention relates to a time slot allocation method, K, for allocating time slots.

〔従来の技術〕[Conventional technology]

従来のこの種のタイムスロット割当方式は、時分割多重
化後のデータ速度を最低速のデータ速度の1倍(nは予
め設定した自然数)に設定し、多重化データfnビ、ト
毎に区切ってフレームとし、各フレーム内で各速度のデ
ータが均等な間隔でビ、トを使用するよう、各チャネル
へのタイムスロッi割当てている。各入力データの速度
が、最低速のデータ速度に対し、フレームのピッ) 数
nの約数倍であれば、このような均等割当てが可能であ
石。
This type of conventional time slot allocation method sets the data rate after time division multiplexing to one times the lowest data rate (n is a preset natural number), and divides the multiplexed data into bits. A time slot i is assigned to each channel so that data of each speed uses bits at equal intervals within each frame. If the speed of each input data is a divisor multiple of the number n of frames compared to the lowest data speed, such equal allocation is possible.

〔発明が解決しようとする問題点〕[Problem that the invention seeks to solve]

上述した従来のタイムスロット割当方式は、通信サービ
スの多様化に伴い入力データの速度が多様化した場合、
均等割当てを行うためのアルゴリズムが複雑化して割当
てに要する時間が増大すると共に、未使用のタイムスロ
ットがかなり多い段階で割当て不能になる確率が高くな
り、通信量の効率の低下を招来するという問題点をもつ
The conventional time slot allocation method described above can be
The problem is that the algorithm for performing equal allocation becomes more complex, increasing the time required for allocation, and increasing the probability that it will become impossible to allocate when there are a large number of unused time slots, leading to a decrease in communication efficiency. Has a point.

本発明の目的は、上述の問題点を解決し多様な入力デー
タ速度に対し従来よシも割当てに要する時間が短くて済
み且つ未使用のタイムスロットが多い段階で割当て不能
になることの無いクロムスロット割当方式を提供するこ
とにある。
The object of the present invention is to solve the above-mentioned problems, to provide a chrome-platform system that requires less time for allocation than conventional methods for various input data rates, and that does not become unallocable when there are many unused time slots. The purpose of the present invention is to provide a slot allocation method.

〔問題点を解決するための手段〕[Means for solving problems]

本発明の方式は、おのおの複数のデータ速度を選択可能
な複数チャネルの入力信号を所定の個数のタイムスロッ
トから成るフレーム毎に時分割多重化するよう各前記チ
ャネルに前記タイムスロットを割当てるタイムスロット
割当方式において、一つの前記チャネルの通信開始直前
毎に与えられる該チャネルの前記フレーム当りの前記タ
イムスロットの所要個数を示すデータを含んだ割当要求
信号に応答して前記フレーム内の未割当てタイムスロッ
トを検知し該未割当てタイムスロットの個数が前記所要
個数以上である限り該チャネルに前記未割当てタイムス
ロットを前記所要個数だけ割当てるタイムスロット割当
回路を備えている。
The method of the present invention is a time slot assignment method in which the time slot is assigned to each channel so that input signals of a plurality of channels, each of which can have a plurality of data rates, are time-division multiplexed for each frame consisting of a predetermined number of time slots. In the method, the unallocated time slots in the frame are allocated in response to an allocation request signal containing data indicating the required number of the time slots per the frame of the channel, which is given immediately before the start of communication of the channel. The time slot allocation circuit detects the number of unallocated time slots and allocates the required number of unallocated time slots to the channel as long as the number of unallocated time slots is equal to or greater than the required number.

〔実施例〕〔Example〕

次に、本発明について図面を参照して説明する。 Next, the present invention will be explained with reference to the drawings.

第1図は本発明の一実施例を示すブロック図であり、第
2図(a)および(b)はその動作を例示するタイミン
グ図である。
FIG. 1 is a block diagram showing one embodiment of the present invention, and FIGS. 2(a) and 2(b) are timing diagrams illustrating its operation.

第1図において、第1番目のチャネルCH−1ないし第
N番目のチャネルCH−Nの各入力データはおのおの、
チャネル回路1に送られる。各チャネル回路1は、タイ
ムスロット割当回路3から与えられる信号a1ないしa
[で指定されたタイムスロット毎に入力データを順次に
送出する機能を有する。各チャネル回路1の送出データ
は、多重化回路2で時分割多重化されて、多重化信号と
して出力される。
In FIG. 1, each input data of the first channel CH-1 to the Nth channel CH-N is
The signal is sent to channel circuit 1. Each channel circuit 1 receives signals a1 to a given from the time slot allocation circuit 3.
It has a function of sequentially transmitting input data for each time slot specified by [. The data sent out from each channel circuit 1 is time-division multiplexed by a multiplexing circuit 2 and output as a multiplexed signal.

タイムスロット割当回路3は、各チャネルの通信開始直
前および通信終了直後にそれぞれ、割当要求信号に応じ
て該チャネルへのタイムスロットの割当ておよびタイム
スロット割当ての解除を行う。まず、あるチャネルの通
信開始直前に、該チャネルのチャネル(CH)番号、所
要タイムスロ、ト数(通信速度から決定される)、およ
び通信開始を示すデータの割当要求信号を、タイムスロ
、ト割当回路3の書込制御回路3oに与える。書込制御
回路30には、読出制御回路31から各タイムスロット
毎に、該タイムスロットがフレーム内の何番目であるか
を示すアドレスデータが与えられていると共に、割当指
定回路33から各タイムスロット毎に、該タイムスロッ
トが何番目のチャネルに割当てられているかを示す信号
、mlないしmNと該タイムスロットが未使用(未割当
て)であることを示す信号すとが与えられている。第2
図(a)は、通信開始時の割当要求信号が到来した時の
多重化回路2の入力データおよび信号すを例示している
。例えばチャネルCH−1の割当要求時に、所定の個数
のタイムスロットから成るフレーム内には、チャネル0
H−1以外のチャネル回路1から到来するデータDが現
われるタイムスロットと、未使用で無データφのタイム
スロットとがある。信号すは、無データφのタイムスロ
ットでパルス立上9を生じるパルス信号である。書込制
御回路30は、アドレスデータおよび信号すによりて、
未使用のタイムスロットの各番号および個数を検知する
。その個数が通信開始チャネルの所要タイムスロット数
を受容できるだけ有れば、書込制御回路30は、該チャ
ネルの番号を示すCH番番号−夕を、無データφのタイ
ムスロットの先頭の方から所要個数分だけメモリー回路
32へ送シ書込ませる。メモリー回路32は、フレーム
内におけるタイムスロット番号に対応するアドレスを設
定した書込み読出し両用メモリー(RAM)を具備して
おり、読出制御回路31から与えられるアドレスデータ
で示されたアドレスの格納箇所に、書込制御回路30か
ら送られたOH番号データを書込んでいく。この書込み
により通信開始チャネル、例えばチャネルCH−1、へ
のタイムスロット割当てを行なったあと、チャネルCH
−1の通信を開始する。読出制御回路31は、予め設定
したタイムスロットの時間長τを周期とするクロック信
号に応じて、メモリー回路32のRAMのアドレスを順
次に指定するためのアドレスデータを発生し、書込制御
回路30およびメモリー回路32に送っている。このア
ドレスデータでメモリー回路32のRAMから読出され
たCH番号データは、割当指定回路33へ送られる。割
当指定回路33は、CH番号データをデコードするため
のデコーダをもっておシ、各チャネルのチャネル回路l
の送信タイムスロットを指定する信号a1ないしact
’発生し、該当チャネル回路1へ送ると共に、書込制御
回路30にも送る。ま九、未割当てのタイムスロットを
示す信号すは、書込制御回路30のみに送られる。第2
図(b)は、同図(a)における未割当てタイムスロッ
トのうちの先頭から4個のタイムスロットをチャネルC
H−1に割当てたあとの通信時を例示しておシ、チャネ
ルCH−1以外からのデータD1チャネルCH−1のデ
ータdi、および残余の未割当ての無データφの各タイ
ムスロットが、多重化回路2の入力データに現われる。
The time slot allocation circuit 3 allocates a time slot to each channel and cancels the time slot allocation in response to an allocation request signal immediately before the communication of each channel starts and immediately after the end of the communication. First, immediately before the start of communication on a certain channel, an allocation request signal of the channel (CH) number of the channel, the required time slot, the number of channels (determined from the communication speed), and data indicating the start of communication is transmitted to the time slot and channel allocation circuit. 3 to the write control circuit 3o. The write control circuit 30 is given address data for each time slot from the read control circuit 31 indicating the position of the time slot in the frame, and is given address data for each time slot from the allocation designation circuit 33. For each channel, a signal ml to mN indicating which channel the time slot is assigned to, and a signal indicating that the time slot is unused (unallocated) are given. Second
Figure (a) illustrates input data and signals of the multiplexing circuit 2 when an allocation request signal arrives at the start of communication. For example, when requesting the allocation of channel CH-1, within a frame consisting of a predetermined number of time slots, channel 0
There are time slots in which data D arriving from channel circuits 1 other than H-1 appear, and time slots that are unused and contain no data φ. The signal S is a pulse signal that produces a pulse rising edge 9 in a time slot of no data φ. The write control circuit 30 uses address data and signals to
Detect each number and number of unused time slots. If the number is large enough to accept the required number of time slots of the communication start channel, the write control circuit 30 writes the CH number-number indicating the number of the channel as required from the beginning of the time slot of no data φ. The data is sent and written to the memory circuit 32 by the number of pieces. The memory circuit 32 includes a read/write memory (RAM) in which addresses corresponding to the time slot numbers in the frame are set, and the memory circuit 32 stores the address indicated by the address data given from the read control circuit 31 at the storage location of the address. The OH number data sent from the write control circuit 30 is written. After this writing assigns a time slot to a communication start channel, for example, channel CH-1, channel CH-1 is assigned.
-1 communication starts. The read control circuit 31 generates address data for sequentially specifying addresses of the RAM of the memory circuit 32 in accordance with a clock signal whose period is equal to the preset time length τ of a time slot, and generates address data for sequentially specifying addresses of the RAM of the memory circuit 32. and is sent to the memory circuit 32. The CH number data read from the RAM of the memory circuit 32 using this address data is sent to the allocation designation circuit 33. The allocation designation circuit 33 has a decoder for decoding CH number data, and a channel circuit l for each channel.
signals a1 to act specifying the transmission time slot of
' is generated and sent to the corresponding channel circuit 1 and also sent to the write control circuit 30. (9) A signal indicating an unallocated time slot is sent only to the write control circuit 30. Second
Figure (b) shows how the first four time slots of the unallocated time slots in figure (a) are allocated to channel C.
For example, when communicating after being allocated to H-1, each time slot of data D1 from channels other than CH-1, data di of channel CH-1, and the remaining unallocated no data φ is multiplexed. appears in the input data of the conversion circuit 2.

チャネルCH−1に割当てたタイムスロットは、信号a
1のパルス立上シ期間で指定されている。
The time slot assigned to channel CH-1 is
It is specified by one pulse rising period.

あるチャネルの通信終了時には、該チャネルのCH番号
および通信終了を示す割当要求信号を書込制御回路30
に与える。書込制御回路30は、信号a1ないしaHの
うち該チャネルの送信タイムスロットを指定しているも
ののパルス立上シ期間に、未割当てを示すCH番号テデ
ーをメモリー回路32へ送って書込ませることにより、
該チャネルのタイムスロット割当てを解除する。
When communication on a certain channel ends, the control circuit 30 writes the CH number of the channel and an allocation request signal indicating the end of communication.
give to The write control circuit 30 sends a CH number indicating unallocated to the memory circuit 32 for writing during the pulse rising period of one of the signals a1 to aH that specifies the transmission time slot of the channel. According to
Release the time slot assignment for the channel.

以上に説明した本実施例は、タイムスロット割当回路3
においてフレーム中の未割当てのタイムスロットを検知
し、被割当てチャネルの通信速度を受容可能であればタ
イムスロッtt−割当てていく。このタイムスロット割
当てによれば、従来の均等割当て方式のような複雑なア
ルゴリズムは不必要であり、且つ従来方式で生じる被割
当てチャネルの通信速度を受容できるだけの個数の未割
当てタイムスロットが有るにも拘らず均等割当ては不可
能になるという行詰シも無くなる。従って、従来方式の
場合よシも通信量の効率を向上する仁とができる。
The present embodiment described above is based on the time slot allocation circuit 3.
An unallocated time slot in the frame is detected, and if the communication speed of the allocated channel is acceptable, time slot tt is allocated. According to this time slot allocation, there is no need for a complicated algorithm as in the conventional equal allocation method, and there is a sufficient number of unallocated time slots to accommodate the communication speed of the assigned channel that occurs in the conventional method. There is no longer a deadlock where equal allocation becomes impossible regardless of the situation. Therefore, it is possible to improve communication efficiency compared to the conventional method.

〔発明の効果〕〔Effect of the invention〕

以上説明したように本発明には、多様な入力データ速度
に対処し従来のように未使用のタイムスロットが多い段
階で割当て不能になることの無いタイムスロット割当方
式を実現できる効果がある。
As described above, the present invention has the advantage of being able to realize a time slot allocation method that can cope with various input data rates and does not become impossible to allocate when there are many unused time slots, unlike the conventional method.

【図面の簡単な説明】 第1図は本発明の一実施例を示すブロック図、第2図(
a)および(b)は本発明の実施例の動作を例示するタ
イミング図である。 1・・・・・・チャネル回路、2・・・・・・多重化回
路、3・・・・・・タイムスロット割当回路、30・・
・・・・書込制御回路、31・・・・・・読出し制御回
路、32・・・・・・メモリー第1図
[Brief Description of the Drawings] Figure 1 is a block diagram showing one embodiment of the present invention, and Figure 2 (
Figures a) and (b) are timing diagrams illustrating the operation of an embodiment of the invention. 1... Channel circuit, 2... Multiplexing circuit, 3... Time slot allocation circuit, 30...
...Write control circuit, 31...Read control circuit, 32...Memory Fig. 1

Claims (1)

【特許請求の範囲】 おのおの複数のデータ速度を選択可能な複数チャネルの
入力信号を所定の個数のタイムスロットから成るフレー
ム毎に時分割多重化するよう各前記チャネルに前記タイ
ムスロットを割当てるタイムスロット割当方式において
、 一つの前記チャネルの通信開始直前毎に与えられる該チ
ャネルの前記フレーム当りの前記タイムスロットの所要
個数を示すデータを含んだ割当要求信号に応答して前記
フレーム内の未割当てタイムスロットを検知し該未割当
てタイムスロットの個数が前記所要個数以上である限り
該チャネルに前記未割当てタイムスロットを前記所要個
数だけ割当てるタイムスロット割当回路を備えているこ
とを特徴とするタイムスロット割当方式。
[Claims] Time slot assignment in which the time slot is assigned to each channel so that input signals of a plurality of channels, each of which has a plurality of selectable data rates, are time-division multiplexed for each frame consisting of a predetermined number of time slots. In the method, an unallocated time slot in the frame is allocated in response to an allocation request signal containing data indicating the required number of the time slots per frame of the channel, which is given immediately before the start of communication of the channel. A time slot allocation method comprising: a time slot allocation circuit that detects and allocates the required number of unallocated time slots to the channel as long as the number of unallocated time slots is equal to or greater than the required number.
JP61275950A 1986-11-18 1986-11-18 Time slot allocation method Expired - Lifetime JP2634806B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP61275950A JP2634806B2 (en) 1986-11-18 1986-11-18 Time slot allocation method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP61275950A JP2634806B2 (en) 1986-11-18 1986-11-18 Time slot allocation method

Publications (2)

Publication Number Publication Date
JPS63128829A true JPS63128829A (en) 1988-06-01
JP2634806B2 JP2634806B2 (en) 1997-07-30

Family

ID=17562684

Family Applications (1)

Application Number Title Priority Date Filing Date
JP61275950A Expired - Lifetime JP2634806B2 (en) 1986-11-18 1986-11-18 Time slot allocation method

Country Status (1)

Country Link
JP (1) JP2634806B2 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0837514A (en) * 1994-07-25 1996-02-06 Nec Telecom Syst Ltd Plural ladders type demand assign multiplexer

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS54152903A (en) * 1978-05-24 1979-12-01 Fujitsu Ltd Time-division multiple network system

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS54152903A (en) * 1978-05-24 1979-12-01 Fujitsu Ltd Time-division multiple network system

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0837514A (en) * 1994-07-25 1996-02-06 Nec Telecom Syst Ltd Plural ladders type demand assign multiplexer

Also Published As

Publication number Publication date
JP2634806B2 (en) 1997-07-30

Similar Documents

Publication Publication Date Title
US6678282B2 (en) System and method for communicating packetized data over a channel bank
US4750168A (en) Channel allocation on a time division multiplex bus
JP3243614B2 (en) Media access protocol for TDM bus network
US4392234A (en) PCM Signal interface apparatus
CN114207721A (en) Memory controller for non-interfering access to non-volatile memory by different hosts and related systems and methods
US6310891B1 (en) Method of scheduling time division multiplex (TDM) cells in a synchronous optical network (SONET) frame
JPS63128829A (en) Time slot assignment system
JPH04318717A (en) Data multiplex circuit
JP2001156733A (en) High-speed slot assignment method and system
KR100207662B1 (en) Hdlc communication apparatus
JPS6133100A (en) Time slot alotting method
JPS61171243A (en) Time slot assignment system of multi-channel frame
JP2669020B2 (en) Data transfer device
JPS60124142A (en) Time division multiplex communication system
JPS592455A (en) Time division multiplex transmitting system
JPH01311735A (en) Subscriber line multiplexer
JPH06276172A (en) Time slot allocation method
KR20040012867A (en) Virtual counter for data rate conversion
JPH04373227A (en) Time division multiplexer
JPS62262534A (en) Time slot assigning method
JPH08172412A (en) Multiplex circuit
JPH09149043A (en) Contention multiplexer
JPH0245857A (en) Bus arbitration system
JPS62206938A (en) Time slot automatic assigning system
JPS63302634A (en) Allocation system for time slot