JPS63127287A - Cursor display system - Google Patents

Cursor display system

Info

Publication number
JPS63127287A
JPS63127287A JP61273429A JP27342986A JPS63127287A JP S63127287 A JPS63127287 A JP S63127287A JP 61273429 A JP61273429 A JP 61273429A JP 27342986 A JP27342986 A JP 27342986A JP S63127287 A JPS63127287 A JP S63127287A
Authority
JP
Japan
Prior art keywords
cursor
display
video memory
data
image data
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP61273429A
Other languages
Japanese (ja)
Inventor
新村 光
国司田 秀一
小櫛 勝
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
PFU Ltd
Original Assignee
Fujitsu Ltd
PFU Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd, PFU Ltd filed Critical Fujitsu Ltd
Priority to JP61273429A priority Critical patent/JPS63127287A/en
Publication of JPS63127287A publication Critical patent/JPS63127287A/en
Pending legal-status Critical Current

Links

Landscapes

  • Digital Computer Display Output (AREA)
  • Controls And Circuits For Display Device (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
(57) [Summary] This bulletin contains application data before electronic filing, so abstract data is not recorded.

Description

【発明の詳細な説明】 〔概要〕 本発明は、ディスプレイ装置のカーソル表示に於て、カ
ーソルの形状を記憶せしむる専有のメモリを併せ持つ事
の問題を解決するにあたり2画像データを記憶するビデ
オメモリ内にカーソルの形状データを記憶することによ
り、専有のメモリを不要としたものである。
[Detailed Description of the Invention] [Summary] The present invention solves the problem of having a dedicated memory for storing the cursor shape in a cursor display on a display device. By storing cursor shape data in memory, a dedicated memory is not required.

〔産業上の利用分野〕[Industrial application field]

本発明はディスプレイ装置のカーソル表示に係り、特に
ビットマツプ方式を用いたディスプレイ装置に於て2画
像データを記憶するビデオメモリにカーソルのパターン
データを併せて記憶するカーソル表示方式に関するもの
である。
The present invention relates to cursor display on a display device, and more particularly to a cursor display method in which cursor pattern data is also stored in a video memory that stores two image data in a display device using a bitmap method.

〔従来の技術〕[Conventional technology]

第6図に従来のカーソル表示方式ブロック図を示す。 FIG. 6 shows a block diagram of a conventional cursor display system.

第6図に於て、ビデオメモリ30は画像表示を行う画像
データを記憶し、カーソルメモリ31はカーソルの形状
について記憶するものである。制御回路32はディスプ
レイの同期信号を発生し9画像表示を行う画像データの
アドレスをビデオメモリ30上に与え1表示画面上のカ
ーソル表示位置であれば、カーソル表示信号を発生する
ものである。
In FIG. 6, a video memory 30 stores image data for displaying an image, and a cursor memory 31 stores the shape of a cursor. The control circuit 32 generates a synchronizing signal for the display, gives the address of image data for displaying nine images on the video memory 30, and generates a cursor display signal if the cursor is displayed at a cursor display position on one display screen.

カウンタ33は、制御回路32よりカーソル表示信号が
与えられる度にこれを計数し、CRT37の各ラスクサ
イクルにおけるカーソルのパターンデータのアドレスを
カーソルメモリ31に与えるものである。
The counter 33 counts each time a cursor display signal is applied from the control circuit 32, and provides the cursor memory 31 with the address of the cursor pattern data in each rask cycle of the CRT 37.

発生する同期信号に従い、ビットシリアルに変換し送出
するものである。ビデオ信号作成回路36は並直列変換
回路34.35にてビットシリアルに変換された画像デ
ータとカーソルデータとを合成し。
According to the generated synchronization signal, it is converted into bit serial data and sent out. The video signal creation circuit 36 synthesizes the image data converted into bit-serial data by the parallel-to-serial conversion circuits 34 and 35 and the cursor data.

表示部37にて表示を行うものである。The display section 37 displays the information.

〔発明が解決すべき問題点〕[Problems to be solved by the invention]

上記従来技術によれば、カーソルのパターンデータを記
憶するにあたり、独立したメモリ装置を必要とし制御に
多くの装置を必要とするものであった。
According to the above-mentioned prior art, an independent memory device is required to store cursor pattern data, and many devices are required for control.

〔問題を解決するための手段〕[Means to solve the problem]

第1図に本発明のカーソル表示方式原理ブロック図を示
す。
FIG. 1 shows a block diagram of the principle of the cursor display method of the present invention.

第1図に於て、ビデオメモリ1は画像表示を行う画(象
データとカーソルのパターンデータ、即ちカーソルの形
状を示すフォントデータを予め記憶するものである。ビ
デオメモリ制御部2は表示部7に対する同期信号を出力
するとともに、この同期信号及び表示画面上のカーソル
位置に従いカーソル表示信号を出力し、ビデオメモリ1
に対し画像データのアドレス並びにカーソルのパターン
データのアドレスを与えるものである。
In FIG. 1, a video memory 1 stores in advance images for displaying images (image data and cursor pattern data, that is, font data indicating the shape of the cursor). At the same time, a cursor display signal is output according to this synchronization signal and the cursor position on the display screen, and the video memory 1
The address of the image data and the address of the cursor pattern data are given to the cursor.

レジスタ3は、ビデオメモリ1から読み出されたカーソ
ルのパターンデータを記憶保持するものであり、第1の
並直列変換器4はビデオメモリ制御部2が出力するカー
ソル表示信号に従い、レジスタ3に記憶されたカーソル
のパターンデータをビットシリアルに変換し出力するも
のである。
The register 3 stores and holds the cursor pattern data read out from the video memory 1, and the first parallel-to-serial converter 4 stores the cursor pattern data in the register 3 according to the cursor display signal output from the video memory control section 2. This converts the cursor pattern data into bit serial data and outputs it.

第2の並直列変換器5は、ビデオメモリ制御部2が出力
する同期信号に従い、ビデオメモリ1より読み出された
画像データをビットシリアルに変換し、出力するもので
あり、ビデオ信号作成回路6は第1の並直列変換器4並
びに第2の並直列変換器5にてビットシリアルに変換さ
れたカーソルのパターンデータ及び画像データを合成し
1表示部7に出力すべくビデオ信号を作成するものであ
る。
The second parallel-to-serial converter 5 converts the image data read from the video memory 1 into bit serial data according to the synchronization signal output from the video memory controller 2, and outputs the bit serial data. 1 synthesizes the cursor pattern data and image data converted into bit-serial data by the first parallel-to-serial converter 4 and the second parallel-to-serial converter 5, and creates a video signal to be output to the display unit 7. It is.

〔作用〕[Effect]

本発明のカーソル表示方式におけるカーソル表示動作に
ついて、第1図図示の各機能ブロックの作用を以下に示
す。
Regarding the cursor display operation in the cursor display method of the present invention, the operation of each functional block shown in FIG. 1 will be described below.

例えば1表示部7がラスタスキャン方式を用いるものと
すると、ラスタの表示すイクルに於ては。
For example, if one display section 7 uses a raster scan method, the raster display cycle will be as follows.

ビデオメモリ制御部2よりビデオメモリ1に対し画像デ
ータを読みだすアドレスが与えられつつ。
The video memory control unit 2 is giving the video memory 1 an address from which to read image data.

第2の並直列変換器5及びビデオ信号作成回路6を経て
表示部7にて表示されるものである。
The signal is displayed on the display unit 7 via the second parallel-to-serial converter 5 and the video signal generation circuit 6.

ここで、あるラスタの表示すイクルに於てカーソルを表
示する場合、ビデオメモリ1より画像データを読みだす
動作に干渉しない期間1例えばラスタの帰線サイクルを
用い、ビデオメモリ制御部2よりビデオメモリ1に対し
カーソルのパターンデータを読み出すアドレスを与え、
レジスタ3にてカーソルのパターンデータを記憶させる
。続いて、ラスク表示すイクルにてビデオメモリ1の画
像データを表示しつつ、ビデオメモリ制御部2が出力す
るカーソル表示信号に従い、レジスタ3のカーソルパタ
ーンデータを第1の並直列変換器4及びビデオ信号作成
回路6を介し表示することにより、目的とする画面位置
にカーソルの表示が行われる。
Here, when displaying the cursor in the display cycle of a certain raster, a period 1 that does not interfere with the operation of reading image data from the video memory 1, for example, a retrace cycle of the raster, is used, and the video memory controller 2 Give the address to read the cursor pattern data to 1,
Cursor pattern data is stored in register 3. Next, while displaying the image data in the video memory 1 in the raster display cycle, the cursor pattern data in the register 3 is transferred to the first parallel-serial converter 4 and the video memory according to the cursor display signal output from the video memory control unit 2. By displaying via the signal generation circuit 6, a cursor is displayed at the desired screen position.

この様に本発明によれば、ビデオメモリ1にて画像デー
タのアクセス期間を避けてカーソルのパターンを読み出
し、レジスタ3で一時記憶し表示する画像データと合成
することにより、従来におけるカーソルのパターンを記
憶するメモリを不要としたものである。
As described above, according to the present invention, the cursor pattern is read out in the video memory 1 while avoiding the image data access period, and is temporarily stored in the register 3 and combined with the image data to be displayed, thereby changing the conventional cursor pattern. This eliminates the need for memory for storage.

〔実施例〕〔Example〕

第2図に本発明の第1の実施例を示す。 FIG. 2 shows a first embodiment of the present invention.

第2図にて第1図と同一符号のものは同一の機能ブロッ
クである。
In FIG. 2, the same reference numerals as in FIG. 1 are the same functional blocks.

第2図に於て、ビデオメモリ制御部2は2表示される。In FIG. 2, two video memory control units 2 are displayed.

表示制御部11は表示部7の同期信号を出力するととも
に、ビデオメモリ1に記憶された画像データについて1
表示するデータのアドレスを出力し。
The display control unit 11 outputs a synchronization signal for the display unit 7 and also outputs a synchronization signal for the image data stored in the video memory 1.
Outputs the address of the data to be displayed.

カーソル表示位置にあってはカーソル表示信号を出力す
るものである。カウンタ12は表示制御部11に従い、
ビデオメモリ1に記憶されたカーソルのパターンデータ
についてアドレスを出力するものである。マルチプレク
サ13は表示制御部11の出力するアドレスとカウンタ
12の出力するアドレスとのいずれかを、同期信号に従
い選択するものである。
At the cursor display position, a cursor display signal is output. The counter 12 follows the display control unit 11,
It outputs an address for cursor pattern data stored in the video memory 1. The multiplexer 13 selects either the address output by the display control section 11 or the address output by the counter 12 in accordance with a synchronization signal.

第3図に第1の実施例のシーケンス図を示す。FIG. 3 shows a sequence diagram of the first embodiment.

第3図に於て、ドツトクロック、クロック(第2図に図
示せず。)は、それぞれ第1及び第2の並直列変換器4
.5並びに表示制御部11及びカウンタ12の同期クロ
ック信号とし、同期信号は画像データの無表示期間を示
す水平ブランク信号とするものとする。
In FIG. 3, a dot clock and a clock (not shown in FIG. 2) are connected to the first and second parallel-to-serial converters 4, respectively.
.. 5, the display control unit 11, and the counter 12, and the synchronization signal is a horizontal blank signal indicating a non-display period of image data.

ここで、ある水平走査においてカーソル表示を行う場合
を示す。第3図■に示す前回の表示すイクルが終り、第
3図■に示す水平ブランクサイクルに入るとともにカウ
ンタ12よりマルチプレクサ13を介しカーソルのパタ
ーンデータのアドレスが出力される。このアドレスに従
いビデオメモリlより読み出されたカーソルパターンデ
ータを9表示制御部11が発するライトクロック(第2
図に図示せず)にてレジスタ3に記憶させる。続いて第
3図■に示す水平ブランクサイクルが終り、第3図■に
示す表示すイクルに入るとともに9表示制御部11より
画像データのアドレスがビデオメモリ1に出力される。
Here, a case is shown in which a cursor is displayed in a certain horizontal scan. When the previous display cycle shown in FIG. 3 is completed and the horizontal blanking cycle shown in FIG. According to this address, the cursor pattern data read out from the video memory
(not shown in the figure) is stored in the register 3. Subsequently, the horizontal blanking cycle shown in FIG. 3 is completed, and the display cycle shown in FIG.

このアドレスに従いビデオメモリ1より読み出された画
像データをロードクロ・ツク2(第2図に図示せず)に
従い第2の並直列変換器5にロードし、ビットシリアル
なデータに変換した後、ビデオ信号作成回路6にてビデ
オ信号を作成する。ここで表示制御部11が出力するカ
ーソル表示信号に従い、レジスタ3に記憶されたカーソ
ルのパターンデータをロードクロ・ツク1 (第2図に
図示せず)に従い第1の並直列変換4に口し 一ドや、ビットシリアルなデータに変換しつつビデオ信
号作成回路6にて合成することによりカーソルの表示が
可能となる。
The image data read out from the video memory 1 according to this address is loaded into the second parallel-to-serial converter 5 according to the load clock 2 (not shown in FIG. 2), converted into bit-serial data, and then the video A video signal is created in the signal creation circuit 6. Here, according to the cursor display signal outputted by the display control section 11, the cursor pattern data stored in the register 3 is input to the first parallel-to-serial converter 4 according to the load clock 1 (not shown in FIG. 2). A cursor can be displayed by converting the data into code or bit serial data and synthesizing it in the video signal generation circuit 6.

以上筒1の実施例を詳細に説明したが、第1の実施例に
於ては、水平ブランクサイクル即ちラスタの帰線サイク
ルにおいてのみビデオメモリ(よりカーソルのパターン
データを読み出すようにしたものである。
The embodiment of cylinder 1 has been described in detail above, but in the first embodiment, the pattern data of the cursor is read out from the video memory (from the video memory) only in the horizontal blank cycle, that is, in the raster retrace cycle. .

次に、第4図にて第2の実施例を示す。第2の実施例は
上記第1の実施例よりもカー・ノルレノぐターンデータ
の読出し回数を増すようにしたものである。
Next, a second embodiment is shown in FIG. In the second embodiment, the number of times the car/norreno turn data is read is increased compared to the first embodiment.

第4図にて第1図と同一符号のものは同一の機能ブロッ
クである。
In FIG. 4, the same reference numerals as in FIG. 1 are the same functional blocks.

第4図に於てビデオメモリーは2画像データ並びにカー
ソルパターンデータを記憶し、ランダムにアクセスでき
るボートを備えたランダムアクセスメモリ部(以下RA
Mとす)14と、シリアルにアクセスできるボートを備
えたシリアルアクセスメモリ部(以下SAMとす)15
とを具備し、 RAM14よりSAM15に対し行単位
の複数データを転送できるデュアルポートメモリを用い
るものである。
In FIG. 4, the video memory stores two image data and cursor pattern data, and has a random access memory section (hereinafter referred to as RA) equipped with a board that can be randomly accessed.
M) 14, and a serial access memory unit (hereinafter referred to as SAM) 15 equipped with a serially accessible board.
It uses a dual-port memory that can transfer a plurality of data row by row from the RAM 14 to the SAM 15.

これはある水平表示すイクルに於て、ビデオメモリ1の
RAM14に記憶された画像データを読み出し1例えば
表示制御部11よりある水平表示行の一行単位の画像デ
ータを指定するアドレスを与えることにより、−行単位
の画像データをRAM 14よりSAM15に転送し、
SAM15よりシリアルに読み出すものである。
This is done by reading out the image data stored in the RAM 14 of the video memory 1 in a certain horizontal display cycle, and by, for example, giving an address from the display control unit 11 that specifies the image data for each horizontal display line. -Transfer line-by-line image data from RAM 14 to SAM 15,
It is read out serially from the SAM 15.

第1並びに第2のレジスタ3−1.3−2は。The first and second registers 3-1, 3-2.

ビデオメモリ1のRA M 14よりカーソルのパター
ンデータを読み出すにあたり、カーソルを表示する水平
走査サイクルに対し一走査前の水平走査サイクルにてR
A M 14より第1のレジスタ3−1にパターンデー
タを転送し1次の水平走査サイクルの始めで第1のレジ
スタ3−1より第2のレジスタ3−2に転送するもので
ある。
When reading the cursor pattern data from RAM 14 of the video memory 1, R is read in the horizontal scanning cycle one scan before the horizontal scanning cycle in which the cursor is displayed.
The pattern data is transferred from the AM 14 to the first register 3-1, and is transferred from the first register 3-1 to the second register 3-2 at the beginning of the first horizontal scanning cycle.

第5図に第2の実施例のシーケンス図を示す。FIG. 5 shows a sequence diagram of the second embodiment.

第5図に於て第3図と同一の名称の信号は同一の機能を
有するものである。ここで、ある水平表示すイクルにて
カーソル表示を行う場合を示す。
In FIG. 5, signals with the same names as in FIG. 3 have the same functions. Here, a case will be shown in which the cursor is displayed at a certain horizontal display cycle.

第5図■に示す前回の水平走査サイクルにてカウンタエ
2よりビデオメモリ1のRAM14に対し。
From the counter 2 to the RAM 14 of the video memory 1 in the previous horizontal scanning cycle shown in FIG.

カーソルのパターンデータを読み出すアドレスが出力さ
れ、このアドレスに従うカーソルのパターンデータがラ
イトクロック1に同期し第1のレジスタ3−1に記憶さ
れる。続いて第5図■に示す水平走査サイクルの始めに
ライトクロック2に同期し第1のレジスタ3−1から第
2のレジスタ3−2にデータの転送が行われ、第5図■
に示す水平表示すイクルでは2表示制御部11より水平
表示行の一行単位の画像データを指定するアドレスが出
力されるとともに、ビデオメモリ1の内部では指定され
た行単位の画像データのRA M 14からSAM15
への転送が行われ、SAM15よりシリアルに画像デー
タの出力が行われる。このシリアルに出力される画像デ
ータを、ロードクロック2に従い第2の並直列変換器5
及びビデオ信号作成回路6にてビデオ信号にするととも
に1表示制御部11よりカーソル表示信号を出力するこ
とにより、カーソル表示信号及びロードクロック1に従
い、第2のレジスタ3−2より第1の並直列変換器4に
カーソルパターンデータがロードされビットシリアルな
データに変換される。この結果、ビデオ信号作成回路6
にてカーソルパターンの合成が行われカーソルの表示が
可能となる。
An address for reading cursor pattern data is output, and cursor pattern data according to this address is stored in the first register 3-1 in synchronization with the write clock 1. Subsequently, at the beginning of the horizontal scanning cycle shown in FIG. 5 (■), data is transferred from the first register 3-1 to the second register 3-2 in synchronization with the write clock 2.
In the horizontal display cycle shown in , the 2-display control unit 11 outputs an address that specifies the image data for each horizontal display line, and the RAM 14 for the specified image data for each line is stored inside the video memory 1. From SAM15
The image data is transferred to the SAM 15, and the image data is serially output from the SAM 15. This serially outputted image data is transferred to a second parallel-to-serial converter 5 according to the load clock 2.
The video signal generation circuit 6 converts the signal into a video signal, and outputs a cursor display signal from the 1 display control section 11. According to the cursor display signal and the load clock 1, the first parallel-serial signal is output from the second register 3-2. The cursor pattern data is loaded into the converter 4 and converted into bit serial data. As a result, the video signal generation circuit 6
The cursor patterns are synthesized and the cursor can be displayed.

この様に第2の実施例では、水平走査サイクル中におい
て水平ブランクサイクル以外の期間にもカーソルのパタ
ーンデータを読み出すようにしている。そのためビデオ
メモリにデュアルポートメモリを用い、カーソル表示の
一水平走査前の水平走査サイクルにてパターンデータの
読み出しを行い、第1.第2のレジスタ3−1.3−2
を用い一水平走査サイクルの遅延を行う方式をとってい
る。
In this manner, in the second embodiment, cursor pattern data is read out during periods other than the horizontal blanking cycle during the horizontal scanning cycle. Therefore, a dual port memory is used as the video memory, and the pattern data is read out in the horizontal scanning cycle before one horizontal scanning of the cursor display. Second register 3-1.3-2
The system employs a method of delaying one horizontal scanning cycle using .

〔効果〕〔effect〕

以上詳細に説明したように1本発明によればカーソルの
パターンを記憶する独立したメモリが不要となる。また
、制御のための回路が比較的簡単になり、ビデオメモリ
内の一部分をカーソルパターンの領域とすることにより
多種類のカーソルパターンを実現することが可能となる
As described above in detail, according to the present invention, an independent memory for storing cursor patterns is not required. Furthermore, the control circuit becomes relatively simple, and by using a portion of the video memory as a cursor pattern area, it becomes possible to realize many types of cursor patterns.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図は2本発明のカーソル表示方式原理ブロック図。 第2図は1本発明の第1の実施例。 第3図は、第1の実施例のシーケンス図。 第4図は2本発明の第2の実施例。 第5図は、第2の実施例のシーケンス図。 第6図は、従来のカーソル表示方式のブロック図である
。 図面に於て。 1.30は、ビデオメモリ。 2は、ビデオメモリ制御部。 3.3−1.3−2は、レジスタ。 4.5.34.35は、並直列変換器。 6.36は、ビデオ信号作成回路。 7.37は1表示部。 11は1表示制御部。 12.33は、カウンタ。 13は、マルチプレクサ。 14は、ランダムアクセスメモリ (RAM)。 15は、シリアルアクセスメモリ (SAM)。 31は、カーソルメモリ。 32は、制御回路をそれぞれ示す。
FIG. 1 is a block diagram of the principle of the cursor display method of the present invention. FIG. 2 shows a first embodiment of the present invention. FIG. 3 is a sequence diagram of the first embodiment. FIG. 4 shows a second embodiment of the present invention. FIG. 5 is a sequence diagram of the second embodiment. FIG. 6 is a block diagram of a conventional cursor display method. In the drawing. 1.30 is video memory. 2 is a video memory control unit. 3.3-1.3-2 is a register. 4.5.34.35 is a parallel to serial converter. 6.36 is a video signal generation circuit. 7.37 is 1 display section. 11 is a 1 display control unit. 12.33 is a counter. 13 is a multiplexer. 14 is a random access memory (RAM). 15 is a serial access memory (SAM). 31 is a cursor memory. 32 indicates a control circuit.

Claims (1)

【特許請求の範囲】 ビットマップ方式を用いたディスプレイ装置に於て、 画像表示を行う画像データ、並びに画面上に表示するカ
ーソルの形状についてのパターンデータを記憶するビデ
オメモリ(1)と、 表示部(7)の同期信号を発生しつつ、上記ビデオメモ
リ(1)に対し該画像データのアドレス、あるいは該カ
ーソルのパターンデータのアドレスを発生し、カーソル
表示位置をさししめすカーソル表示信号を出力するビデ
オメモリ制御部(2)と、上記ビデオメモリ(1)より
出力された該カーソルのパターンデータを記憶するレジ
スタ(3)と、上記レジスタ(3)にて記憶された該カ
ーソルのパターンデータを、上記カーソル表示信号に従
いビットシリアルに変換し出力する第1の並直列変換器
(4)と、 上記ビデオメモリ(1)より出力された該画像データを
、上記同期信号に従いビットシリアルに変換し出力する
第2の並直列変換器(5)と、 上記第1の並直列変換器(4)、並びに上記第2の並直
列変換器(5)より出力される該ビットシリアルなデー
タを重ね合せ合成し、ビデオ信号を作成せしむるビデオ
信号作成回路(6)とを備え、上記ビデオメモリ(1)
にて、上記画像データと上記カーソルのパターンデータ
とを併せ記憶することを特徴としたカーソル表示方式。
[Scope of Claims] A display device using a bitmap method includes: a video memory (1) that stores image data for displaying an image and pattern data regarding the shape of a cursor to be displayed on the screen; and a display section. While generating the synchronization signal of (7), generate the address of the image data or the address of the cursor pattern data to the video memory (1), and output a cursor display signal indicating the cursor display position. a video memory control unit (2), a register (3) for storing pattern data of the cursor outputted from the video memory (1), and a register (3) for storing the pattern data of the cursor stored in the register (3); a first parallel-to-serial converter (4) that converts the image data output from the video memory (1) into bit serial data according to the cursor display signal and outputs the converted data; The bit-serial data output from the second parallel-to-serial converter (5), the first parallel-to-serial converter (4), and the second parallel-to-serial converter (5) are superimposed and synthesized. , and a video signal creation circuit (6) for creating a video signal, the video memory (1)
A cursor display method characterized in that the image data and the cursor pattern data are stored together.
JP61273429A 1986-11-17 1986-11-17 Cursor display system Pending JPS63127287A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP61273429A JPS63127287A (en) 1986-11-17 1986-11-17 Cursor display system

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP61273429A JPS63127287A (en) 1986-11-17 1986-11-17 Cursor display system

Publications (1)

Publication Number Publication Date
JPS63127287A true JPS63127287A (en) 1988-05-31

Family

ID=17527777

Family Applications (1)

Application Number Title Priority Date Filing Date
JP61273429A Pending JPS63127287A (en) 1986-11-17 1986-11-17 Cursor display system

Country Status (1)

Country Link
JP (1) JPS63127287A (en)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59101697A (en) * 1982-12-01 1984-06-12 富士通株式会社 Cursor display system

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59101697A (en) * 1982-12-01 1984-06-12 富士通株式会社 Cursor display system

Similar Documents

Publication Publication Date Title
CA1220293A (en) Raster scan digital display system
US5654773A (en) Picture storage device separates luminance signal into even number and odd number data and separates two channel color signal into former half pixels and latter half pixels
JPH01265348A (en) Graphic processor
JPS63127287A (en) Cursor display system
JP3002951B2 (en) Image data storage controller
JP3122996B2 (en) Video / still image display device
JP3694622B2 (en) Generating image display data
JPS60217387A (en) Crt display unit
JP2922519B2 (en) Video synthesizer
JPS63250689A (en) Raster scan display system
JPS6134155B2 (en)
JPS6194090A (en) Graphic display unit
JPS6228473B2 (en)
JPS6032088A (en) Crt display terminal
JPS6362750B2 (en)
JPS63148292A (en) Image memory access apparatus
JPS58194090A (en) Display unit
JPS6146979A (en) Crt display unit
JPS6172331A (en) Picture data reading circuit
JPS62269992A (en) Pattern overlapping system
JPS60128491A (en) Crt display controller
JPS6161136B2 (en)
JPS61137186A (en) Display controller
JPS62192794A (en) Image synthetic display unit
JPS5995589A (en) Crt display