JPS63121913A - Current supply circuit - Google Patents

Current supply circuit

Info

Publication number
JPS63121913A
JPS63121913A JP61267706A JP26770686A JPS63121913A JP S63121913 A JPS63121913 A JP S63121913A JP 61267706 A JP61267706 A JP 61267706A JP 26770686 A JP26770686 A JP 26770686A JP S63121913 A JPS63121913 A JP S63121913A
Authority
JP
Japan
Prior art keywords
transistor
current
emitter
base
whose
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP61267706A
Other languages
Japanese (ja)
Other versions
JPH0746292B2 (en
Inventor
Atsushi Ogawa
敦 小川
Makoto Ono
誠 小野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Toshiba AVE Co Ltd
Original Assignee
Toshiba Corp
Toshiba Audio Video Engineering Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp, Toshiba Audio Video Engineering Co Ltd filed Critical Toshiba Corp
Priority to JP61267706A priority Critical patent/JPH0746292B2/en
Publication of JPS63121913A publication Critical patent/JPS63121913A/en
Publication of JPH0746292B2 publication Critical patent/JPH0746292B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Amplifiers (AREA)
  • Control Of Electrical Variables (AREA)

Abstract

PURPOSE:To reduce the transmission quantity of noise included in a reference current by reducing the AC gain of a current mirror circuit. CONSTITUTION:When a reference current Iref is inputted to a transistor TR Q11, and N-fold current I2 is taken out from a TR Q12. Meanwhile, the output current of the TR Q11 is turned back by a second current mirror circuit and is added to the output current I2 of the TR Q12 to become a bias current IB of a TR Q15. Since the voltage of an emitter resistance R2 connected to the TR Q15 is determined by the emitter area ratio of TRs Q11 and Q12 and that of TRs Q13 and Q14 in this case, the emitter resistance value is increased and the voltage value is increased to reduce the AC gain of the TR Q15, and the noise component included in the reference current is so reduced that it cannot appear in the output current.

Description

【発明の詳細な説明】 [発明の目的] (産業上の利用分野) この発明は負荷に基準電流に応じた電流を供給する電流
供給回路に関する。
Detailed Description of the Invention [Object of the Invention] (Industrial Application Field) The present invention relates to a current supply circuit that supplies a current to a load according to a reference current.

(従来の技術) 従来より電子回路には第5図に示すような電流供給回路
がよく用いられる。この回路は、トランジスタQ1のコ
レクタ及びベースを共通接続してダイオード構成とし、
このトランジスタと複数個(ここでは3個)のトランジ
スタQ2.Q3゜Q4との各ベースを共通接続してカレ
ントミラー回路を構成したもので、トランジスタQ1に
電流源IOからの基準電流1 rat’を供給すること
によリ、各トランジスタQ2〜Q4のコレクタから負荷
(複数の負荷回路からなる)Lに所定の出力電流(負荷
電流)  I outl= I out3を供給するも
のである。各出力電流1 outt〜I out3はそ
れぞれトランジスタQ2〜Q4のエミッタ面積を適宜設
定することによって希望の電流値にすることができる。
(Prior Art) Conventionally, a current supply circuit as shown in FIG. 5 has been often used in electronic circuits. This circuit connects the collector and base of transistor Q1 in common to form a diode configuration,
This transistor and a plurality of (here, three) transistors Q2. A current mirror circuit is constructed by connecting the bases of Q3 and Q4 in common, and by supplying a reference current of 1 rat' from the current source IO to the transistor Q1, the voltage from the collector of each transistor Q2 to Q4 is A predetermined output current (load current) I outl=I out3 is supplied to the load L (consisting of a plurality of load circuits). Each of the output currents 1 outt to I out3 can be set to a desired current value by appropriately setting the emitter areas of the transistors Q2 to Q4, respectively.

その一般式は、各トランジスタQ2〜Q4のベース電流
を無視し、Qlとのエミツタ面積比をNとすると、 I out = N ◆I rcf’ となる。すなわち、基準電tTLI raf’と出力電
流I outとは第6図に示すように比例関係にある。
The general formula is I out = N ◆I rcf', ignoring the base current of each transistor Q2 to Q4 and assuming that the emitter area ratio to Ql is N. That is, the reference voltage tTLI raf' and the output current I out are in a proportional relationship as shown in FIG.

しかしながら、上記のような従来の電流供給回路では、
基準電流と出力電流が比例関係にあるため、基準電流に
ノイズが含まれていると、そのノイズ成分がエミツタ面
積比に応じて増大されて出力電流に現れ、負荷に伝達さ
れることになる。
However, in the conventional current supply circuit as described above,
Since the reference current and the output current are in a proportional relationship, if the reference current contains noise, the noise component will be increased according to the emitter area ratio and will appear in the output current, and will be transmitted to the load.

(発明が解決しようとする問題点) この発明は、従来回路では基準電流にノイズが含まれる
ときそのノイズ成分がエミツタ面積比に応じて増大され
て伝達されるという問題を改善するためになされたもの
で、基準電流に含まれるノイズ成分が出力電流に現れな
いように低減することのできる電流供給回路を提供する
ことを目的とする。
(Problems to be Solved by the Invention) This invention was made in order to improve the problem that in conventional circuits, when noise is included in the reference current, the noise component is increased in accordance with the emitter area ratio and transmitted. An object of the present invention is to provide a current supply circuit that can reduce noise components contained in a reference current so that they do not appear in an output current.

[発明の構成] (問題点を解決するための手段) この発明に係る電流供給回路は、基準電流源の出力電流
に応じて負荷に電流を供給するものにおいて、コレクタ
及びベースが共通接続され該接続点が前記基準電流源の
出力端に接続される第1のトランジスタと、ベースが前
記第1のトランジスタのベースに接続されコレクタが第
1の電源に接続され前記第1のトランジスタとはエミッ
タ面積が大なる第2のトランジスタと、コレクタ及びベ
ースが共通接続され該接続点が前記第1のトランジスタ
のエミッタに接続されエミッタが前記第1の電源とは電
位の異なる第2の電源に接続される第3のトランジスタ
と、ベースが前記第3のトランジスタのベースに接続さ
れコレクタが前記第2のトランジスタのエミッタに接続
される第4のトランジスタと、一方端が前記第4のトラ
ンジスタのエミッタに接続され他方端が前記第2の電源
に接続される第1のエミッタ抵抗と、ベースが前記第2
のトランジスタのエミッタに接続されコレクタが前記負
荷の入力端に接続される第5のトランジスタと、一方端
が前記第5のトランジスタのエミッタに接続され他方端
が前記第2の電源に接続される第2のエミッタ抵抗とを
具備して構成される。
[Structure of the Invention] (Means for Solving the Problems) A current supply circuit according to the present invention supplies current to a load according to an output current of a reference current source, in which a collector and a base are commonly connected. a first transistor having a connection point connected to the output end of the reference current source; a base connected to the base of the first transistor and a collector connected to a first power supply; and the first transistor having an emitter area. and a second transistor having a large collector and base, the collector and base of which are connected in common, the connection point is connected to the emitter of the first transistor, and the emitter is connected to a second power source having a different potential from the first power source. a third transistor; a fourth transistor having a base connected to the base of the third transistor and a collector connected to the emitter of the second transistor; and a fourth transistor having one end connected to the emitter of the fourth transistor. a first emitter resistor whose other end is connected to the second power supply; and a base which is connected to the second power supply;
a fifth transistor whose collector is connected to the emitter of the transistor and whose collector is connected to the input terminal of the load; and a fifth transistor whose one end is connected to the emitter of the fifth transistor and whose other end is connected to the second power supply. 2 emitter resistors.

(作用) 1−記構成によるカレントミラー回路は、第1及び第2
のトランジスタで構成される第1のカレントミラー回路
により、第1のトランジスタに流れる基準電流を第2の
トランジスタでエミッタ面積比倍した電流を取出し、第
3及び第4のトランジスタ及び第1のエミッタ抵抗で構
成される第2のカレントミラー回路で第1のトランジス
タに流れた電流を折返し出力し、第1及び第2のカレン
トミラー回路の各出力電流を加算して負荷電流供給用の
第5のトランジスタのバイアス電流とするものである。
(Function) The current mirror circuit according to the configuration described in 1- above has a first and a second
A first current mirror circuit composed of transistors extracts a current obtained by multiplying the reference current flowing through the first transistor by the emitter area ratio of the second transistor, and outputs a current that is multiplied by the emitter area ratio of the reference current flowing through the first transistor. A second current mirror circuit consisting of a second current mirror circuit returns and outputs the current flowing through the first transistor, and adds each output current of the first and second current mirror circuits to a fifth transistor for supplying load current. The bias current is set to .

この場合、第1及び第2のトランジスタのエミツタ面積
比と第3及び第4のトランジスタのエミッタ電流比によ
って第5のトランジスタに接続される第2のエミッタ抵
抗に係る電圧が決まるので、このエミッタ抵抗値を大き
くしてその電圧値を大きくとることによって、第5のト
ラン・ジスタの交流ゲインを小さくすることができ、こ
れによって基準電流に含まれるノイズの伝送量を低減す
ることができる。
In this case, the voltage related to the second emitter resistor connected to the fifth transistor is determined by the emitter area ratio of the first and second transistors and the emitter current ratio of the third and fourth transistors, so this emitter resistor By increasing the value and increasing the voltage value, the AC gain of the fifth transistor can be decreased, and thereby the amount of noise transmitted in the reference current can be reduced.

(実施例) 以下、第1図乃至第3図を参照してこの発明の一実施例
を説明する。
(Embodiment) Hereinafter, an embodiment of the present invention will be described with reference to FIGS. 1 to 3.

第1図はこの発明の基本構成を示すもので、10は基準
電流源、Lは負荷である。Q 11.  Q 12は第
1のカレントミラー回路を構成するトランジスタで、Q
llはコレクタ及びベースが共通接続され、該接続点が
前記基準電流源の出力端に接続される。Ql2はベース
がQllのベースに接続され、コレクタが+■CC電源
に接続される。Qll、QI2のエミツタ面積比は1:
Nとなっている。
FIG. 1 shows the basic configuration of the present invention, where 10 is a reference current source and L is a load. Q11. Q12 is a transistor that constitutes the first current mirror circuit, and Q12 is a transistor that constitutes the first current mirror circuit.
The collector and base of ll are commonly connected, and the connection point is connected to the output end of the reference current source. The base of Ql2 is connected to the base of Qll, and the collector is connected to the +■CC power supply. The emitter area ratio of Qll and QI2 is 1:
It is N.

Q13. Q14は第2のカレントミラー回路を構成す
るトランジスタで、Q13はコレクタ及びベースが共通
接続され、該接続点がQllのエミッタに接続され、エ
ミッタがアースGNDに接続される。
Q13. Q14 is a transistor constituting a second current mirror circuit, Q13 has its collector and base commonly connected, the connection point is connected to the emitter of Qll, and the emitter is connected to earth GND.

Q14はベースがQ13のベースに接続され、コレクタ
がQ12のエミッタに接続され、エミッタはエミッタ抵
抗R1を介してアースGNDに接続される。
The base of Q14 is connected to the base of Q13, the collector is connected to the emitter of Q12, and the emitter is connected to earth GND via an emitter resistor R1.

Q15は負荷電流I outを出力するトランジスタで
、ベースが012のエミッタに接続され、コレクタが負
荷の入力端に接続され、エミッタが第2のエミッタ抵抗
R2を介してアースGNDに接続される。
Q15 is a transistor that outputs the load current I out, and its base is connected to the emitter of 012, its collector is connected to the input terminal of the load, and its emitter is connected to earth GND via a second emitter resistor R2.

上記構成において、以下その動作について説明する。The operation of the above configuration will be explained below.

まず、第1のカレントミラー回路を構成するトランジス
タQllに基準電流1 rcf’が入力されると、トラ
ンジスタQ12からそのN倍の電流!2が取出される。
First, when a reference current 1 rcf' is input to the transistor Qll that constitutes the first current mirror circuit, a current N times that amount flows from the transistor Q12! 2 is taken out.

一方、Qllの出力電流は第2のカレントミラー回路に
よって折返され、Q12の出力電流I2に加算され、Q
15のバイアス電流IBとなる。
On the other hand, the output current of Qll is reflected by the second current mirror circuit and added to the output current I2 of Q12,
The bias current IB becomes 15.

この場合、Qll、  Q12のエミツタ面積比と01
3゜Q14のエミッタ電流比によってQ15に接続され
るエミッタ抵抗R2に係る電圧が決まるので、このエミ
ッタ抵抗値を大きくしてその電圧値を大きくとれば、Q
15の交流ゲインを小さくすることができる。
In this case, the emitter area ratio of Qll, Q12 and 01
3゜The voltage related to the emitter resistor R2 connected to Q15 is determined by the emitter current ratio of Q14, so if this emitter resistance value is increased and the voltage value is increased, Q14 is determined by the emitter current ratio.
15 AC gain can be made small.

すなわち、トランジスタQ15のベースとアースGND
間の電位差をVXとし、Qlnの逆方向飽和電流をIs
nとすると、 ζ ラマン定数、Tは絶対温度 と表わされる。Qll、  Q13.  Q15のエミ
・ツタ面積が同一であり、Q12がQllのN倍のエミ
ッタ面積を有するから、(1)式をまとめると、・・・
(2) となる。(2)式及び(3)式からはI outを代数
的にもとめることはできないので、実際の値を代入して
数値的に解く必要がある。例えば、N−25、R2−1
[kΩ]としてQ12の出力電流I2がI rcrの2
倍になるようにしたときのI rar対I Out特性
は第2図に示すようになる。このような特性を持たせる
ことにより、トランジスタQL5は第2図の曲線の傾き
が1以下の範囲で交流ゲインが小さくなる。
In other words, the base of transistor Q15 and the ground GND
The potential difference between them is VX, and the reverse saturation current of Qln is Is
When n is the Raman constant, T is the absolute temperature. Qll, Q13. Since the emitter and ivy areas of Q15 are the same and Q12 has an emitter area N times that of Qll, formula (1) can be summarized as...
(2) becomes. Since I out cannot be determined algebraically from equations (2) and (3), it is necessary to substitute the actual values and solve numerically. For example, N-25, R2-1
As [kΩ], the output current I2 of Q12 is 2 of I rcr
The I rar vs. I Out characteristics when doubled are shown in FIG. By providing such characteristics, the AC gain of the transistor QL5 becomes small within the range where the slope of the curve in FIG. 2 is 1 or less.

したがって、上記のように構成した電流出力回路は、カ
レントミラー回路の交流ゲインが小さいので、基準電流
I rerに含まれるノイズ成分の伝送量を低減するこ
とができる。
Therefore, in the current output circuit configured as described above, since the AC gain of the current mirror circuit is small, it is possible to reduce the amount of transmission of noise components included in the reference current I rer.

第3図は第5図に示した従来回路にこの発明を適用した
場合の構成を示すもので、第1及び第2のカレントミラ
ー回路の合成電流をQ2〜Q4のバイアス電流とし、Q
2〜Q4にそれぞれエミッタ抵抗R12〜R14を接続
したものである。これによれば、各負荷電流outl 
−1out3に現れていた基準電流1 red’に生じ
たノイズのN倍のノイズ成分を低減することができる。
FIG. 3 shows a configuration in which the present invention is applied to the conventional circuit shown in FIG.
2 to Q4 are connected to emitter resistors R12 to R14, respectively. According to this, each load current outl
It is possible to reduce a noise component that is N times the noise generated in the reference current 1 red' appearing at -1out3.

尚、この発明は上記実施例に限定されるものではなく、
例えば第4図に示すように第3図の回路を全て逆極性に
して構成してもよい。第4図において第3図の各素子と
対応する素子には同一符号を付して、その説明を省略す
る。
Note that this invention is not limited to the above embodiments,
For example, as shown in FIG. 4, all of the circuits in FIG. 3 may be constructed with opposite polarities. In FIG. 4, elements corresponding to those in FIG. 3 are given the same reference numerals, and their explanations will be omitted.

[発明の効果] 以上のようにこの発明によれば、基準電流に含まれるノ
イズ成分が出力電流に現れないように低棒することので
きる電流供給回路を提供することができる。
[Effects of the Invention] As described above, according to the present invention, it is possible to provide a current supply circuit that can reduce the noise component contained in the reference current so that it does not appear in the output current.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図はこの発明に係る電流供給回路の一実施例を示す
基本回路図、第2図は同実施例の基学電流対出力電流特
性の例を示す特性図、第3図及び第4図はこの発明に係
る他の実施例を示す回路図、第5図は従来の電流供給回
路の構成を示す回路図、第6図は従来回路の基準電流対
出力電流特性の例を示す特性図である。 I rel’・・・基準電流源、L・・・負荷、Q1〜
Q4゜Qll−Q15・・・トランジスタ、R1,R2
・・・エミッタ抵抗。 出願人代理人 弁理士 鈴江武彦 第1図 Iref [)AA] 第2図 第3図 第4図 第5図 第6図
FIG. 1 is a basic circuit diagram showing one embodiment of the current supply circuit according to the present invention, FIG. 2 is a characteristic diagram showing an example of the fundamental current vs. output current characteristic of the same embodiment, and FIGS. 3 and 4. is a circuit diagram showing another embodiment according to the present invention, FIG. 5 is a circuit diagram showing the configuration of a conventional current supply circuit, and FIG. 6 is a characteristic diagram showing an example of the reference current versus output current characteristic of the conventional circuit. be. I rel'...Reference current source, L...Load, Q1~
Q4゜Qll-Q15...Transistor, R1, R2
...Emitter resistance. Applicant's agent Patent attorney Takehiko Suzue Figure 1 Iref [)AA] Figure 2 Figure 3 Figure 4 Figure 5 Figure 6

Claims (1)

【特許請求の範囲】[Claims] 基準電流源の出力電流に応じて負荷に電流を供給する電
流供給回路において、コレクタ及びベースが共通接続さ
れ該接続点が前記基準電流源の出力端に接続される第1
のトランジスタと、ベースが前記第1のトランジスタの
ベースに接続されコレクタが第1の電源に接続され前記
第1のトランジスタとはエミッタ面積が大なる第2のト
ランジスタと、コレクタ及びベースが共通接続され該接
続点が前記第1のトランジスタのエミッタに接続されエ
ミッタが前記第1の電源とは電位の異なる第2の電源に
接続される第3のトランジスタと、ベースが前記第3の
トランジスタのベースに接続されコレクタが前記第2の
トランジスタのエミッタに接続される第4のトランジス
タと、一方端が前記第4のトランジスタのエミッタに接
続され他方端が前記第2の電源に接続される第1のエミ
ッタ抵抗と、ベースが前記第2のトランジスタのエミッ
タに接続されコレクタが前記負荷の入力端に接続される
第5のトランジスタと、一方端が前記第5のトランジス
タのエミッタに接続され他方端が前記第2の電源に接続
される第2のエミッタ抵抗とを具備したことを特徴とす
る電流供給回路。
In a current supply circuit that supplies current to a load according to an output current of a reference current source, a first circuit whose collector and base are commonly connected and whose connection point is connected to the output end of the reference current source
a transistor whose base is connected to the base of the first transistor and whose collector is connected to a first power supply, and the first transistor has a collector and base commonly connected to a second transistor having a large emitter area. a third transistor whose connection point is connected to the emitter of the first transistor and whose emitter is connected to a second power source having a different potential from the first power source; and a third transistor whose base is connected to the base of the third transistor. a fourth transistor whose collector is connected to the emitter of the second transistor; and a first emitter whose one end is connected to the emitter of the fourth transistor and the other end is connected to the second power supply. a resistor; a fifth transistor having a base connected to the emitter of the second transistor and a collector connected to the input terminal of the load; one end connected to the emitter of the fifth transistor and the other end connected to the fifth transistor; 1. A current supply circuit comprising: a second emitter resistor connected to a second power source.
JP61267706A 1986-11-12 1986-11-12 Current supply circuit Expired - Lifetime JPH0746292B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP61267706A JPH0746292B2 (en) 1986-11-12 1986-11-12 Current supply circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP61267706A JPH0746292B2 (en) 1986-11-12 1986-11-12 Current supply circuit

Publications (2)

Publication Number Publication Date
JPS63121913A true JPS63121913A (en) 1988-05-26
JPH0746292B2 JPH0746292B2 (en) 1995-05-17

Family

ID=17448414

Family Applications (1)

Application Number Title Priority Date Filing Date
JP61267706A Expired - Lifetime JPH0746292B2 (en) 1986-11-12 1986-11-12 Current supply circuit

Country Status (1)

Country Link
JP (1) JPH0746292B2 (en)

Also Published As

Publication number Publication date
JPH0746292B2 (en) 1995-05-17

Similar Documents

Publication Publication Date Title
US4647839A (en) High precision voltage-to-current converter, particularly for low supply voltages
EP0439071B1 (en) Logarithmic amplifier
JPH0770935B2 (en) Differential current amplifier circuit
JPS63121913A (en) Current supply circuit
JPH0467368B2 (en)
JPS6017519A (en) Constant current circuit
JPS63121912A (en) Current supply circuit
JPH0225286B2 (en)
JPS59181802A (en) Current input type amplifier
JPS58201176A (en) Adding and subtracting circuit
JPH03192922A (en) Ternary logic circuit
JPH0377412A (en) Semiconductor integrated circuit
JPS59132014A (en) Reference voltage generating circuit
JPS63294113A (en) Hysteresis comparator
JPH0358603A (en) Gain control circuit
JPS58225358A (en) Absolute value circuit
JPS62224109A (en) Waveform shaping circuit
JPS6143014A (en) Comparator with hysteresis
JPS62133810A (en) Multiplication circuit
JPH03153113A (en) Variable gain amplifier
JPH0486907A (en) Constant current circuit
JPS62234406A (en) Power amplifier circuit
JPH04150105A (en) Voltage/current conversion circuit
JPH07101826B2 (en) Differential amplifier circuit
JPH0479165B2 (en)

Legal Events

Date Code Title Description
EXPY Cancellation because of completion of term