JPS631209A - Pulse width modulation circuit - Google Patents
Pulse width modulation circuitInfo
- Publication number
- JPS631209A JPS631209A JP61144119A JP14411986A JPS631209A JP S631209 A JPS631209 A JP S631209A JP 61144119 A JP61144119 A JP 61144119A JP 14411986 A JP14411986 A JP 14411986A JP S631209 A JPS631209 A JP S631209A
- Authority
- JP
- Japan
- Prior art keywords
- pulse width
- circuit
- width modulation
- power supply
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000000295 complement effect Effects 0.000 claims abstract description 6
- 230000005856 abnormality Effects 0.000 claims abstract description 4
- 230000000903 blocking effect Effects 0.000 claims 1
- 238000001514 detection method Methods 0.000 description 10
- 238000010586 diagram Methods 0.000 description 7
- 230000003321 amplification Effects 0.000 description 6
- 238000003199 nucleic acid amplification method Methods 0.000 description 6
- 230000007423 decrease Effects 0.000 description 4
- 230000000694 effects Effects 0.000 description 3
- 101150029237 Il11 gene Proteins 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 230000005284 excitation Effects 0.000 description 1
- 230000007257 malfunction Effects 0.000 description 1
- 230000005236 sound signal Effects 0.000 description 1
Landscapes
- Electronic Switches (AREA)
- Amplifiers (AREA)
Abstract
Description
【発明の詳細な説明】
[発明の目的]
(産業上の利用分野)
本発明は、音声信号の電力増幅やモータ制御のプッシュ
プル増幅回路等に適用されるパルス幅変調回路に関する
。DETAILED DESCRIPTION OF THE INVENTION [Object of the Invention] (Industrial Application Field) The present invention relates to a pulse width modulation circuit that is applied to power amplification of audio signals, push-pull amplification circuits for motor control, and the like.
(従来の技術)
パルス幅変調(PWM)は入力信号の周波数帯域よりも
十分に高い繰り返し周波数を持った三角波等の比較波を
使用し、この比較波と入力信号とから入力信号成幅レベ
ルに応じたパルス幅のパルス幅変調信号を得るもので、
このパルス幅変調信号を損失の少ないパルス増幅を行う
ことによって高い爲力効率を得ることができる。そして
、パルス幅変調信号の復調はパルス信号の周波数帯域を
阻止する低域ろ波回路を通すことによって容易に行える
。ところで、このようdパルス幅変調回路には、そのパ
ルス幅変調出力をプッシュプル増幅回路やサーボモータ
制御に用いられるH形増幅回路のドライブ信号として使
用するものがあり第3図にその回路構成図を示す。この
ようにプッシュプル増幅回路やH形増幅回路に適用する
場合、先ず、入力信号を180度互0に位相の異なる相
補形の各パルス幅変調信号に変調する必要がある。(Prior art) Pulse width modulation (PWM) uses a comparison wave such as a triangular wave with a repetition frequency sufficiently higher than the frequency band of the input signal, and uses this comparison wave and the input signal to determine the input signal amplification level. This is to obtain a pulse width modulation signal with a corresponding pulse width.
High power efficiency can be obtained by performing pulse amplification with little loss on this pulse width modulated signal. Demodulation of the pulse width modulation signal can be easily performed by passing it through a low-pass filter circuit that blocks the frequency band of the pulse signal. By the way, some of these D-pulse width modulation circuits use their pulse width modulation output as a drive signal for push-pull amplifier circuits and H-type amplifier circuits used for servo motor control, and the circuit configuration diagram is shown in Figure 3. shows. When applied to a push-pull amplifier circuit or an H-type amplifier circuit as described above, it is first necessary to modulate the input signal into complementary pulse width modulation signals having mutually different phases by 180 degrees.
そこで、このような各パルス幅変調信号は次のように作
成される。第4図を参照して説明すると、辻較波として
バイアスレベル+eo、 −eoとする各三角波E1、
E2を設定し、これら三角波E1、E2と入力信号5L
f)i幅しベルとを比較する。この比較の結果、入力信
号Sの揖幅レベルが三角波E1のレベルよりも高くなる
と、その期間をハイレベルとする第1のパルス幅変調信
号P1を作成し、−方、入力信号Sの搬幅レベルが三角
波E2のレベルよりも低くなると、この期間ハイレベル
とする第2のパルス幅変調信号PII12を作成する。Therefore, each pulse width modulation signal is created as follows. To explain with reference to FIG. 4, each triangular wave E1 with bias level +eo, -eo as a cross comparison wave,
E2 is set, and these triangular waves E1, E2 and input signal 5L
f) Compare i width and bell. As a result of this comparison, when the amplitude level of the input signal S becomes higher than the level of the triangular wave E1, a first pulse width modulation signal P1 having a high level during that period is created. When the level becomes lower than the level of the triangular wave E2, a second pulse width modulation signal PII12 is created to be at a high level during this period.
そうして、このように得られた各パルス幅変調信号P1
、pm2は第3図に示すH形増幅回路の各励振器1〜4
に送られるようになっており、具体的にパルス幅変調信
号Pn+1は励振器1,2に送られ、−方のパルス幅変
調信号Pm2は励振器3,4に送られている。なお、励
振器1〜4はそれぞれパワートランジスタ5〜8を導通
・非導通制御するもので、それぞれ電気的に絶縁されて
いる。また、パワートランジスタ5〜8は、直列接続さ
れたパワートランジスタ5.7と6.8とが並列接続さ
れている。そして、パワートランジスタ5,7および6
,8の各接点間にフィルタ9およびサーボモータ等の負
荷10が接続される。従って、パルス幅変調信号P1が
ハイレベルとなるとパワートランジスタ5,6が共に導
通してa方向に電流が流れ、又パルス幅変調信号pi2
がハイレベルとなるとパワートランジスタ7.8が共に
導通してb方向に電流が流れる。かくして、入力信号S
に比例しした電力増幅された信号が負荷10に供給され
る。Then, each pulse width modulated signal P1 obtained in this way
, pm2 are each exciter 1 to 4 of the H-type amplifier circuit shown in FIG.
Specifically, the pulse width modulation signal Pn+1 is sent to exciters 1 and 2, and the negative pulse width modulation signal Pm2 is sent to exciters 3 and 4. Note that the exciters 1 to 4 control the conduction and non-conduction of the power transistors 5 to 8, respectively, and are electrically insulated from each other. Further, the power transistors 5 to 8 are power transistors 5.7 and 6.8 connected in series and connected in parallel. and power transistors 5, 7 and 6
, 8, a filter 9 and a load 10 such as a servo motor are connected between the contacts. Therefore, when the pulse width modulation signal P1 becomes high level, both the power transistors 5 and 6 become conductive, and a current flows in the direction a, and the pulse width modulation signal pi2
When becomes high level, both power transistors 7 and 8 become conductive, and a current flows in the b direction. Thus, the input signal S
A power amplified signal proportional to is supplied to the load 10.
ところで、上記回路では相補形の各パルス幅変調信号P
IIL PIl12を得ているので、これらパルス幅変
調信@PII11、pm2が同時にハイレベルとなるこ
とは有得ない。しかしながら、各パルス幅変調信号Pm
l、Pm2を作成するためにコンパレータ等の回路が使
用されるが、これらコンパレータ等に供給する電源電圧
が低下すると、動作が不安定となって各パルス幅変調信
号Pml、Pm2が同時にハイレベルとなることがある
。このように同時にハイレベルとなると、パワートラン
ジスタ5と7あるいは6と8が同時に導通してパワー電
源11が短絡状態となってしまい大きなyfi格電流が
流れパワートランジスタ5〜8等が焼損してしまう。By the way, in the above circuit, each complementary pulse width modulation signal P
IIL PIl12 is obtained, so it is impossible for these pulse width modulated signals @PII11 and pm2 to become high level at the same time. However, each pulse width modulation signal Pm
Circuits such as comparators are used to generate Pml and Pm2, but when the power supply voltage supplied to these comparators decreases, the operation becomes unstable and the pulse width modulation signals Pml and Pm2 become high level at the same time. It may happen. If the level becomes high at the same time like this, power transistors 5 and 7 or 6 and 8 become conductive at the same time, and the power source 11 becomes short-circuited, causing a large yfi rating current to flow and burning out the power transistors 5 to 8, etc. .
(発明が解決しようとする問題点)
このように電源電圧の低下により動作が不安定となって
過短絡電流が流れてしまう。(Problems to be Solved by the Invention) As described above, the operation becomes unstable due to the drop in power supply voltage, and an over-short circuit current flows.
そこで本発明は上記問題点を解決するために、電源電圧
が低下したときの過短絡電流の発生を防止できるパルス
幅変調回路を提供することを目的とする。SUMMARY OF THE INVENTION In order to solve the above problems, it is an object of the present invention to provide a pulse width modulation circuit that can prevent over-short circuit current from occurring when the power supply voltage drops.
[発明の構成]
(問題点を解決するための手段)
本発明は、入力信号を変調回路により位相の異なる相補
形の各パルス幅変調信号に変調し、この後、これらパル
ス幅変調信号により各スイッチング素子をパルス幅変調
信号別に作動させて電力増幅したR終パルス幅変調信号
を得るパルス幅変調回路において、各スイッチング素子
を駆動するための変調回路を含む前段回路の電源異常を
検知してスイッチング素子からの最終パルス幅変調信号
の出力を強制的に阻止する出力しゃ断回路を協えて上記
目的を達成しようとするパルス幅変調回路である。[Structure of the Invention] (Means for Solving the Problems) The present invention modulates an input signal into complementary pulse width modulation signals having different phases using a modulation circuit, and then modulates each pulse width modulation signal using these pulse width modulation signals. In a pulse width modulation circuit that operates switching elements for each pulse width modulation signal to obtain a power-amplified R final pulse width modulation signal, switching is performed by detecting a power supply abnormality in a preceding stage circuit including a modulation circuit for driving each switching element. This pulse width modulation circuit attempts to achieve the above object by using an output cutoff circuit that forcibly blocks the output of the final pulse width modulation signal from the element.
(作用)
このような手段を備えたことにより、変調回路を含む前
段回路の電源異常が検知されると、スイッチング素子か
らのR終パルス幅変調信号の出力が強制的に阻止さ°れ
る。(Function) By providing such a means, when an abnormality in the power supply of the front stage circuit including the modulation circuit is detected, the output of the R final pulse width modulation signal from the switching element is forcibly blocked.
(実施例)
以下、本発明の第1実施例について図面を参照して説明
する。なお、第3図と同一部分には同一符号を付しであ
る。(Example) Hereinafter, a first example of the present invention will be described with reference to the drawings. Note that the same parts as in FIG. 3 are given the same reference numerals.
第1図はパルス幅変調回路の構成図である。同図におい
て20は変調回路であって、三角波発生回路21からの
三角波および信号増幅器22を通ってくる入力信号Sを
入力して前記入力信号Sをその振幅レベルに応じた互い
に180度位相の異なる相補形の各パルス幅変調信号P
Il11、PI3に変調する機能を持ったものである。FIG. 1 is a block diagram of a pulse width modulation circuit. In the same figure, 20 is a modulation circuit which inputs the triangular wave from the triangular wave generating circuit 21 and the input signal S passing through the signal amplifier 22, and outputs the input signal S with a phase difference of 180 degrees from each other according to the amplitude level of the input signal S. Each complementary pulse width modulation signal P
It has a function of modulating to Il11 and PI3.
具体的な構成は、各コンパレータ23.24を有しこれ
らコンパレータ23.24にそれぞれ三角波および入力
信号Sが入力されるようになっている。なお、コンパレ
ータ23に送られる三角波はバイアス回路(不図示)に
より+eOのバイアスが掛けられ、またコンパレータ2
4に送られる三角波は前記バイアス回路により−eOの
バイアスが掛けられている。そして、各パルス幅変調信
号P1およびPm2は出力しゃ断回路30を通ってH形
増幅回路25に送られるようになっている。このH形増
幅回路25は各パルス幅変調信号pm1、Pm2を受け
て電力増幅して最終的なパルス幅変調信号G@得るもの
で、その構成は第3図に示す回路と同一構成となってい
る。なお、得られる最終パルス幅変調信号Gはフィルタ
回路等を通ってサーボモータ等の負荷に供給される。ま
た、端子e%e′間にはパワー電源が接続される。The specific configuration includes comparators 23 and 24, and a triangular wave and an input signal S are respectively input to these comparators 23 and 24. Note that the triangular wave sent to the comparator 23 is biased by +eO by a bias circuit (not shown), and the triangular wave sent to the comparator 23 is
The triangular wave sent to 4 is biased by -eO by the bias circuit. Each of the pulse width modulated signals P1 and Pm2 is sent to the H-type amplifier circuit 25 through the output cutoff circuit 30. This H-type amplifier circuit 25 receives each pulse width modulation signal pm1, Pm2 and amplifies the power to obtain the final pulse width modulation signal G@, and its configuration is the same as the circuit shown in FIG. There is. Note that the obtained final pulse width modulation signal G is supplied to a load such as a servo motor through a filter circuit or the like. Further, a power source is connected between the terminals e%e'.
さて、前記出力しゃ断回路30はコンパレータ23.2
4や信号増幅器22の電′FA電圧を検知して所定電圧
値以下に低下したことを検知すると各パルス幅変調信号
P1、PI112を接地ラインに流してH形増幅器25
から最終パルス幅変調信号Gの出力を強制的に阻止する
殿能を持ったものである。Now, the output cutoff circuit 30 is connected to the comparator 23.2.
4 and the signal amplifier 22, and when it is detected that the voltage has dropped below a predetermined voltage value, the pulse width modulation signals P1 and PI112 are sent to the ground line to the H-type amplifier 25.
It has the ability to forcibly prevent the output of the final pulse width modulated signal G from the output of the final pulse width modulated signal G.
具体的には各パルス幅変調信号pm1、pm2が通る各
ライン31.32にそれぞれゲート回路として機能させ
るしゃ所用スイッチング素子のN P N形トランジス
タ(以下、トランジスタと省略する)Ql、Q2のコレ
クタを接続し、−方、コンパレータ23.24や信号増
幅器22の電源電圧を見て所定電圧値以下に低下したこ
とを検知する電源電圧検知回路33を設けてN源低下を
検知したときに各トランジスタQ1、Q2のベースにハ
イレベルの検知信号を送出して各トランジスタQ1、Q
2を導通させる構成となっている。Specifically, the collectors of N P N-type transistors (hereinafter abbreviated as transistors) Ql and Q2, which are switching elements required to function as gate circuits, are connected to the lines 31 and 32 through which the pulse width modulation signals pm1 and pm2 pass, respectively. On the negative side, a power supply voltage detection circuit 33 is provided which detects when the power supply voltage of the comparators 23, 24 and the signal amplifier 22 has decreased below a predetermined voltage value, and when a decrease in the N source is detected, each transistor Q1 , Q2, and sends a high-level detection signal to the base of each transistor Q1, Q2.
2 is made conductive.
次に上記の如く構成された回路の作用について説明する
。各コンパレータ23.24および信号増幅回路22に
供給する電源電圧が通常レベルにあれば、電S電圧検知
回路33はローレベルの検知信号を各トランジスタQ1
、Q2のベースに送るので、各トランジスタQ1、Q2
は非導通状態となっている。従って、各コンパレータ2
3.24から出力される各パルス幅変調信号pm1、P
m2はそれぞれライン31.32を通ってH形増幅回路
25に送られる。これにより、パルス幅変調信号Pml
がハイレベルであれば、パワートランジスタ5.6が共
に導通し、またパルス幅変調信号pm2がハイレベルと
なれば各パワートランジスタ3.4が共に導通し、かく
して入力信号Sの振幅レベルに応じた最終パルス幅変調
信号Gが出力される。Next, the operation of the circuit configured as described above will be explained. If the power supply voltage supplied to each comparator 23, 24 and signal amplification circuit 22 is at a normal level, the power S voltage detection circuit 33 sends a low level detection signal to each transistor Q1.
, Q2, so each transistor Q1, Q2
is in a non-conducting state. Therefore, each comparator 2
3. Each pulse width modulation signal pm1, P output from 24
m2 are respectively sent to the H-type amplifier circuit 25 through lines 31 and 32. As a result, the pulse width modulation signal Pml
When is at a high level, power transistors 5.6 are both conductive, and when pulse width modulation signal pm2 is at a high level, power transistors 3.4 are both conductive, thus responding to the amplitude level of input signal S. A final pulse width modulated signal G is output.
ところが、各コンパレータ23.24や信号増幅回路2
2に供給する電源電圧レベルが所定電圧レベルよりも低
下すると、電源電圧検知回路33はこの低下を検知して
ハイレベルの検知信号を各トランジスタQ1、Q2のベ
ースに送出する。これにより、各トランジスタQ1、Q
2は導通状態となる。従って、各パルス幅変調信号pH
、pm2はそれぞれトランジスタQ1.Q2を通って接
地ラインに流される。もって、H形増幅回路25にはパ
ルス幅変調信号Pm1、Pm2が全く送られなくなり、
H形増幅回路25の動作が停止したのと同一状態となる
。かくして、このとき各パルス幅変調信号pm1、Pm
2が同時にハイレベルとなってもH形増幅回路25に過
短絡電流は流れない。However, each comparator 23, 24 and signal amplification circuit 2
When the power supply voltage level supplied to transistors Q1 and Q2 drops below a predetermined voltage level, power supply voltage detection circuit 33 detects this drop and sends a high level detection signal to the bases of each transistor Q1 and Q2. As a result, each transistor Q1, Q
2 is in a conductive state. Therefore, each pulse width modulated signal pH
, pm2 are transistors Q1., pm2, respectively. It flows through Q2 to the ground line. As a result, the pulse width modulation signals Pm1 and Pm2 are no longer sent to the H-type amplifier circuit 25,
This is the same state as when the operation of the H-type amplifier circuit 25 has stopped. Thus, at this time, each pulse width modulation signal pm1, Pm
2 becomes high level at the same time, no over-short circuit current flows through the H-type amplifier circuit 25.
このように第1実施例においては、変調回路20とH形
増幅器25との間にしゃ所用スイッチング用のトランジ
スタQ1、Q2を接続し、電源低下の検知により各トラ
ンジスタQ1、Q2を導通させて各パルス幅変調信号p
ml、PI112を接地ラインに流す構成としたので、
電源電圧の電圧レベルが低下して同時に各パルス幅変調
信号PIl11、Pm2がハイレベルとなっても、この
ときH形増幅回路25は動作しないのと同一状態とする
ことができ過短絡電流の流れるのを防止できる。従って
、各パワートランジスタ5〜8等を焼損することがなく
なり、さらに過電流スイッチの誤動作を無くすことがで
きる。In this way, in the first embodiment, the transistors Q1 and Q2 for shielding switching are connected between the modulation circuit 20 and the H-type amplifier 25, and each transistor Q1 and Q2 is made conductive when a power drop is detected. pulse width modulation signal p
ml, PI112 was configured to flow into the ground line, so
Even if the voltage level of the power supply voltage decreases and the pulse width modulation signals PIl11 and Pm2 become high level at the same time, the H-type amplifier circuit 25 can be in the same state as not operating at this time, and the over-short circuit current will flow. can be prevented. Therefore, the power transistors 5 to 8, etc. are prevented from being burnt out, and malfunctions of the overcurrent switches can also be eliminated.
次に本発明の第2実施例について第2図に示す構成図を
参照して説明する。なお、第1図と同一部分には同一符
号を付してその詳しい説明は省略する。さて、この回路
は、出力しゃ断回路40の構成を電源低下検知により各
励振器1〜4に電力供給する励振型電源41を直接しゃ
断させるものとしたものである。従って、電源低下検知
回路33から電源低下検知信号が送出されると、励振器
電源41から各励振器1〜5に供給される電源が強制的
にしゃ断され、各パルス幅変調信号Pm1、pm2がH
形増幅回路25に送られてきても各パワートランシタ5
〜8は導通しない。かくして、第2実施例においても過
短絡電流は流れずに上記第1実施例と同様の効果を奏す
ることができる。Next, a second embodiment of the present invention will be described with reference to the configuration diagram shown in FIG. Note that the same parts as in FIG. 1 are given the same reference numerals, and detailed explanation thereof will be omitted. In this circuit, the configuration of the output cutoff circuit 40 is such that the excitation type power source 41 that supplies power to each of the exciters 1 to 4 is directly cut off upon detection of a power drop. Therefore, when a power drop detection signal is sent from the power drop detection circuit 33, the power supplied to each exciter 1 to 5 from the exciter power supply 41 is forcibly cut off, and each pulse width modulation signal Pm1, pm2 is H
Even if the signal is sent to the shaped amplifier circuit 25, each power transistor 5
~8 is not conductive. Thus, in the second embodiment as well, no over-short circuit current flows and the same effects as in the first embodiment can be achieved.
なお、本発明は上記各実施例に限定されるものでなくそ
の主旨を逸脱しない範囲で変形してもよい。例えば、ト
ランジスタQ1、Q2に変えてリレーにより各パルス幅
変調信号を接地ラインに流す構成としてもよい。また、
H形増幅回路25の非動作状態を保持したり、電源電圧
が上昇すればこれに応じてH形増幅器25を復帰する構
成とすることは自由である。Note that the present invention is not limited to the above embodiments, and may be modified without departing from the spirit thereof. For example, instead of the transistors Q1 and Q2, a relay may be used to send each pulse width modulation signal to the ground line. Also,
It is possible to maintain the H-type amplifier circuit 25 in a non-operating state, or to configure the H-type amplifier 25 to return to normal operation in response to a rise in the power supply voltage.
[発明の効果]
以上詳記したように本発明によれば、電′FA電圧が低
下したときの過短絡電流の発生を防止できるパルス幅変
調回路を提供できる。[Effects of the Invention] As described in detail above, according to the present invention, it is possible to provide a pulse width modulation circuit that can prevent generation of over-short circuit current when the FA voltage decreases.
第1図は本発明に係わるパルス幅変調回路の第1実施例
を示す構成図、第2図は本発明回路の第2実施例を示す
構成図、第3図は従来回路の構成図、第4図はパルス幅
変調作用を説明するための図である。
1〜4・・・励振器、5〜8・・・パワートランジスタ
、20・・・変調回路、22・・・信号増幅器、23.
24・・・コンパレータ、25・・・H形増幅器、30
・・・出力しゃ断回路、33・・・電源電圧検知回路、
Ql。
Q2・・・NPN形トランジスタ、40・・・出力しゃ
断回路、41・・・励振器電源。
出願人代理人 弁理士 鈴江武彦
第 3 図
第4図FIG. 1 is a block diagram showing a first embodiment of a pulse width modulation circuit according to the present invention, FIG. 2 is a block diagram showing a second embodiment of the circuit of the present invention, FIG. 3 is a block diagram of a conventional circuit, and FIG. FIG. 4 is a diagram for explaining the pulse width modulation effect. 1-4... Exciter, 5-8... Power transistor, 20... Modulation circuit, 22... Signal amplifier, 23.
24... Comparator, 25... H-type amplifier, 30
...output cutoff circuit, 33...power supply voltage detection circuit,
Ql. Q2...NPN transistor, 40...Output cutoff circuit, 41...Exciter power supply. Applicant's agent Patent attorney Takehiko Suzue Figure 3 Figure 4
Claims (3)
波とを入力して変調回路により位相の異なる相補形の各
パルス幅変調信号に変調し、この後、これらパルス幅変
調信号により各スイッチング素子を前記パルス幅変調信
号別に作動させて電力増幅した最終パルス幅変調信号を
得るパルス幅変調回路において、前記各スイッチング素
子を駆動するための前記変調回路を含む前段回路の電源
異常を検知して前記スイッチング素子からの前記最終パ
ルス幅変調信号の出力を強制的に阻止する出力しゃ断回
路を具備したことを特徴とするパルス幅変調回路。(1) The input signal and each comparison wave with different bias levels are inputted and modulated into complementary pulse width modulation signals with different phases by a modulation circuit, and then each switching element is controlled by these pulse width modulation signals. In the pulse width modulation circuit that operates each of the pulse width modulation signals to obtain a power-amplified final pulse width modulation signal, the switching element is activated by detecting a power supply abnormality in a pre-stage circuit including the modulation circuit for driving each of the switching elements. A pulse width modulation circuit comprising an output cutoff circuit for forcibly blocking output of the final pulse width modulation signal from the element.
子との間にしや断用スイッチング素子を接続し、電源低
下の検知により前記しや断用スイッチング素子を導通さ
せてパルス幅変調信号を接地ラインに流す特許請求の範
囲第(1)項記載のパルス幅変調回路。(2) The output cutoff circuit connects a switching element for shielding between the modulation circuit and each switching element, turns on the switching element for shielding when a power drop is detected, and transmits the pulse width modulation signal to the ground line. A pulse width modulation circuit according to claim (1).
きにスイッチング素子を励磁する励磁器への電源をしや
断する特許請求の範囲第(1)項記載のパルス幅変調回
路。(3) The pulse width modulation circuit according to claim (1), wherein the output cutoff circuit cuts off the power supply to the exciter that excites the switching element when a drop in the voltage of the power supply is detected.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP61144119A JPS631209A (en) | 1986-06-20 | 1986-06-20 | Pulse width modulation circuit |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP61144119A JPS631209A (en) | 1986-06-20 | 1986-06-20 | Pulse width modulation circuit |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS631209A true JPS631209A (en) | 1988-01-06 |
Family
ID=15354634
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP61144119A Pending JPS631209A (en) | 1986-06-20 | 1986-06-20 | Pulse width modulation circuit |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS631209A (en) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2003051724A (en) * | 2001-08-08 | 2003-02-21 | Sony Corp | Digital power amplifier and digital/analog converter |
CN102843106A (en) * | 2012-09-25 | 2012-12-26 | 上海贝岭股份有限公司 | Overcurrent protection method for D type power amplification chips |
-
1986
- 1986-06-20 JP JP61144119A patent/JPS631209A/en active Pending
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2003051724A (en) * | 2001-08-08 | 2003-02-21 | Sony Corp | Digital power amplifier and digital/analog converter |
CN102843106A (en) * | 2012-09-25 | 2012-12-26 | 上海贝岭股份有限公司 | Overcurrent protection method for D type power amplification chips |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5554959A (en) | Linear power amplifier with a pulse density modulated switching power supply | |
US3976955A (en) | Protective circuit for pulse width modulated signal amplifier | |
KR20060126541A (en) | Gate control circuit with soft start/stop function | |
US7205834B2 (en) | Power amplifier | |
JPS631209A (en) | Pulse width modulation circuit | |
JPS6331205A (en) | Differential amplifier circuit | |
US4216437A (en) | Protective circuitry for push-pull amplifiers | |
JP2001177387A (en) | Load driver | |
JP2004056254A (en) | Power amplifier | |
JP2004282959A (en) | Drive device of voltage-control type drive element | |
JPH07254824A (en) | Amplifier | |
JPH06196941A (en) | Pulse width modulating and amplifying circuit | |
JPH11239029A (en) | Pulse width modulation amplifier circuit | |
KR790001825Y1 (en) | Protective circuit for pulse width modulated signal amplifier | |
JPS6359213A (en) | Pulse width modulation circuit | |
JPH03159408A (en) | Protection circuit for switching amplifier | |
JPS6333368Y2 (en) | ||
JPH09331219A (en) | Load short-circuit detection circuit | |
JPS6348970Y2 (en) | ||
JPS587688Y2 (en) | Transistor amplifier protection circuit | |
JPH0669732A (en) | Power amplifier circuit | |
JPS5827409A (en) | Low frequency amplifying circuit | |
JPS63242008A (en) | Highly efficient class b amplifier | |
JPS639278Y2 (en) | ||
JPS6348971Y2 (en) |