JPS631156A - Facsimile control processing system - Google Patents

Facsimile control processing system

Info

Publication number
JPS631156A
JPS631156A JP61143423A JP14342386A JPS631156A JP S631156 A JPS631156 A JP S631156A JP 61143423 A JP61143423 A JP 61143423A JP 14342386 A JP14342386 A JP 14342386A JP S631156 A JPS631156 A JP S631156A
Authority
JP
Japan
Prior art keywords
repeat
signal
time
delay time
frame
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP61143423A
Other languages
Japanese (ja)
Inventor
Toshishige Fukuda
福田 敏成
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP61143423A priority Critical patent/JPS631156A/en
Publication of JPS631156A publication Critical patent/JPS631156A/en
Pending legal-status Critical Current

Links

Landscapes

  • Facsimile Transmission Control (AREA)

Abstract

PURPOSE:To attain sure retransmission by providing a delay time detection circuit and a repeat sending time setting circuit setting a time sending a repeat signal corresponding to the detected delay time. CONSTITUTION:The delay time detection circuit 7 detects the delay time of a line connected between a sending side and a receiving side. The repeat sending time setting circuit receiving the notice of the delay time calculates an optimum time width returning a repeat signal to the sending side and sets it. If an error is detected by a CRC calculation circuit 5 in a frame (j) sent from the sending side, the repeat sending time setting circuit receiving the notice of an error signal commands the sending time of a repeat signal having an optimum set time width and sends the result to the sending side via a line. The repeat detection circuit 3 detecting the said repeat signal sends the signal again from the frame (j) detecting the error.

Description

【発明の詳細な説明】 〔概要〕 この発明は、受信側で受信したフレーム毎の受信データ
に対して誤りが検出された場合に、再送を行うようにし
たファクシミリ制御処理方式において、受信データの誤
りを検出するCRC計算回路と、送信側と受信側とにお
ける遅延時間を検出する遅延時間検出回路と、検出され
た遅延時間に対応してリピート信号を送出する時間の設
定を行うリピート送出時間設定回路とを設け、CRC計
算回路によってフレーム毎の受信データに対して誤りが
検出された場合に、リピート送出時間設定回路によって
設定された所定時間の間、リピート信号を送信側に返送
して当該誤りの検出されたフレームから再送するように
している。
[Detailed Description of the Invention] [Summary] The present invention provides a facsimile control processing system that performs retransmission when an error is detected in the received data for each frame received on the receiving side. A CRC calculation circuit that detects errors, a delay time detection circuit that detects the delay time between the transmitting side and the receiving side, and a repeat transmission time setting that sets the time to transmit the repeat signal in accordance with the detected delay time. A circuit is provided, and when an error is detected in the received data for each frame by the CRC calculation circuit, a repeat signal is returned to the transmitting side for a predetermined time set by the repeat transmission time setting circuit to detect the error. The frame is retransmitted starting from the detected frame.

〔産業上の利用分野〕[Industrial application field]

本発明は、フレーム毎に誤りを検出して再送を行うファ
クシミリ通信において、衛星回線などを用いた場合に生
じる信号の遅延に対応してリピート信号の送出時間を設
定するよう構成したファクシミリ制御処理方式に関する
ものである。
The present invention provides a facsimile control processing method configured to set the repeat signal transmission time in response to signal delays that occur when satellite lines are used in facsimile communication that detects errors and retransmits each frame. It is related to.

〔従来の技術〕[Conventional technology]

従来、フレーム毎に送信したデータの誤りのを無を受信
側で検出し、誤りが検出された場合にリピート信号を送
信側に返送して当該誤りの生じたフレームから再送を行
うファクシミリ制御処理方式がある。このファクシミリ
制御処理方式では、第4図および第5図に示すように、
送信バッファ1およびCRC計算回路2から回線に対し
て夫々送信されたフレーム毎の画データおよびCRC信
号は、受信側の受信バッファ4によって受信され、lフ
レーム毎の画データとして復調回路などに供給され、画
像として記録される。また、受信バッファ4によって受
信されたCRC信号は、CRC計算回路5によって受信
した画データに誤りがあったか否かが計算される。誤り
が検出された場合には、エラー信号がリピート送出回路
6−1に通知され、受信側から送信側に向けてリピート
信号が返送される0例えば第5図(イ)に示すように、
フレーム(3)を受信した時にCRC計算回路5によっ
てエラーが検出された場合、フレーム(4)を受信中に
送信側に向けて第5図(イ)および(ロ)に示すように
リピート信号が返送される。このリピート信号を受信し
たリピート検出回路3は、エラーの生じたフレーム(3
)から図示のように再送を行わせていた。
Conventionally, this is a facsimile control processing method in which the receiving side detects errors in the data transmitted for each frame, and if an error is detected, a repeat signal is sent back to the transmitting side and retransmission starts from the frame where the error occurred. There is. In this facsimile control processing method, as shown in FIGS. 4 and 5,
The image data and CRC signal for each frame transmitted from the transmission buffer 1 and the CRC calculation circuit 2 to the line are received by the reception buffer 4 on the receiving side, and are supplied to a demodulation circuit etc. as image data for each frame. , recorded as an image. Further, regarding the CRC signal received by the reception buffer 4, a CRC calculation circuit 5 calculates whether or not there is an error in the received image data. If an error is detected, an error signal is notified to the repeat sending circuit 6-1, and a repeat signal is sent back from the receiving side to the transmitting side.For example, as shown in FIG. 5(A),
If an error is detected by the CRC calculation circuit 5 when frame (3) is received, a repeat signal is sent to the transmitting side while receiving frame (4) as shown in Fig. 5 (a) and (b). It will be sent back. The repeat detection circuit 3 that received this repeat signal detects the frame (3) in which the error occurred.
) as shown in the figure.

(発明が解決しようとする問題点〕 従来は、第5図を用いて説明したリピート信号の送出時
間やトレーニング信号などを出す時間がいわば固定化さ
れているため、回線として例えば衛星を経由した回線(
を諸口線)を用いる場合、当該回線を伝播する信号の遅
延によって通信ができなくなってしまうという問題点が
あった。
(Problems to be Solved by the Invention) Conventionally, the transmission time of repeat signals and training signal transmission times explained using FIG. (
When using a multi-channel line), there was a problem in that communication could not be established due to delays in signals propagating through the line.

〔問題点を解決するための手段〕[Means for solving problems]

本発明は、前記問題点を解決するために、受信データの
誤りを検出するCRC計算回路と、送信側と受信側とに
おける遅延時間を検出する遅延時間検出回路と、検出さ
れた遅延時間に対応してリピート信号を送出する時間の
設定を行うリピート送出時間設定回路とを設け、リピー
ト送出時間設定回路によって設定された所定時間の間、
リピート信号を送信側に返送するようにしている。
In order to solve the above-mentioned problems, the present invention provides a CRC calculation circuit that detects errors in received data, a delay time detection circuit that detects a delay time between the transmitting side and the receiving side, and a delay time detection circuit that corresponds to the detected delay time. and a repeat transmission time setting circuit for setting the time for transmitting the repeat signal, and for a predetermined time set by the repeat transmission time setting circuit.
A repeat signal is sent back to the sending side.

第1図に示す本発明の原理構成を用いて問題点を解決す
るための手段を説明する。
Means for solving the problems will be explained using the principle configuration of the present invention shown in FIG.

第1図において、リピート検出回路3は、回線からリピ
ート信号を検出するものである。
In FIG. 1, a repeat detection circuit 3 detects repeat signals from a line.

受信バッファ4は、回線を介して受信した信号を一時的
に格納するものである。
The reception buffer 4 temporarily stores signals received via the line.

CRC計算回路5は、受信した信号に誤りがあるか否か
を計算するものである。
The CRC calculation circuit 5 calculates whether or not there is an error in the received signal.

リピート送出回路6は、リピート信号を送信側に返送す
るものである。
The repeat sending circuit 6 sends the repeat signal back to the transmitting side.

遅延時間検出回路7は、送信側と受信側との間に接続さ
れた回線の遅延時間を検出するものである。  リピー
ト送出時間設定回路8は、遅延時間検出回路7によって
検出された遅延時間に基づいて、最適なリピート時間を
設定するものである。
The delay time detection circuit 7 detects the delay time of a line connected between the sending side and the receiving side. The repeat transmission time setting circuit 8 sets an optimum repeat time based on the delay time detected by the delay time detection circuit 7.

〔作用〕[Effect]

第1図を用いて説明した構成を採用し、まず、遅延時間
検出回路7が回線の遅延時間の検出を行う。この遅延時
間は、リピート信号を送信側のリピート検出回路3に対
して送信して送信バッファ1が送信中のフレームi (
iは1ないしn)の送信を中断させ、このフレームiの
送信の中断が回線を介して遅延時間検出回路7によって
検出されるまでの時間に基づいて算出される。この遅延
時間の通知を受けたリピート送出時間設定回路8は、リ
ピート信号を送信側に返送する最適な時間幅を算出して
設定する。この状態で、送信側から送信されたフレーム
jにおいてCRC計算回路5によってエラーが検出され
た場合、このエラー信号の通知を受けたリピート送出時
間設定回路8は、前記設定した最適な時間幅を持つリピ
ート信号の送出時間をリピート送出回路6に対して指令
して回線を介して送信側に送信する。このリピート信号
を検出したリピート検出回路3は、エラーが検出された
フレームjから再送する。
The configuration explained using FIG. 1 is adopted, and first, the delay time detection circuit 7 detects the delay time of the line. This delay time is determined by transmitting a repeat signal to the repeat detection circuit 3 on the transmitting side and transmitting the frame i (
i interrupts the transmission of frames 1 to n), and is calculated based on the time until the interruption of the transmission of frame i is detected by the delay time detection circuit 7 via the line. The repeat transmission time setting circuit 8 that has received the notification of this delay time calculates and sets the optimum time width for returning the repeat signal to the transmitting side. In this state, if the CRC calculation circuit 5 detects an error in the frame j transmitted from the transmitting side, the repeat transmission time setting circuit 8 that has been notified of this error signal will set the repeat transmission time setting circuit 8 to have the set optimal time width. The repeat signal sending circuit 6 is instructed to send out the repeat signal and sends it to the sending side via the line. The repeat detection circuit 3 that detected this repeat signal retransmits the frame j starting from the frame j where the error was detected.

〔実施例〕〔Example〕

次に、第1図ないし第3図を用いて本発明の原理構成お
よび動作を詳細に説明する。
Next, the principle structure and operation of the present invention will be explained in detail using FIGS. 1 to 3.

まず、第2図を用いて第1図図示構成の動作を説明する
First, the operation of the configuration shown in FIG. 1 will be explained using FIG. 2.

第2図において、図中■リピート信号は、受信側のリピ
ート送出回路6から回線に送出されたものを示す、これ
は、受信側のCRC計算回路5によって現在受信中の例
えばフレーム(3)の画データの受信にエラーが生じて
いることが計算されたので、リピート送出口路6からリ
ピート信号が回線に送出されたことを意味している。こ
のリピート信号が送出される時間を図示のように時間t
とする。
In FIG. 2, the repeat signal (■) in the figure indicates the signal sent to the line from the repeat sending circuit 6 on the receiving side. Since it has been calculated that an error has occurred in the reception of the image data, this means that a repeat signal is sent to the line from the repeat output path 6. The time t during which this repeat signal is sent out is shown in the figure.
shall be.

図中■リピート信号は、受信側から送出されたものが、
送信側のリピート検出回路3によって検出された状態を
示す、これは、受信側から送信側にリピート信号が到達
するのに、時間t1を要したことを意味している。
■The repeat signal in the diagram is the one sent from the receiving side.
This shows a state detected by the repeat detection circuit 3 on the transmitting side, which means that it took time t1 for the repeat signal to reach the transmitting side from the receiving side.

図中■フレーム信号は、送信側の送信バッファ1が次の
フレーム(4)を送信中に図中■でリピート信号の通知
を受けたので、当該フレーム(4)の送信を中断したこ
とを意味している。
The ■ frame signal in the figure means that the transmission buffer 1 on the transmitting side received the repeat signal notification at ■ in the figure while transmitting the next frame (4), and therefore interrupted the transmission of the frame (4). are doing.

図中■フレーム信号は、受信側で図中■フレーム(4)
の信号が受信された状態を示す。図中に示す時間t2は
、フレーム(4)の信号が送信側から受信側に到達する
のに要した時間である。
■Frame in the figure The signal is sent to the receiving side as ■Frame (4) in the figure.
indicates that a signal has been received. The time t2 shown in the figure is the time required for the signal of frame (4) to reach the receiving side from the transmitting side.

以上算出した時間t、および時間t2などに基づいて、
回線をリピート信号などが伝播するために要する遅延時
間が第1図図中遅延時間検出回路7によって算出され、
図中■に点線を用いて示すように、図中■フレーム(4
)の信号が中断した後にも、リピート信号が継続して送
出されるようにリピート信号が第1図図中リピート送出
時間設定回路8によって設定されることにより、リピー
ト信号の検出を確実に行わせることが可能となる。
Based on the time t and time t2 calculated above,
The delay time required for a repeat signal to propagate through the line is calculated by the delay time detection circuit 7 in FIG.
As shown using the dotted line in ■ in the figure,
) The repeat signal is set by the repeat sending time setting circuit 8 in FIG. 1 so that the repeat signal is continuously sent out even after the signal of ) is interrupted, thereby ensuring that the repeat signal is detected. becomes possible.

次に、第3図を用いてリピート信号の遅延時間を設定す
る動作を詳細に説明する。
Next, the operation of setting the delay time of the repeat signal will be explained in detail using FIG.

第3図(イ)は遅延時間を検出する状態を示す。FIG. 3(a) shows a state in which delay time is detected.

図中■リピート信号は、受信側のリピート送出回路6か
ら図示のような時間tを波形として送出したものを示す
In the figure, the repeat signal (2) indicates a signal sent from the repeat sending circuit 6 on the receiving side as a waveform having the time t as shown in the figure.

図中■フレーム信号は、図中■でリピート信号が送信側
によって検出され、次にフレーム(4)の送信が中断さ
れ、受信側で検出される状態を示す。
The frame signal ``■'' in the figure shows a state in which the repeat signal is detected by the transmitting side at ``■'' in the figure, and then the transmission of frame (4) is interrupted and detected by the receiving side.

ここで、図中TIは、受信側から送信側にリピート信号
を送出してから、フレーム(4)の信号の中断が受信側
に到達するまでの時間を示す。
Here, TI in the figure indicates the time from when a repeat signal is sent from the receiving side to the transmitting side until the interruption of the signal of frame (4) reaches the receiving side.

以上のようにして、回線の遅延時間T1が検出される。In the manner described above, the line delay time T1 is detected.

次に、第3図(ロ)は遅延時間T、からりビート信号を
送出する時間を設定する状態を示す。
Next, FIG. 3(b) shows a state in which the delay time T and the time for transmitting the Karari beat signal are set.

図中■リピート信号は、リピート送出時間設定回路8に
よって最適な時間Tにリピート信号が設定された状態を
示す。これは、図中■で検出された遅延時間T、に基づ
いて、図中■フレーム信号中のフレーム(4)が中断し
た後にも、当該リピート信号が送出されるように図示時
間T2だけ長くして設定しである。
In the figure, ``Repeat signal'' indicates a state in which the repeat signal is set to the optimum time T by the repeat sending time setting circuit 8. This is based on the delay time T detected at ■ in the figure, and lengthens the illustrated time T2 so that the repeat signal is sent even after frame (4) in the frame signal ■ in the figure is interrupted. This is the setting.

このように、フレーム(4)の信号が受信側で検出され
なくなった後にも、リピート信号が回線上に送出され、
確実に当該リピート信号が検出されることとなる。これ
により、リピート信号の返送による再送が確実に行われ
るようになる。
In this way, even after the signal of frame (4) is no longer detected on the receiving side, a repeat signal is sent out on the line,
This ensures that the repeat signal is detected. This ensures retransmission by returning the repeat signal.

〔発明の効果〕〔Effect of the invention〕

以上説明したように、本発明によれば、受信データの誤
りを検出するCRC計算回路と、送信側と受信側とにお
ける遅延時間を検出する遅延時間検出回路と、検出され
た遅延時間に対応してリビ−ト信号を送出する時間の設
定を行うリピート送出時間設定回路とを設け、リピート
送出時間設定回路によって設定された所定時間の間、リ
ピート信号を送信側に返送する構成を採用しているため
、回線の遅延時間に合致させてリピート信号の送出時間
を自動的に最適に設定して確実に再送を行うことができ
る。
As explained above, according to the present invention, a CRC calculation circuit that detects errors in received data, a delay time detection circuit that detects a delay time between the sending side and the receiving side, and a CRC calculation circuit that detects errors in received data, a delay time detection circuit that detects a delay time between the sending side and the receiving side, and a and a repeat transmission time setting circuit for setting the time for transmitting the repeat signal, and the repeat signal is returned to the transmitting side for a predetermined time set by the repeat transmission time setting circuit. Therefore, the transmission time of the repeat signal can be automatically and optimally set to match the delay time of the line, and retransmission can be reliably performed.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図は本発明の原理構成図、第2図は本発明の動作タ
イミングチャート、第3図は本発明の動作説明図、第4
図は従来方式の構成図、第5図は従来方式の動作タイム
チャートを示す。 図中、1は送信バッファ、2.5はCRC計算回路、3
はリピート検出回路、4は受信バッファ、6はリピート
送出回路、7は遅延時間検出回路、8はリピート送出時
間設定回路を表す。
FIG. 1 is a principle configuration diagram of the present invention, FIG. 2 is an operation timing chart of the present invention, FIG. 3 is an explanatory diagram of the operation of the present invention, and FIG.
The figure shows a configuration diagram of the conventional system, and FIG. 5 shows an operation time chart of the conventional system. In the figure, 1 is a transmission buffer, 2.5 is a CRC calculation circuit, and 3
4 represents a repeat detection circuit, 4 a reception buffer, 6 a repeat transmission circuit, 7 a delay time detection circuit, and 8 a repeat transmission time setting circuit.

Claims (1)

【特許請求の範囲】 受信側で受信したフレーム毎の受信データに対して誤り
が検出された場合に、再送信号を送信側に返送して誤り
の検出されたフレームから再送するよう構成したファク
シミリ制御処理方式において、 受信データの誤りを検出するCRC計算回路(5)と、 送信側と受信側との間における遅延時間を検出する遅延
時間検出回路(7)と、 この遅延時間検出回路(7)によって検出された遅延時
間に対応してリピート信号を送出する時間の設定を行う
リピート送出時間設定回路(8)とを備え、前記CRC
計算回路(5)によってフレーム毎の受信データに対し
て誤りが検出された場合に、前記リピート送出時間設定
回路(8)によって設定された所定時間の間、リピート
信号を送信側に返送して当該誤りの検出されたフレーム
から再送するよう構成したことを特徴とするファクシミ
リ制御処理方式。
[Claims] A facsimile control configured to send a retransmission signal back to the transmitting side and retransmitting the frame starting from the frame in which the error was detected, when an error is detected in received data for each frame received at the receiving side. The processing method includes a CRC calculation circuit (5) that detects errors in received data, a delay time detection circuit (7) that detects a delay time between the sending side and the receiving side, and this delay time detection circuit (7). a repeat transmission time setting circuit (8) for setting a time for transmitting a repeat signal in accordance with the delay time detected by the CRC;
When an error is detected in the received data for each frame by the calculation circuit (5), a repeat signal is returned to the transmitting side for a predetermined time set by the repeat transmission time setting circuit (8), and the corresponding A facsimile control processing method characterized in that a frame in which an error is detected is retransmitted.
JP61143423A 1986-06-19 1986-06-19 Facsimile control processing system Pending JPS631156A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP61143423A JPS631156A (en) 1986-06-19 1986-06-19 Facsimile control processing system

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP61143423A JPS631156A (en) 1986-06-19 1986-06-19 Facsimile control processing system

Publications (1)

Publication Number Publication Date
JPS631156A true JPS631156A (en) 1988-01-06

Family

ID=15338395

Family Applications (1)

Application Number Title Priority Date Filing Date
JP61143423A Pending JPS631156A (en) 1986-06-19 1986-06-19 Facsimile control processing system

Country Status (1)

Country Link
JP (1) JPS631156A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1061901C (en) * 1997-03-12 2001-02-14 厦门大学 Supported solid-acid catalyst for producing butyl acetic ether

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1061901C (en) * 1997-03-12 2001-02-14 厦门大学 Supported solid-acid catalyst for producing butyl acetic ether

Similar Documents

Publication Publication Date Title
US4549297A (en) Data retransmitting system
JPS59175242A (en) Arq transmitting system
JP3000911B2 (en) Automatic setting of optimal number of frames waiting for retransmission of automatic retransmission protocol in mobile facsimile communication
JPS631156A (en) Facsimile control processing system
EP0268664B1 (en) A method of coupling a data transmitter unit to a signal line and an apparatus for performing the invention
JP3190869B2 (en) Data transmission method
JPS6119581Y2 (en)
JPS5983430A (en) Serial transmission circuit
JP2847777B2 (en) Retransmission method of loop network
JPS62269561A (en) Data transmission equipment
JP2541492B2 (en) Microprocessor remote reset method
JPS6239929A (en) Data transmission equipment
JPS63102424A (en) Signal transmitter
JPH0370229A (en) Data comparison synchronizing system serial communication system
JPS6133074A (en) Data transmission system
JP2768292B2 (en) Automatic setting method and number of waiting frames in automatic retransmission control protocol
JP2747151B2 (en) Apparatus and method for establishing data link
JP2558119B2 (en) Transceiver circuit
JPS6232728A (en) Electric light line carrier remote control device
JP2000216759A (en) System and method for transmitting data
JPH09326783A (en) Data line changeover controller
JPS6248832A (en) Communication control equipment
JPS63117528A (en) Error resending system
JPS6182544A (en) Transmission system
JPH0624373B2 (en) Communications system