JPS63115358A - Manufacture of groove digging type capacitor - Google Patents

Manufacture of groove digging type capacitor

Info

Publication number
JPS63115358A
JPS63115358A JP26081186A JP26081186A JPS63115358A JP S63115358 A JPS63115358 A JP S63115358A JP 26081186 A JP26081186 A JP 26081186A JP 26081186 A JP26081186 A JP 26081186A JP S63115358 A JPS63115358 A JP S63115358A
Authority
JP
Japan
Prior art keywords
oxide film
groove
substrate
forming
heat treatment
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP26081186A
Other languages
Japanese (ja)
Inventor
Hirotaka Amakawa
天川 博隆
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP26081186A priority Critical patent/JPS63115358A/en
Publication of JPS63115358A publication Critical patent/JPS63115358A/en
Pending legal-status Critical Current

Links

Landscapes

  • Drying Of Semiconductors (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

PURPOSE:To improve the electric strength, prevent the breaking of wire at steps and make the capacitor very small by forming a capacitor in which the corners of the groove opening section are rounded. CONSTITUTION:After covering a silicon substrate 1 with an etching mask for forming a groove 6, oxygen ions 5a are obliquely implanted right below the opening end of the mask. Thereafter, the groove 6 is formed using the etching mask. Then a heat treatment is performed to form an oxide film 8, this oxide film is etched away, and thereafter an oxidation is performed. And an electrode is formed on the oxide film 8. By implanting oxygen ions 4, crystal defects occur in the substrate parts subjected to the driving-in. Also, when a heat treatment is performed for coexistence of silicon and oxygen in the parts subjected to the driving-in, the formation of a silicon oxide film becomes easy. And by applying this oxygen ion implantation to the corners of the groove and performing a heat treatment to round the corners, thereby improving the dielectric strength of the rounded parts.

Description

【発明の詳細な説明】 〔発明の目的〕 (産業上の利用分野) 本発明は、従来より耐圧の向上した溝堀り型キャパシタ
ーの製造方法に関する。
DETAILED DESCRIPTION OF THE INVENTION [Object of the Invention] (Industrial Field of Application) The present invention relates to a method for manufacturing a trench type capacitor with improved voltage resistance than the conventional capacitor.

(従来の技術) MOSダイナミックメモリ(auA)り等を構成するキ
ャパシターは、比例縮小側に従って素子の微細化、高集
積化が進められている。ところが、キャパシターの容量
は面積に比例するため微細化が進むと、その容量に限界
が生じる。そこで、ある一定容量を確保するために、第
3図に示すような構造のものが知られている。すなわち
、反応性イオンエツチング等により、シリコン基板■に
対して縦に溝■を形成して面積をかせき溝■の周りに電
荷がたまるようにする、いわゆる溝堀り型キャパシター
である。
(Prior Art) Capacitors constituting MOS dynamic memories (auA), etc., are becoming increasingly finer and more highly integrated in accordance with proportional reduction. However, since the capacitance of a capacitor is proportional to its area, as miniaturization progresses, there is a limit to its capacitance. Therefore, in order to ensure a certain certain capacity, a structure as shown in FIG. 3 is known. That is, it is a so-called trench-type capacitor in which a groove (2) is formed vertically in a silicon substrate (2) by reactive ion etching or the like, and the area is raked so that charges accumulate around the groove (2).

溝■は、例えばCF、、 SFl、、 CC94等を主
成分とするガス或いはこれにHが入ったガスを用いた反
応性イオンエツチング法(以下RIE法と呼ぶ)により
形成する。ここで、溝部■の底面部の凹型コーナでは、
圧力等の条件の設定によりある程度丸みを帯びる。その
後、溝部■に熱酸化によりゲート酸化膜■を形成し、更
に周知の方法例えばCVD法等によりゲート電極用多結
晶シリコン(イ)を形成し、溝堀り型キャパシターを形
成する。このゲート電極用多結晶シリコシ(イ)は、図
示しないMOSトランジスタのゲート電極に接続せしめ
るように形成する。
The grooves (1) are formed, for example, by a reactive ion etching method (hereinafter referred to as RIE method) using a gas mainly composed of CF, SF1, CC94, etc., or a gas containing H in this gas. Here, at the concave corner of the bottom of the groove ■,
It becomes rounded to some extent depending on the settings of conditions such as pressure. Thereafter, a gate oxide film (2) is formed in the groove part (2) by thermal oxidation, and then polycrystalline silicon (a) for a gate electrode is formed by a well-known method such as the CVD method to form a trench type capacitor. This polycrystalline silicon for gate electrode (A) is formed so as to be connected to the gate electrode of a MOS transistor (not shown).

しかし、この方法によると、前記酸化膜(3)を形成す
る際に溝■の角部、すなわち開口部の凸部コーナ■、或
いは底面部の凹型コーナ0において酸化速度が平坦部よ
りも遅くなるためゲート酸化膜(3)においてコーナ部
0.(0で酸化膜厚が局部的に薄くなってしまう。ざら
にコーナ部(ハ)、■では電界の熱中も生じるため絶縁
耐圧が低下するという問題が生じる。
However, according to this method, when forming the oxide film (3), the oxidation rate is slower at the corners of the groove (3), that is, at the convex corner (2) of the opening or at the concave corner (0) of the bottom surface than at the flat part. Therefore, in the gate oxide film (3), the corner portion 0. (If it is 0, the oxide film thickness will become thin locally. At the rough corners (c) and (2), heating of the electric field also occurs, resulting in a problem that the dielectric strength voltage decreases.

そこで、酸化膜■の形成前に一旦、基板■を熱酸化すな
わち丸め酸化を行ない酸化膜を形成し、しかる後この酸
化膜をエツチング除去することによってシリコン表面の
形状に丸みをもたせ、この後にシリコン表面を酸化した
際に酸化膜の局部的な薄膜化及び電界の集中を抑制する
方法が提案されている。しかしながら、この方法によっ
ても丸め酸化を行なう際、酸化膜成長に伴う応力のため
溝の凸部或いは四部コーナの酸化が抑制されてその部分
で十分な低圧を得ることが困難であった。
Therefore, before forming the oxide film (2), the substrate (2) is thermally oxidized, that is, rounded, to form an oxide film, and then this oxide film is removed by etching to give the silicon surface a rounded shape. A method has been proposed for locally thinning the oxide film and suppressing electric field concentration when the surface is oxidized. However, even with this method, when rounding oxidation is performed, oxidation of the convex portions or four corners of the trench is suppressed due to the stress accompanying the growth of the oxide film, making it difficult to obtain a sufficiently low pressure in those portions.

特に、開口部の凸型コーナ■上には電極(イ)も形成さ
れるので、段切れ等を防止する上でも凸型コーナ0の丸
めは重要な問題となる。
In particular, since the electrode (A) is also formed on the convex corner (2) of the opening, rounding of the convex corner (0) is an important problem in preventing step breaks and the like.

(発明が解決しようとする問題点) 本発明は、上記した従来の溝堀り型キャパシターよりも
溝の開口部における耐圧を向上させ、前記溝の上に形成
される電極の段切れを防止することを目的とする。
(Problems to be Solved by the Invention) The present invention improves the withstand voltage at the opening of the groove compared to the conventional grooved capacitor described above, and prevents breakage of the electrode formed on the groove. The purpose is to

〔発明の構成〕[Structure of the invention]

(問題点を解決するための手段) 一3= 上記目的を達成するために本発明は、シリコン基板上に
溝を形成するためのエツチングマスクを被覆した後、少
なくとも前記マスクの開口端の直下に前記基板に対して
斜めから酸素をイオン注入する工程と、その後前記エツ
チングマスクを用いて基板に溝を形成する工程と、次い
で熱処理を行ない、酸化膜を形成した工程と、一旦この
酸化膜をエツチング除去し、しかる後酸化を行ない、酸
化膜を形成する工程と、前記酸化膜上に電極を形成する
工程とを具備した溝堀り型キャパシターの製造方法を提
供するものである。又、別の製法として本発明は、シリ
コン基板上に溝を形成するためのエツチングマスクを被
覆した後、このエツチングマスクを用いて前記基板に溝
を形成する工程と、前記マスクの開口端直下の前記溝開
口部に基板に対して斜めから酸素をイオン注入した後、
熱処理をする工程と、前記熱処理により形成された酸化
膜をエツチング除去した後、開口部および基板上に酸化
膜を形成し、しかる後、この酸化膜上に電極を形成する
工程とを具備した溝堀り型キャパシターの製造方法を提
供する。
(Means for solving the problems) 13= In order to achieve the above object, the present invention provides that after coating a silicon substrate with an etching mask for forming a groove, at least a portion immediately below the opening end of the mask is formed. A step of obliquely implanting oxygen ions into the substrate, a step of forming a groove in the substrate using the etching mask, a step of performing heat treatment to form an oxide film, and a step of once etching this oxide film. The present invention provides a method for manufacturing a trench type capacitor, which includes the steps of forming an oxide film by removing and then oxidizing the oxide film, and forming an electrode on the oxide film. Further, as another manufacturing method, the present invention includes the steps of: coating a silicon substrate with an etching mask for forming a groove, and then forming a groove on the substrate using this etching mask; After implanting oxygen ions into the trench opening obliquely with respect to the substrate,
A groove comprising a step of performing heat treatment, and a step of etching and removing the oxide film formed by the heat treatment, forming an oxide film on the opening and the substrate, and then forming an electrode on the oxide film. A method for manufacturing a trench type capacitor is provided.

(作  用) 本発明は、シリコン基板表面に酸素をイオン注入した後
、熱酸化を行なうとイオンが注入された部分の酸化速度
は、他の部分よりも速くなることを利用して溝堀り型キ
ャパシターを製造するものである。酸化速度が増加する
のは以下の理由によると考えられる。つまり、酸素イオ
ンを注入することにより、打込まれた基板部分に結晶欠
陥が生じること及びこの打込まれた部分におけるシリコ
ンと酸素の共存のために熱処理を行なった時にシリコン
酸化膜が形成され易くなることによる。そして本発明は
、この酸素のイオン注入を溝の角部に行なった後、熱処
理することによって前記角部を従来よりも丸め、この丸
めた部分の絶縁耐圧の向上を図ることができるものであ
る。
(Function) The present invention utilizes the fact that when thermal oxidation is performed after oxygen ions are implanted into the surface of a silicon substrate, the oxidation rate of the ion-implanted portion is faster than that of other portions. It manufactures type capacitors. The increase in oxidation rate is thought to be due to the following reasons. In other words, by implanting oxygen ions, crystal defects are generated in the implanted part of the substrate, and a silicon oxide film is likely to be formed when heat treatment is performed due to the coexistence of silicon and oxygen in the implanted part. By becoming. According to the present invention, after this oxygen ion implantation is performed at the corners of the trench, heat treatment is performed to round the corners more than before, thereby making it possible to improve the dielectric strength of the rounded portions. .

(実 施 例) 以下、本発明の詳細について図面を用いて説明する。(Example) Hereinafter, details of the present invention will be explained using the drawings.

第1図は、本発明の一実施例を示す工程断面図である。FIG. 1 is a process sectional view showing an embodiment of the present invention.

まず、第1図(、)に示すように、シリコン基板■」二
に溝堀リエッチング用レジストマスク■を1卯の膜厚で
形成する。ここで、この領域■は1非線幅とする。又レ
ジスト(3)の膜厚はこの領域の面積及び後述するイオ
ン注入工程の注入角度とやはり後述する溝のエツチング
時に基板■迄エツチングされないようなレジスト■の耐
性を考慮して決定する。次にこのレジスh (3)をエ
ツチングして溝の形成予定領域■を露出せしめる。レジ
スト■は後述するイオン注入時のマスクも兼ねている。
First, as shown in FIG. 1(,), a resist mask (2) for groove trench etching is formed on a silicon substrate (2) to a thickness of 1 μm. Here, this region ■ has a non-line width of 1. The thickness of the resist (3) is determined by taking into consideration the area of this region, the implantation angle of the ion implantation process described later, and the resistance of the resist (3) so that it will not be etched to the substrate (2) during groove etching, which will also be described later. Next, this resist h (3) is etched to expose the region (2) where the groove is to be formed. The resist (2) also serves as a mask during ion implantation, which will be described later.

次に第1図(b)に示すように酸素0)を基板■の垂直
方向に対して斜め1例えば30度の角度でイオン注入し
、酸素イオン注入層(ハ)を形成するこの酸素のイオン
注入は、例えば加速電圧10にθV、ドーズ量1017
/dなる条件で行なう。ここで、イオン注入の角度は前
述したようにレジスト膜厚、溝の面積に関係し、それら
に応じ適宜変更することができるが、少なくともレジス
ト■端付近のレジスト直下の基板■に酸素が打込まれる
ようにする。
Next, as shown in FIG. 1(b), oxygen 0) is ion-implanted at an angle of 1, for example, 30 degrees to the vertical direction of the substrate (2), and ions of this oxygen are formed to form an oxygen ion-implanted layer (3). The implantation is performed, for example, at an acceleration voltage of 10, θV, and a dose of 1017.
/d conditions. Here, as mentioned above, the angle of ion implantation is related to the resist film thickness and the area of the groove, and can be changed accordingly, but at least oxygen is implanted into the substrate directly under the resist near the edges of the resist. make it possible to do so.

又、この実施例では水平方向に対して30度の角度をつ
けた基板固定台(図示せず)に基板■を固定載置し、前
記固定台を回転させることによりすべての方位角につい
てイオン注入するようにした。
In addition, in this example, the substrate (2) is fixedly mounted on a substrate fixing table (not shown) at an angle of 30 degrees with respect to the horizontal direction, and ions are implanted at all azimuth angles by rotating the fixing table. I decided to do so.

次に第1図(c)に示すようにRIE等により前記した
レジスト■をマスクとして基板■をエツチングし溝0を
形成する。このエツチングにより、溝0の角部に先程イ
オン注入した層に)の一部の酸素イオン注入層(5a)
が残存する。しかる後、第1図(d)に示すようにレジ
スト■を除去した後、約850℃の熱酸化雰囲気中で熱
処理する。熱処理の温度は、この実施例では約850℃
にして行なったが、800℃〜900℃程度が望ましい
。この熱処理によって、第1図(e)に示すように基板
■上及び溝0に酸化膜■を形成し、前記酸素をイオン注
入した溝0の角部すなわち、開口部の凸部コーナは、酸
化時に発生する応力にもかかわらず従来の丸め酸化より
も丸みを帯びる。
Next, as shown in FIG. 1(c), the substrate 2 is etched by RIE or the like using the resist 2 as a mask to form a groove 0. By this etching, a part of the oxygen ion-implanted layer (5a) in the layer previously ion-implanted at the corner of groove 0 is removed.
remains. Thereafter, as shown in FIG. 1(d), after removing the resist (2), heat treatment is performed in a thermal oxidation atmosphere at approximately 850°C. The temperature of the heat treatment is approximately 850°C in this example.
The temperature was preferably about 800°C to 900°C. By this heat treatment, as shown in FIG. 1(e), an oxide film (2) is formed on the substrate (2) and in the groove 0, and the corners of the groove 0 into which oxygen ions have been implanted, that is, the convex corners of the openings, are oxidized. Despite the stress that occurs when oxidizing, it is more rounded than traditional rounding.

その後、前記酸化膜■をすべて除去した後、約850℃
の酸化雰囲気中で新たに基板■」二及び溝0に酸化膜■
を約150人の膜厚に形成する。次いでこの酸化膜(0
上に電極用の多結晶シリコンIf!J e)をCVD法
等により形成した後、パターニングして、第1図(f)
に示したような溝堀り型キャパシターが完成する。ここ
で電極は、高融点金属膜、或いはアルミニウム膜を用い
てもよい。このようにして形成した溝堀り型キャパシタ
ーであれば溝0の開口部の凸型コーナは、従来よりも丸
めることができ、又、その後形成される酸化膜上の配線
の段切れ等を防止できる。
After that, after removing all the oxide film ①,
Add a new oxide film to the substrate ■''2 and groove 0 in an oxidizing atmosphere of
is formed to a thickness of about 150 people. Next, this oxide film (0
Polycrystalline silicon for electrodes on top! After forming J e) by CVD method etc., patterning is performed to obtain the shape shown in Fig. 1(f).
A trench-horizontal capacitor as shown in is completed. Here, the electrode may be a high melting point metal film or an aluminum film. In the trench type capacitor formed in this way, the convex corner of the opening of trench 0 can be rounded more than before, and also prevents breakage of the wiring on the oxide film that will be formed later. can.

この実施例では、溝0の形成前に酸素のイオン注入を行
なったが、溝0をエツチングにより形成した後、曲配溝
■の開口部の凸型コーナに集束イオンビーム等を用いて
基板■に対して斜めから酸素をイオン注入して溝堀り型
キャパシターを形成しても同様の効果が得られる。
In this example, oxygen ions were implanted before forming trench 0, but after trench 0 was formed by etching, a focused ion beam or the like was used to etch the convex corner of the opening of curved trench (2) into the substrate (2). A similar effect can be obtained by forming a trench-type capacitor by implanting oxygen ions obliquely.

又、」二記実施例では溝0の開口部に酸素イオンを打込
んだ後、熱酸化雰囲気中で熱処理したが酸素雰囲気中で
なくてもよい。例えばアルゴン(Ar)ガス等の希ガス
中で熱処理を行ない、酸素イオンの打込まれた部分に酸
化膜を形成した後、この酸化膜をエツチング除去する。
Further, in Example 2, after oxygen ions were implanted into the opening of groove 0, heat treatment was performed in a thermal oxidation atmosphere, but it is not necessary to be in an oxygen atmosphere. For example, heat treatment is performed in a rare gas such as argon (Ar) gas to form an oxide film on the portion where oxygen ions have been implanted, and then this oxide film is removed by etching.

次いで熱酸化雰囲気中にさらして開口(溝)部0および
基板(ト)上に所望の膜厚の酸化膜を形成してもよい。
Then, an oxide film having a desired thickness may be formed on the opening (groove) portion 0 and the substrate (T) by exposing it to a thermal oxidation atmosphere.

この場合、打込む酸素イオンのドース量は10”/d程
度が酸化膜を形成するためには望ましい。
In this case, the dose of oxygen ions implanted is preferably about 10''/d in order to form an oxide film.

次に上記の実施例による溝堀り型キャパシターの製造方
法をdRAMに適用した例を第2図に示す。
Next, FIG. 2 shows an example in which the method for manufacturing a trench type capacitor according to the above embodiment is applied to a dRAM.

第1図と共通する部分は同一の符号を付して示し、詳細
な説明は省略する。
Portions common to those in FIG. 1 are denoted by the same reference numerals, and detailed explanations will be omitted.

ここで、(8a)は基板O)上に形成された酸化膜(8
)のうちソース(10)及びドレイン(11)領域」二
の酸化膜をエツチング除去することによって残したゲー
ト酸化膜である。そしてこの酸化膜(ハ)、(8a)を
マスクとして不純物イオンを基板に打込みソース(10
)、トレイン(11)領域を形成して、dRAl土製作
したものである。(12)は、ゲート電極である。
Here, (8a) is an oxide film (8a) formed on the substrate O).
) is the gate oxide film left by etching away the oxide film in the source (10) and drain (11) regions. Then, using these oxide films (c) and (8a) as masks, impurity ions are implanted into the substrate as a source (10).
), a train (11) region was formed, and dRAl soil was fabricated. (12) is a gate electrode.

本発明は上記した実施例に何ら限定されるものではなく
、本発明の要旨を逸脱しない範囲で適宜変更可能である
The present invention is not limited to the above-described embodiments, and can be modified as appropriate without departing from the gist of the present invention.

〔発明の効果〕〔Effect of the invention〕

以上述べたように本発明によれば溝開口部の角部が丸み
を帯びたキャパシターを形成することができ、耐圧を向
上させるとともに、前記溝の上に形成される配線の段切
れを防止することができる。
As described above, according to the present invention, it is possible to form a capacitor with rounded corners of the groove opening, which improves the withstand voltage and prevents disconnection of the wiring formed on the groove. be able to.

又、これにより溝堀り型キャパシターの微細化を図るこ
とができる。
Moreover, this allows miniaturization of the trench type capacitor.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図は、本発明の第1の実施例を示す工程断面図、第
2図は本発明をdRAMへ適用した最終工程における断
面図、第3図は従来例を説明するための図である。 1・・・シリコン基板、    3・・・レジスト、4
・・・酸化イオン、 5.5a・・・酸素イオン注入層、 6・・・溝、         7,8・・・酸化膜。 代理人 弁理士 則 近 憲 佑 同    竹 花 喜久男 竺  1   M 木   l   VN ぐ m −1
FIG. 1 is a process sectional view showing a first embodiment of the present invention, FIG. 2 is a sectional view in the final process of applying the present invention to dRAM, and FIG. 3 is a diagram for explaining a conventional example. . 1... Silicon substrate, 3... Resist, 4
... Oxide ion, 5.5a... Oxygen ion implantation layer, 6... Groove, 7,8... Oxide film. Agent Patent Attorney Nori Ken Yudo Takehana Kikuojiku 1 M Thu l VN Gu m -1

Claims (2)

【特許請求の範囲】[Claims] (1)シリコン基板上に溝を形成するためのエッチング
マスクを被覆した後、少なくとも前記マスクの開口端の
直下に前記基板に対して斜めから酸素をイオン注入する
工程と、次いで前記エッチングマスクを用いて基板に溝
を形成する工程と、その後熱処理を行ない酸化膜を形成
する工程と、一旦この酸化膜をエッチング除去し、しか
る後前記溝部および基板表面上に酸化膜を形成する工程
と、この酸化膜上に電極を形成する工程とを具備した溝
堀り型キャパシターの製造方法。
(1) After covering a silicon substrate with an etching mask for forming a groove, a step of implanting oxygen ions obliquely into the substrate at least immediately below the open end of the mask, and then using the etching mask a step of forming a groove on the substrate using a heat treatment, a step of forming an oxide film by performing heat treatment, a step of removing the oxide film by etching, and then forming an oxide film on the groove portion and the surface of the substrate; A method for manufacturing a trench-horizontal capacitor, comprising the step of forming an electrode on a film.
(2)シリコン基板上に溝を形成するためのエッチング
マスクを被覆した後、このエッチングマスクを用いて前
記基板に溝を形成する工程と、前記マスクの開口端直下
に基板に対して斜めから酸素をイオン注入した後、熱処
理をする工程と、前記熱処理により形成された酸化膜を
エッチング除去した後、前記溝部および基板上に酸化膜
を形成し、しかる後、この酸化膜上に電極を形成する工
程とを具備した溝堀り型キャパシターの製造方法。
(2) After covering the silicon substrate with an etching mask for forming grooves, using this etching mask to form grooves in the substrate, and applying oxygen diagonally to the substrate directly under the open end of the mask. After ion implantation, a heat treatment step is performed, and after etching and removing the oxide film formed by the heat treatment, an oxide film is formed on the groove portion and the substrate, and then an electrode is formed on the oxide film. A method for manufacturing a trench-horizontal capacitor, comprising the steps of:
JP26081186A 1986-11-04 1986-11-04 Manufacture of groove digging type capacitor Pending JPS63115358A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP26081186A JPS63115358A (en) 1986-11-04 1986-11-04 Manufacture of groove digging type capacitor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP26081186A JPS63115358A (en) 1986-11-04 1986-11-04 Manufacture of groove digging type capacitor

Publications (1)

Publication Number Publication Date
JPS63115358A true JPS63115358A (en) 1988-05-19

Family

ID=17353082

Family Applications (1)

Application Number Title Priority Date Filing Date
JP26081186A Pending JPS63115358A (en) 1986-11-04 1986-11-04 Manufacture of groove digging type capacitor

Country Status (1)

Country Link
JP (1) JPS63115358A (en)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5541425A (en) * 1994-01-20 1996-07-30 Mitsubishi Denki Kabushiki Kaisha Semiconductor device having trench structure
US6469345B2 (en) 2000-01-14 2002-10-22 Denso Corporation Semiconductor device and method for manufacturing the same
US6482701B1 (en) 1999-08-04 2002-11-19 Denso Corporation Integrated gate bipolar transistor and method of manufacturing the same
US6521538B2 (en) 2000-02-28 2003-02-18 Denso Corporation Method of forming a trench with a rounded bottom in a semiconductor device
US6864532B2 (en) 2000-01-14 2005-03-08 Denso Corporation Semiconductor device and method for manufacturing the same

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5541425A (en) * 1994-01-20 1996-07-30 Mitsubishi Denki Kabushiki Kaisha Semiconductor device having trench structure
US5795792A (en) * 1994-01-20 1998-08-18 Mitsubishi Denki Kabushiki Kaisha Method of manufacturing a semiconductor device having a trench structure
US6482701B1 (en) 1999-08-04 2002-11-19 Denso Corporation Integrated gate bipolar transistor and method of manufacturing the same
US6469345B2 (en) 2000-01-14 2002-10-22 Denso Corporation Semiconductor device and method for manufacturing the same
US6864532B2 (en) 2000-01-14 2005-03-08 Denso Corporation Semiconductor device and method for manufacturing the same
US7354829B2 (en) 2000-01-14 2008-04-08 Denso Corporation Trench-gate transistor with ono gate dielectric and fabrication process therefor
US6521538B2 (en) 2000-02-28 2003-02-18 Denso Corporation Method of forming a trench with a rounded bottom in a semiconductor device

Similar Documents

Publication Publication Date Title
JPS5933880A (en) Semiconductor device
JPS63115358A (en) Manufacture of groove digging type capacitor
JP3085817B2 (en) Method for manufacturing semiconductor device
JPS6072274A (en) Manufacture of semiconductor device
JPH07263573A (en) Semiconductor device and manufacture thereof
JPH0846044A (en) Manufacture of semiconductor device
JPS62221146A (en) Semiconductor device
JPS62245675A (en) Ldd type mos transistor and manufacture thereof
JPS59121978A (en) Manufacture of semiconductor device
JPH07249693A (en) Semiconductor device and its manufacture
JP2638285B2 (en) Method for manufacturing semiconductor device
JPS612353A (en) Manufacture of semiconductor device
JPS6122661A (en) Manufacture of semiconductor device
JPH01122167A (en) Manufacture of semiconductor device
JPS61160976A (en) Manufacture of semiconductor device
JPH0370144A (en) Manufacture of semiconductor device
JPS6092665A (en) Manufacture of semiconductor device
JPS59126628A (en) Manufacture of semiconductor device
JPH01283962A (en) Preparation of semiconductor device
JPH01101663A (en) Manufacture of semiconductor device
JPS5879754A (en) Manufacture of semiconductor device
JPS60213045A (en) Manufacture of semiconductor device
JPH04177828A (en) Manufacture of semiconductor device
JPH05235024A (en) Manufacture of mos transistor
JPS61220470A (en) Manufacture of semiconductor element