JPS6311395A - Ic card - Google Patents
Ic cardInfo
- Publication number
- JPS6311395A JPS6311395A JP61156599A JP15659986A JPS6311395A JP S6311395 A JPS6311395 A JP S6311395A JP 61156599 A JP61156599 A JP 61156599A JP 15659986 A JP15659986 A JP 15659986A JP S6311395 A JPS6311395 A JP S6311395A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- card
- inverter
- pull
- level
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000010586 diagram Methods 0.000 description 6
- 238000004519 manufacturing process Methods 0.000 description 5
- 230000006870 function Effects 0.000 description 4
- 230000007257 malfunction Effects 0.000 description 4
- 238000000034 method Methods 0.000 description 4
- 230000006378 damage Effects 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000009434 installation Methods 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 239000011347 resin Substances 0.000 description 1
- 229920005989 resin Polymers 0.000 description 1
- 230000000717 retained effect Effects 0.000 description 1
- 230000008054 signal transmission Effects 0.000 description 1
- 230000001052 transient effect Effects 0.000 description 1
Landscapes
- Credit Cards Or The Like (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。(57) [Summary] This bulletin contains application data before electronic filing, so abstract data is not recorded.
Description
【発明の詳細な説明】
[発明の目的]
(産業上の利用分野)
この発明は端子による接触方式により外部装置との間で
信号の授受を行なうようにしたICカードに関する。DETAILED DESCRIPTION OF THE INVENTION [Object of the Invention] (Industrial Field of Application) The present invention relates to an IC card that transmits and receives signals to and from an external device using a contact method using terminals.
(従来の技術)
カード状の絶縁性基板内にメモリICチップやCPU−
ICチップなどを埋め込んだいわゆるICカードは、機
密保持性や大記憶容(至)という大きな二つの特徴を備
えている点で従来の磁気カードに代わるものとして実用
化され、今後多様な分野で実用化が進行していくと考え
られる。(Conventional technology) Memory IC chips and CPU
So-called IC cards with embedded IC chips, etc., have two major characteristics: confidentiality and large storage capacity, and have been put into practical use as an alternative to conventional magnetic cards, and will be put into practical use in a variety of fields in the future. It is thought that this will continue to evolve.
ところで、その一方ではICカードに対する信頼性の問
題が取沙汰されるようになっている。By the way, on the other hand, the issue of the reliability of IC cards is being discussed.
ICカードには、現在、端子を有しこの端子を介して電
気信号の授受を直接性なう接触方式と、磁気信号などに
より間接的に信号の授受を行なう非接触方式の二通りの
方式のものか実用化されている。第4図はこのうちの接
触方式によるICカードの外観形状を示す斜示図である
。図において、31は絶縁性材料、例えば絶縁性樹脂な
どからなるICカード本体、32はこのカード本体31
内に埋設された例えばメモリICなどのICチップ、3
3はこのICチップと外部装置との間で信号の授受を行
なうための端子である。当然のことながら、信顕性の点
については非接触方式の方が動作環境などに対して高い
。しかしながら、ICカード自体の構成、製造価格、信
号の伝達効率などの点については第4図に示されるにう
な接触方式の方が優れている。従って、今後は接触方式
のICカードが主流をなすものど考えられる。Currently, there are two types of IC cards: the contact type, which has a terminal and directly sends and receives electrical signals through this terminal, and the non-contact type, which uses magnetic signals to send and receive signals indirectly. Something has been put into practical use. FIG. 4 is a perspective view showing the external appearance of a contact type IC card. In the figure, 31 is an IC card body made of an insulating material, such as an insulating resin, and 32 is this card body 31.
IC chips such as memory ICs embedded in the 3
3 is a terminal for transmitting and receiving signals between this IC chip and an external device. As a matter of course, the non-contact method has higher credibility in terms of the operating environment. However, the contact method shown in FIG. 4 is superior in terms of the structure of the IC card itself, manufacturing cost, signal transmission efficiency, etc. Therefore, it is conceivable that contact type IC cards will become mainstream in the future.
ところで、接触方式のICカード内に埋設されているI
CチップはメモリICの他、マイクロプロセッサ用IC
などの通常のICであるが、従来ではこれらのICチッ
プに対し接触方式に合致した回路的工夫を施し、信頼性
を高めるようしたものはみられない。このため、従来の
ICカードを外部装置と接続して使用する場合に、IC
カードの端子が一時的でも非接触状態になると、そのI
Cカードでは埋設置Cの誤動作が引き起こされ、最悪の
場合には破壊される。特に、埋設置Cが0MO8型IC
の場合にはなおさらのことである。By the way, the I
C chips are used for memory ICs as well as microprocessor ICs.
These are normal ICs, but there have been no conventional IC chips that have been modified to match the contact method to improve their reliability. For this reason, when using a conventional IC card by connecting it to an external device, the IC card
If the card terminal becomes non-contact even temporarily, the I
In the case of the C card, the buried C card will malfunction, and in the worst case, it will be destroyed. In particular, the buried C is 0MO8 type IC.
This is even more true in the case of
また、埋設置Cが0MO8型の場合、ICカードがマイ
クロプロセッサ・システムの一部として使用されるとき
に上記のように端子が非接触状態になると同様な70−
ティング状態になることがあり、このときマイクロプロ
セッサ・システムは確実に誤動作し、最悪の場合には破
壊に至る。In addition, if the buried C is 0MO8 type, when the IC card is used as part of a microprocessor system and the terminal becomes non-contact as described above, the same 70-
In this case, the microprocessor system will definitely malfunction, and in the worst case, it will be destroyed.
また、電源を内蔵しており、外部装置との接続を行なう
端子が設けられつつも外部装置とは接続しないで単独で
使用することができるようなICカードにおいては、そ
れらの端子が常時フローティング状態となるため、上記
と同様の現象が発生する。In addition, in IC cards that have a built-in power supply and terminals for connecting to external devices, but can be used alone without connecting to external devices, those terminals are always in a floating state. Therefore, the same phenomenon as above occurs.
このように接触方式の従来のICカードでは、伝送デー
タの保護及びICカード自体の保護の観点から、端子の
瞬時的な非接触状態に対する回路的な工夫が何等施され
ていず、このために信頼性が低いという問題がある。In this way, in conventional contact-type IC cards, from the viewpoint of protecting the transmitted data and the IC card itself, no circuit measures have been taken to prevent the terminal from being in an instantaneous non-contact state. There is a problem of low gender.
これらの対策の一つとしてICカードの端子から埋設置
Cチップに至る信号経路にプルアップ抵抗もしくはプル
ダウン抵抗を接続することが考えられる。ところが、こ
れらの抵抗は埋ff1lcチップに対して外付されるこ
とになるため、価格的に不利となり、またプルアップ抵
抗もしくはプルダウン抵抗には常時電流が流れるために
消費電力が増加するという問題が発生する。As one of these countermeasures, it is conceivable to connect a pull-up resistor or a pull-down resistor to the signal path from the terminal of the IC card to the buried C chip. However, since these resistors are externally connected to the embedded FF1LC chip, they are disadvantageous in terms of price, and there is also the problem of increased power consumption because current constantly flows through the pull-up or pull-down resistors. Occur.
(発明が解決しようとする問題点)
このように従来のICカードでは、信頼性を高めようと
すると製造価格が上昇し、かつ消費電流が増加とすると
いう問題がある。(Problems to be Solved by the Invention) As described above, conventional IC cards have problems in that an attempt to improve reliability increases manufacturing costs and increases current consumption.
この発明は上記のような事情を考慮してなされたもので
あり、その目的は製造価格の上昇及び消費電流の増加を
もたらすことなしに、信頼性を高めることができるIC
カードを提供することにある。This invention was made in consideration of the above-mentioned circumstances, and its purpose is to provide an IC that can improve reliability without causing an increase in manufacturing cost or current consumption.
The purpose is to provide cards.
[発明の構成]
(問題点を解決するための手段)
この発明のIC万一ドは、基体と、上記基体内に設けら
れた集積回路チップと、上記基体に設けられ上記集積回
路チップの信号入出力部と外部装置との間で信号の授受
を行なうための端子と、上記基体内に設()られ上記集
積回路チップの信号入出力部それぞれに接続されたター
ミネータ回路とから構成されている。[Structure of the Invention] (Means for Solving the Problems) The IC card of the present invention includes a base, an integrated circuit chip provided in the base, and a signal of the integrated circuit chip provided in the base. It consists of a terminal for transmitting and receiving signals between the input/output section and an external device, and a terminator circuit installed in the base and connected to each of the signal input/output sections of the integrated circuit chip. .
(作用)
この発明のICカードでは、基体内に設けられた集積回
路チップの信号入出力部それぞれにターミネータ回路を
接続し、このターミネータ回路により信号入出力部のプ
ルアップ、プルダウンもしくは信号入出力部における信
号の保持を行なうようにしている。(Function) In the IC card of the present invention, a terminator circuit is connected to each of the signal input/output sections of the integrated circuit chip provided in the base, and the terminator circuit allows the signal input/output section to be pulled up or down or the signal input/output section to be pulled up or down. It is designed to hold the signal at .
(実施例) 以下、図面を参照してこの発明の一実施例を説明する。(Example) Hereinafter, one embodiment of the present invention will be described with reference to the drawings.
第1図はこの発明のICカードの一実施例の構成を示す
ブロック図である。図において、10はICカード本体
であり、その構造は前記第4図に示されるように絶縁性
樹脂からなるカード状の基体内部に種々の機能を持つI
Cチップを埋設した状態にされている。11はメモリI
C1マイクロプロセツサICや論理回路ICなどの埋設
置Cチップである。12は外部との接続を行なう信号用
端子、13は埋11Gチップ11に対して動作用電圧を
与えるための電源用端子である。そして、上記埋設置6
一
Cチップ11は内部配線14を介して上記各端子12と
接続されている。ざらに、上記信号用端子12に接続さ
れた内部配線14の途中にはターミネータ回路15がそ
れぞれ接続されている。上記各ターミネータ回路15に
は埋設置Cチップ11からそれぞれプログラム信号Pと
データDとが供給されるようになっている。FIG. 1 is a block diagram showing the configuration of an embodiment of the IC card of the present invention. In the figure, numeral 10 is an IC card body, and its structure is as shown in FIG.
The C chip is buried. 11 is memory I
These are embedded C chips such as C1 microprocessor ICs and logic circuit ICs. 12 is a signal terminal for connection with the outside, and 13 is a power supply terminal for applying an operating voltage to the buried 11G chip 11. And the above-mentioned buried installation 6
The one-C chip 11 is connected to each of the above-mentioned terminals 12 via internal wiring 14. Roughly speaking, terminator circuits 15 are connected to the middle of the internal wiring 14 connected to the signal terminals 12, respectively. A program signal P and data D are supplied to each of the terminator circuits 15 from the buried C-chip 11, respectively.
第2図は上記各ターミネータ回路15の具体的な構成を
示す回路図である。上記埋設置Cチップ11からのプロ
グラム信号Pはインバータ21に供給され、さらにこの
インバータ21の出力信号はもう一つのインバータ22
に供給される。他方のデータDは直列接続された2個の
インバータ23.24を介してクロックドインバータ2
5に供給される。このクロックドインバータ25の動作
は、上記インバータ21の出力信号として得られる信号
ア並びに上記インバータ22の出力信号として得られる
信号φに基づいて制御される。そして、このクロックド
インバータ25の出力データは、出力端が前記信号用端
子12の一つに接続されているインバータ26の入力端
に供給される。上記インバータ26の入出力端にはもう
一つのインバータ27の入出力端が逆並列接続されてい
る。FIG. 2 is a circuit diagram showing a specific configuration of each of the terminator circuits 15 described above. The program signal P from the buried C-chip 11 is supplied to an inverter 21, and the output signal of this inverter 21 is sent to another inverter 22.
is supplied to The other data D is sent to the clocked inverter 2 via two inverters 23 and 24 connected in series.
5. The operation of the clocked inverter 25 is controlled based on the signal A obtained as the output signal of the inverter 21 and the signal φ obtained as the output signal of the inverter 22. The output data of the clocked inverter 25 is then supplied to the input end of an inverter 26 whose output end is connected to one of the signal terminals 12. The input and output terminals of the inverter 26 are connected in antiparallel to the input and output terminals of another inverter 27.
なお、上記各ターミネータ回路15は埋設置Cチップ1
1内に集積化してもよい。It should be noted that each terminator circuit 15 described above is connected to the buried C chip 1.
It may be integrated into one.
このような構成において、上記各ターミネータ回路15
は埋設置Cチップ11からのプログラム信号P及びデー
タDに基づき各内部配線14のプルアップ、プルダウン
もしくは各内部配線14の信号の保持動作を行なう。つ
まり、プログラム信号PがHレベルのとき、インバータ
21の出力として得られる信号1がLレベル、インバー
タ22の出力として得られる信号φがHレベルとなり、
このときクロックドインバータ25は通常のインバータ
として動作する。そして、信号PがHレベルのときにデ
ータDとしてHレベルが供給されると、出力端が内部配
線14に接続されているインバータ26の出力信号がH
レベルとなり、この内部配線14は等筒内にプルアップ
状態にされる。他方、信号PがHレベルのときにデータ
DとしてLレベルが供給される場合には、上記インバー
タ26の出力信号がLレベルとなり、この内部配線14
は等筒内にプルダウン状態にされる。In such a configuration, each of the terminator circuits 15
performs a pull-up or pull-down operation of each internal wiring 14 or a holding operation of the signal of each internal wiring 14 based on the program signal P and data D from the buried C-chip 11. That is, when the program signal P is at the H level, the signal 1 obtained as the output of the inverter 21 is at the L level, and the signal φ obtained as the output of the inverter 22 is at the H level.
At this time, clocked inverter 25 operates as a normal inverter. Then, when an H level is supplied as data D when the signal P is at an H level, the output signal of the inverter 26 whose output end is connected to the internal wiring 14 goes to an H level.
level, and this internal wiring 14 is pulled up inside the cylinder. On the other hand, if L level is supplied as data D when signal P is at H level, the output signal of the inverter 26 becomes L level, and this internal wiring 14
is pulled down into the cylinder.
プログラム信号PがLレベルのときは、インバータ21
の出力として得られる信Q?がHレベル、インバータ2
2の出力として得られる信号φがLレベルとなり、クロ
ックドインバータ25は動作せず、その出力端は高イン
ピーダンス状態になる。すなわち、インバータ26の入
力端はクロックドインバータ25の出力端から遮断され
、インバータ26に対して信号を供給するものは入力端
が内部配線14に接続されているインバータ27のみと
なる。従って、プログラム信号PがLレベルにされた場
合には、それ以前の内部配線14の信号がインバータ2
7.26により正帰還される。この結果、内部配線14
の信号は信号PがLレベルにされた後も保持され続番プ
る。第3図は上記各ターミネータ回路15の上記のよう
な機能をまとめて示した図である。When the program signal P is at L level, the inverter 21
The belief obtained as the output of Q? is H level, inverter 2
The signal φ obtained as the output of the clocked inverter 25 becomes L level, the clocked inverter 25 does not operate, and its output terminal becomes a high impedance state. That is, the input end of the inverter 26 is cut off from the output end of the clocked inverter 25, and only the inverter 27, whose input end is connected to the internal wiring 14, supplies a signal to the inverter 26. Therefore, when the program signal P is set to L level, the previous signal on the internal wiring 14 is transferred to the inverter 2.
Positive feedback is given by 7.26. As a result, the internal wiring 14
The signal P is held even after the signal P is set to the L level and continues to be pulled. FIG. 3 is a diagram summarizing the above functions of each of the terminator circuits 15.
このように上記実施例のICカードでは、各ターミネー
タ回路15により内部配線14をプルアップ、プルダウ
ンもしくは内部配線14の信号保持動作を行なわせるこ
とができる。このため、各ターミネータ回路15をプル
アップもしくはプルダウン状態にしておくことにより、
このICカードを外部装置と接続して使用している最中
に信号用端子12が非接触状態になったとしても誤動作
することはあるが、ICカードの破壊は防止することが
でき、信頼性の向上を図ることができる。As described above, in the IC card of the above embodiment, each terminator circuit 15 can perform a pull-up or pull-down operation on the internal wiring 14 or a signal holding operation of the internal wiring 14. Therefore, by keeping each terminator circuit 15 in a pull-up or pull-down state,
Even if the signal terminal 12 becomes non-contact while using this IC card connected to an external device, it may malfunction, but damage to the IC card can be prevented and reliability can be improved. It is possible to improve the
また、各ターミネータ回路15を信号保持状態にしてお
けば、このICカードと外部装置との間で授受される信
号の速度が比較遅い例えば初期リセット信号のような場
合に、端子12が非接触状態になったとしても、その直
前の信号が保持されるため、その後も継続して動作を行
なうことが可能となり、信頼性の大幅な向上が図れる。In addition, by setting each terminator circuit 15 in a signal holding state, when the speed of the signal exchanged between this IC card and an external device is relatively slow, such as an initial reset signal, the terminal 12 is in a non-contact state. Even if the current occurs, the immediately preceding signal is retained, making it possible to continue operation thereafter, resulting in a significant improvement in reliability.
さらに、電源を内蔵しており、外部装置と接続しないで
ICカードのみで単独で動作させるようなオフライン使
用時には、端子12は当然のことながら開放状態となる
が、各ターミネータ回路15をプルアップもしくはプル
ダウン状態にしておくことにより、誤動作はもちろんの
ことICカード自体の破壊も防止することができる。Furthermore, when using the built-in power supply and operating the IC card alone without connecting it to an external device, the terminal 12 will naturally be in an open state, but each terminator circuit 15 can be pulled up or By keeping it in the pull-down state, it is possible to prevent not only malfunction but also destruction of the IC card itself.
また、各ターミネータ回路15において内部配線14の
プルアップもしくはプルダウンを行なう場合、もしくは
信号保持をおこなう場合、インバータ26の出力信号が
HレベルもしくはLレベルにされることによってプルア
ップ、プルダウン機能もしくは信号保持機能が達成され
るものであるが、インバータ26における消費電流は内
部配線14のレベルが反転するときの過渡的な電汰成分
のみとなるために、従来のように抵抗によりプルアップ
、プルダウンを行なう場合に比べて消費電流は大幅に削
減される。In addition, when each terminator circuit 15 performs pull-up or pull-down of the internal wiring 14 or holds a signal, the output signal of the inverter 26 is set to H level or L level to perform the pull-up or pull-down function or hold the signal. However, since the current consumption in the inverter 26 is only a transient voltage component when the level of the internal wiring 14 is reversed, pull-up and pull-down are performed using a resistor as in the conventional method. The current consumption is significantly reduced compared to the case where the
さらに、各ターミネータ回路15を埋設置Cチップ11
内に集積化することが可能なため、ターミネータ回路1
5を設けたことによるICカード自体の製造価格の上昇
を防止することができる。Furthermore, each terminator circuit 15 is buried in the C chip 11.
Terminator circuit 1
5 can prevent an increase in the manufacturing price of the IC card itself.
[発明の効果]
以上説明したにうにこの発明によれば、製造価格の上昇
及び消費電流の増加をもたらすことなしに、信頼性を高
めることができるICカードを提供することができる。[Effects of the Invention] As described above, according to the present invention, it is possible to provide an IC card that can improve reliability without causing an increase in manufacturing cost or current consumption.
第1図はこの発明に係るICカードの一実施例の構成を
示すブロック図、第2図は上記実施例の一部回路の具体
的な構成を示す回路図、第3図は上記第2図回路の機能
をまとめて示す図、第4図は接触方式によるICカード
の外観形状を示す斜示図である。
10・・・ICカード本体、11・・・埋設置Cチップ
、12・・・信号用端子、13・・・電源用端子、14
・・・内部配線、15・・・ターミネータ回路、21.
22.23.24.26.27・・・インバータ、25
・・・クロックドインバータ。FIG. 1 is a block diagram showing the configuration of an embodiment of an IC card according to the present invention, FIG. 2 is a circuit diagram showing a specific configuration of a part of the circuit of the above embodiment, and FIG. FIG. 4 is a diagram illustrating the functions of the circuit, and is a perspective view illustrating the external appearance of a contact type IC card. 10... IC card body, 11... Buried C chip, 12... Signal terminal, 13... Power supply terminal, 14
. . . Internal wiring, 15. Terminator circuit, 21.
22.23.24.26.27...Inverter, 25
...Clocked inverter.
Claims (1)
、上記基体に設けられ上記集積回路チップの信号入出力
部と外部装置との間で信号の授受を行なうための端子と
、上記基体内に設けられ上記集積回路チップの信号入出
力部それぞれに接続されたターミネータ回路とを具備し
たことを特徴とするICカード。 2 前記ターミネータ回路が前記集積回路チップ内に形
成されている特許請求の範囲第1項に記載のICカード
。[Claims] 1. A base, an integrated circuit chip provided in the base, and a signal input/output section of the integrated circuit chip provided in the base for transmitting and receiving signals between the external device. An IC card comprising: a terminal; and a terminator circuit provided within the base and connected to each signal input/output section of the integrated circuit chip. 2. The IC card according to claim 1, wherein the terminator circuit is formed within the integrated circuit chip.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP61156599A JPS6311395A (en) | 1986-07-03 | 1986-07-03 | Ic card |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP61156599A JPS6311395A (en) | 1986-07-03 | 1986-07-03 | Ic card |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS6311395A true JPS6311395A (en) | 1988-01-18 |
Family
ID=15631276
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP61156599A Pending JPS6311395A (en) | 1986-07-03 | 1986-07-03 | Ic card |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS6311395A (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5340996A (en) * | 1989-08-10 | 1994-08-23 | Fuji Photo Film Co., Ltd. | Radiation image read-out apparatus, radiation image recording method and apparatus, stimulable phosphor sheet, and cassette |
-
1986
- 1986-07-03 JP JP61156599A patent/JPS6311395A/en active Pending
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5340996A (en) * | 1989-08-10 | 1994-08-23 | Fuji Photo Film Co., Ltd. | Radiation image read-out apparatus, radiation image recording method and apparatus, stimulable phosphor sheet, and cassette |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP0409241B1 (en) | Ic card with additional terminals and method of controlling the ic card | |
US5016223A (en) | Memory card circuit | |
US5418933A (en) | Bidirectional tri-state data bus buffer control circuit for delaying direction switching at I/O pins of semiconductor integrated circuit | |
US6107830A (en) | Integrated circuit device including CMOS tri-state drivers suitable for powerdown | |
EP1548607B1 (en) | Method of providing a microcontroller having an N-bit data bus width and a number of pins being equal or less than N | |
JP2014120163A (en) | Memory card | |
US5245582A (en) | Memory card circuit with power-down control of access buffer | |
IN191441B (en) | ||
WO2014160009A2 (en) | Microelectronic elements with master/slave configurability | |
JPH0341920B2 (en) | ||
US4586242A (en) | Operations on a semiconductor integrated circuit having two kinds of buffers | |
US4695914A (en) | Electronic card connecting circuit | |
US4488267A (en) | Integrated circuit chips with removable drivers and/or buffers | |
EP0886380B1 (en) | Zero current draw circuit for use during a bonding option | |
JPS6311395A (en) | Ic card | |
JP2885456B2 (en) | Power supply pin layout for integrated circuits | |
US6453421B1 (en) | Processor system with power supply selection mechanism | |
MY103949A (en) | Serial data transfer circuit for a semiconductor memory device | |
US6154058A (en) | Output buffer | |
KR100265148B1 (en) | Method and device for isolating noise sensitive circuitry from switching current noise on semiconductor substrate | |
JPS63240615A (en) | Interface circuit | |
KR19990006011A (en) | Data Output Buffer of Semiconductor Memory Devices | |
CN221726533U (en) | FLASH memory device with sealed safety chip | |
CN209514547U (en) | A kind of suspend mode holding circuit, chip and system | |
US6556051B2 (en) | Apparatus for providing both supports including synchronous dynamic random access memory (SDRAM) module and double data rate (DDR) DRAM module |