JPS63111586A - Pattern defect inspecting method - Google Patents

Pattern defect inspecting method

Info

Publication number
JPS63111586A
JPS63111586A JP61255614A JP25561486A JPS63111586A JP S63111586 A JPS63111586 A JP S63111586A JP 61255614 A JP61255614 A JP 61255614A JP 25561486 A JP25561486 A JP 25561486A JP S63111586 A JPS63111586 A JP S63111586A
Authority
JP
Japan
Prior art keywords
pattern
inspected
stored
repeated
compared
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP61255614A
Other languages
Japanese (ja)
Inventor
Shunji Maeda
俊二 前田
Hiroshi Makihira
牧平 坦
Hitoshi Kubota
仁志 窪田
Yasuo Nakagawa
中川 泰夫
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP61255614A priority Critical patent/JPS63111586A/en
Publication of JPS63111586A publication Critical patent/JPS63111586A/en
Pending legal-status Critical Current

Links

Landscapes

  • Investigating Materials By The Use Of Optical Means Adapted For Particular Applications (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Image Processing (AREA)
  • Image Analysis (AREA)

Abstract

PURPOSE:To inspect a wafer pattern with high accuracy by comparing a suitable pattern stored in advance and a pattern to be inspected, with regard to each of an area consisting of a non-repeated pattern and an area consisting of a repeated pattern. CONSTITUTION:A chip 2 on a wafer 1 is brought to an enlargement image pickup through an objective lens 4 by a linear image sensor 3. The output of the linear image sensor 3 is converted to a digital signal by an A/D converter 5, and compared with the output of one of a non-repeated pattern storage part 6 or a repeated pattern storage part 7 by a comparator 8. The non-repeated pattern storage part 6 stores a non-defective pattern having no defect, which has been inspected in advance with regard to the area consisting of a non- repeated pattern, and the repeated pattern storage part 7 stores a unit exceeding one of the repeated pattern which has been extracted from a pattern to be inspected, with regard to the area consisting of the repeated pattern.

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明はパターン欠陥検査方法に係り、特にレチクル回
路パターン焼付用の(原版)上の欠陥、異物の検出を信
頼性よくかつ自動的に行う方法に関する。
[Detailed Description of the Invention] [Field of Industrial Application] The present invention relates to a pattern defect inspection method, and in particular to a method for reliably and automatically detecting defects and foreign substances on (original plate) for printing reticle circuit patterns. Regarding the method.

〔従来の技術〕[Conventional technology]

LSIなどの集積回路は高密度化が進むにつれて、微細
パターンの形成方法が重要なものとなってきている。こ
の微細パターンを形成するための手段として開発された
縮小投影露光装置は従来の装置に比べ、解像度、アライ
メント精度に優れた性能を持っている。
As the density of integrated circuits such as LSIs increases, the method of forming fine patterns is becoming more important. A reduction projection exposure apparatus developed as a means for forming this fine pattern has superior performance in resolution and alignment accuracy compared to conventional apparatus.

しかし、露光方法が従来と異な)、1チツクごとに繰返
し露光するいわゆる。ステップ、アンドリピート方法で
あるため、レチクル上に異物などがある場合には、すべ
てのテップにこの異物が転写されて共通欠陥となり、欠
陥の大きさ、テップ内の位置によってはすべてのクエへ
が不良品となってしまう。
However, the exposure method is different from the conventional method, and the so-called exposure method is repeated for each tick. Since this is a step, and repeat method, if there is a foreign object on the reticle, this foreign object will be transferred to all steps and become a common defect. The product will be defective.

従って、このレチクル上の欠陥、異物を高い信頼性で検
出することが不可欠である。これを検出する従来の方法
としては、縮小投影露光装置にて転写して作成したウェ
ハ上のパターンを検出する方法がある。この例として特
開昭58−32416号公報では、第5図に示すように
、同一の複数個のテップを有するレチクルにより転写し
た複数個の中の第1のテップと他の第2のチックとを比
較検査するもので、両者の間の差異により、欠陥の存在
を検出することができる。対物レンズ50.51を通し
て光53を、非透過性の転写像55をもつガラス板54
に照射し、これを通過してくる光を7オトマル56 、
57で受光することによって、2つの電気信号に変換す
る。この2つの信号は増幅器58゜59をそれぞれ経由
して差動増幅器6oに入り、信号の比較が行われて出力
62に至る。出力62にはチック63とテップ64との
間にパターンの差異がない場合、即ち欠陥が存在しない
場合には、差動増幅器60から信号は発生しないが、差
異61がある場合には信号が発生して欠陥の存在を検出
することができる。ここでウェハではなく透過性のある
ガラス板54を用いたのは電気信号のコントラストを高
めるためである。
Therefore, it is essential to detect defects and foreign objects on this reticle with high reliability. As a conventional method for detecting this, there is a method of detecting a pattern on a wafer created by transfer using a reduction projection exposure apparatus. As an example of this, in Japanese Patent Application Laid-Open No. 58-32416, as shown in FIG. This is a comparative inspection of the two, and the presence of defects can be detected based on the difference between the two. Light 53 passes through an objective lens 50.51 to a glass plate 54 with a non-transparent transfer image 55.
and the light passing through it is 7 otomaru56,
By receiving the light at 57, it is converted into two electrical signals. These two signals pass through amplifiers 58 and 59 and enter a differential amplifier 6o, where the signals are compared and delivered to an output 62. At the output 62, if there is no difference in pattern between the tick 63 and the step 64, that is, if there is no defect, no signal is generated from the differential amplifier 60, but if there is a difference 61, a signal is generated. can detect the presence of defects. The reason why a transparent glass plate 54 is used instead of a wafer is to enhance the contrast of electrical signals.

また、別の従来方法として、特開昭57−196530
号公報に記載されているように、被検査パターンの繰返
し部分の1単位を走査してこれを基準パターンとして用
いる方法がある。第6図において被検査パターン68の
繰返しパターン内の1単位をイメージセンサ66で対物
レンズ67を介して走査し、走査信号をA/D変換器6
9でディジタル信号に変換しメモリ70に記憶した後、
被検査パターンの繰返しパターンを順次走査し、比較部
72でメモリ7゜に記憶した基準パターンのD / A
変換後のアナログ信号と比較照合してパターン検査を行
う。テップは噛返しパターンであるから、1つのイメー
ジセンサで2つのテップを比較することができる。
In addition, as another conventional method, Japanese Patent Application Laid-Open No. 57-19653
As described in the above publication, there is a method of scanning one unit of a repeated portion of a pattern to be inspected and using this as a reference pattern. In FIG. 6, one unit in a repeated pattern of a pattern to be inspected 68 is scanned by an image sensor 66 through an objective lens 67, and the scanning signal is sent to an A/D converter 6.
After converting into a digital signal at step 9 and storing it in the memory 70,
The repetitive pattern of the pattern to be inspected is sequentially scanned, and the D/A of the reference pattern stored in the memory 7° by the comparing section 72 is performed.
Pattern inspection is performed by comparing with the analog signal after conversion. Since the step is a backlash pattern, two steps can be compared with one image sensor.

〔発明が解決しようとする問題点〕[Problem that the invention seeks to solve]

上記第1及び第2の従来技術は同一の複数組のチップを
有するレチクルを使用することを前提としてお9.1つ
のテップしかないレチクルでは比較する対象がないので
比較検査できない。今後、テッグテイズの増大に伴ない
上記1デツグレテクルが急増しておシ、これに対応でき
ないと云う問題点があった。
The above-mentioned first and second prior art techniques are based on the premise that a reticle having a plurality of identical chips is used. 9. A reticle with only one tip cannot be compared because there is no object to compare it with. There is a problem in that the number of cases of one degree increase will increase rapidly in the future as the number of cases increases, and it will not be possible to cope with this increase.

更に、第2の従来技術には、本従来技術によりチップ内
の繰返しパターンについては比較検査を行うことが可能
となったが、繰返しパターンをもつ領域について検査開
始時に被検査パターンを走査し基準パターンを作成し、
その後はこれを更改しないため、被検査パターンと離れ
た位置の基準パターンを比較することになシ、比較精度
が劣化すると云う問題点があった。
Furthermore, in the second prior art, it is possible to perform a comparative inspection of repeated patterns within a chip using this prior art, but for areas with repeated patterns, the pattern to be inspected is scanned at the start of inspection, and the reference pattern is scanned. create and
Since this pattern is not updated thereafter, there is a problem in that the pattern to be inspected cannot be compared with a reference pattern located at a distant position, and the comparison accuracy deteriorates.

本発明の目的は、上記した従来技術の問題点をなくし、
縮小投影露光装置により転写して作成したウェハパター
ンを高精度に検査することにある。
The purpose of the present invention is to eliminate the problems of the prior art described above,
The objective is to highly accurately inspect a wafer pattern created by transferring it using a reduction projection exposure device.

〔問題点を解決するための手段〕[Means for solving problems]

上記本発明の目的は、次に示す手段により達成される。 The above object of the present invention is achieved by the following means.

(1)被検量パターンをあらかじめメモリ等に記憶して
おいた欠陥のない検査済み良品パターンと比較検査する
(1) Comparatively inspect the test amount pattern with a defect-free inspected non-defective pattern previously stored in a memory or the like.

(2)  メモリ素子などの製品では繰返しパターンが
全面積の95多程度を占めるので、繰返しパターンにつ
いては1〜数繰返し単位分のみを記憶しておき、比較検
査に用いる。
(2) Since the repeated pattern occupies about 95% of the total area of products such as memory devices, only one to several repeating units of the repeated pattern are stored and used for comparative inspection.

(3)上記(2)において、記憶する繰返しパターンは
被検査チップより抽出し、比較検査に用いる。
(3) In (2) above, the repeated pattern to be stored is extracted from the chip to be tested and used for comparative testing.

(4)精度を向上させるため、隣接繰返しパターンの比
較検査を行う。
(4) Comparative inspection of adjacent repeating patterns is performed to improve accuracy.

(5)比較検査はパターンの明るさの多[直信号を比較
することにより行う。
(5) Comparison inspection is performed by comparing direct signals of pattern brightness.

C作用〕 縮小投影露光装置にて転写して作成したウェハ上1/)
/<ターンを検査するので、レチクルには付着した異物
、ごみ、或いはレチクルパターンの欠陥だけでなく、縮
小投影露光装置の光路中の異物ごみなどもチェックでき
る。
C action] On a wafer created by transferring with a reduction projection exposure device 1/)
Since the /< turn is inspected, it is possible to check not only foreign matter or dust attached to the reticle or defects in the reticle pattern, but also foreign matter and dust in the optical path of the reduction projection exposure apparatus.

メモリ等に記憶しておいた検査済みの良品パターンと比
較するので、同一の複数個のテップを有するレテイルだ
けでなく、1つのテップしかもたないレチクルも検査可
能である。
Since the pattern is compared with an inspected non-defective pattern stored in a memory or the like, it is possible to inspect not only a reticle having the same plurality of steps but also a reticle having only one step.

チップ内の繰返しパターンについては、1〜数単位分の
みを記憶しておき比較するので、1テップ分全部を記憶
する場合に比べ、記憶容量を大幅に小さくでき、例えば
メモリ素子では10チ未満の記憶容量で済む。
As for the repetitive pattern within the chip, only one to several units are stored and compared, so the storage capacity can be significantly reduced compared to the case where the entire one step is stored. Just the storage capacity.

明るさの比較は、黒、白の2値信号でなく、明るさの多
値信号を比較するので、正確な検査ができる。
The brightness comparison is performed not by comparing binary signals of black and white, but by comparing multi-value signals of brightness, so that accurate inspection can be performed.

記憶する繰返しパターンを被検査パターンから抽出する
ので、同一の縮小投影露光装置、同一のグロセス条件下
で作られたパターンを、同一の照明条件、同一のパター
ン検出器で検出し、比較するので、比較すべきパターン
の間に明るさの差がなく、微細な欠陥を検出できる。更
に隣接繰返しパターンの比較検査を常時行うことによっ
て検査精度が向上する。
Since the repeated pattern to be memorized is extracted from the pattern to be inspected, patterns made using the same reduction projection exposure apparatus and the same gross conditions are detected and compared using the same illumination conditions and the same pattern detector. There is no difference in brightness between the patterns to be compared, and minute defects can be detected. Furthermore, inspection accuracy is improved by constantly performing a comparative inspection of adjacent repeating patterns.

比較ハすべて多値のディジタル信号を用いて行うため、
再現性の高い高精度な検査が可能となる。
Since all comparisons are made using multivalued digital signals,
Highly reproducible and highly accurate inspection becomes possible.

〔実施例〕〔Example〕

以下1本発明の一実施例を第1図−第3図により説明す
る。第1図に訃いて、実際に焼き付ける回路パターンの
5倍あるいは10倍と大きい回路パターンのレチクル(
原版)を縮小投影露光装置にヨリソの1デツグレテクル
のパターンヲウエノ為上に転写、形成し得られたウエノ
11上のテップ2をレチクル上の欠陥、J%物の存在検
出のためIJ ニアイメージセンチ3により対物レンズ
4を介して拡大撮像する。IJ ニアイメージセンチ3
の出力ばA/D変換器5によりディジタル信号に変換さ
れ、非繰返しパターン記憶部6或いは繰返しパターン記
憶部7のいずれかの出力と比較器8において比較される
。非繰返しパターンと繰返しパターンの選択は切換え回
路9により行う。イメージセンチ6の自己走査方向及び
それと直角方向に移動するXYテーブル10の位置をス
ケール11.座標検出回路12により検出し、この位置
に基づいてメモリ制御回路15が非繰返しパターン記憶
部6及び繰返しパターン記憶部7及び切換え回路9を制
御する。
An embodiment of the present invention will be described below with reference to FIGS. 1 to 3. Figure 1 shows a reticle with a circuit pattern that is 5 or 10 times larger than the circuit pattern that will actually be printed.
The original plate) is transferred onto a reduction projection exposure device to form a 1-degree vertical pattern on the reticle, and Step 2 on the resulting pattern 11 is used as an IJ near image centimeter to detect the presence of defects and J% objects on the reticle. 3, an enlarged image is taken through the objective lens 4. IJ near image centimeter 3
The output is converted into a digital signal by the A/D converter 5, and compared with the output of either the non-repeating pattern storage section 6 or the repeating pattern storage section 7 in the comparator 8. The selection between a non-repetitive pattern and a repeating pattern is performed by a switching circuit 9. The self-scanning direction of the image centimeter 6 and the position of the XY table 10 that moves in a direction perpendicular thereto are scaled 11. The coordinate detection circuit 12 detects the position, and the memory control circuit 15 controls the non-repeating pattern storage section 6, the repeating pattern storage section 7, and the switching circuit 9 based on this position.

XYテーブル10は計算器14により制御されたテーブ
ル、駆動回路15により駆動される。
The XY table 10 is a table controlled by a calculator 14 and driven by a drive circuit 15.

次に、第1図の動作を第2図を用いて説明する。Next, the operation shown in FIG. 1 will be explained using FIG. 2.

第2図はチップ2の一例を示す図で、チップは非繰返し
パターン部16及びテップ内で大きい面積を占める繰返
しパターン部17よりなる。非繰返しパターン!1s1
6の一部拡大図を18. A返しパターン部17の一部
拡大図を19に示す。繰返しパターンの1単位は20で
ある。
FIG. 2 is a diagram showing an example of the chip 2, which includes a non-repetitive pattern portion 16 and a repeating pattern portion 17 occupying a large area within the step. Non-repeating pattern! 1s1
18. Partially enlarged view of 6. A partially enlarged view of the A-turn pattern portion 17 is shown in 19. One unit of the repeating pattern is 20.

第2図において、リニアイメージセンf3の位置が21
にあるときは、第1図の切換え回路9をA側にし、非繰
返しパターン記憶部6に記憶しておいた欠陥のない検査
済み良品パターンとA / D変換されたリニアイメー
ジセンサ3の出力を比較する。非繰返しパターン記憶部
6はリニアイメージセ/す3の位置に同期して動作し、
比較するパターン間に位置ずれが生じないようにする。
In Figure 2, the position of linear image sensor f3 is 21
1, the switching circuit 9 in FIG. compare. The non-repetitive pattern storage section 6 operates in synchronization with the position of the linear image sensor 3,
To prevent positional deviation between patterns to be compared.

リニアイメージセンサ3の位置が22にあるときは、切
換え回路9をB側にし、繰返しパターン記憶部7に記憶
しておいた欠陥のない検査済み良品パターンとA / 
D変換されたリニアイメージセッサ3の出力を比較する
。繰返しパターン記憶部7はIJ エアイメージ七ノ?
3の位置に同期して動作し、比較するパターン間に位置
ずれが生じないよりに繰返してパターンを発生する。
When the linear image sensor 3 is at position 22, the switching circuit 9 is set to the B side, and the defect-free inspected non-defective pattern stored in the repeating pattern storage section 7 and A/
The D-converted outputs of the linear image processor 3 are compared. Repeat pattern storage section 7 is IJ air image seven?
It operates in synchronization with the position No. 3, and repeatedly generates patterns so that no positional deviation occurs between the patterns to be compared.

非繰返しパターン記憶部6に良品パターンの明るさを記
憶する方法としては、第1図において、目視など何らか
の手段によって検査した良品実物パターンをXYテーブ
ル10に載置し、リニアイメージセンt3によりこの良
品パターンを検出し、ム/D変換器5の出力を非繰返し
パターン記憶部6に入力する方法がある。これは実物パ
ターンより比較対象となる良品パターンを作成する例で
あるbこの他、設計データよりプロセス条件などを考慮
してパターン角部に丸みをつけて良品パターンを作成し
てもよい。
In order to store the brightness of a good pattern in the non-repetitive pattern storage section 6, as shown in FIG. There is a method of detecting a pattern and inputting the output of the M/D converter 5 to the non-repetitive pattern storage section 6. This is an example of creating a non-defective pattern to be compared with the actual pattern.b In addition, a non-defective pattern may be created by rounding the pattern corners by taking into account process conditions and the like from design data.

非繰返しパターン記憶部6.繰返しパターン記憶部7へ
のパターンの明るさの記憶は、テップの座標と共にこれ
を行い、座標検出回路12によってこれを読み出す。
Non-repetitive pattern storage unit 6. The brightness of the pattern is stored in the repeated pattern storage section 7 along with the coordinates of the steps, and is read out by the coordinate detection circuit 12.

第3図は%記憶すべき領域を示す図である。非繰返しパ
ターン記憶部6は斜線部23を、繰返しパターン記憶部
7は斜線部24金記憶しておく。ここで、これらの斜線
部は欠陥のない正常パターンである。
FIG. 3 is a diagram showing the area to be stored in percent. The non-repetitive pattern storage section 6 stores the shaded portion 23, and the repetitive pattern storage section 7 stores the diagonal shaded portion 24. Here, these hatched areas are normal patterns without defects.

繰返しパターン24は、繰返しの単位20 (i 2図
)が1〜数単位分入るサイズとする。
The repeating pattern 24 has a size that allows one to several repeating units 20 (Fig. i 2) to be included.

繰返しパターンについては、比較検査を行う上で照明、
検出器の特性差などを相殺できることから被検査テッグ
よυ抽出することが精度の面で最良である。そこで、繰
返しパターン記憶部7にはA/D変換器5の出力を入力
し、検査に用いる。
For repetitive patterns, lighting,
In terms of accuracy, it is best to extract υ based on the TEG to be tested, since it can cancel out differences in detector characteristics. Therefore, the output of the A/D converter 5 is input to the repetitive pattern storage section 7 and used for inspection.

また、繰返しパターン記憶部7において、記憶すべき繰
返しパターンを毎回書き換え、隣接或いは近隣するパタ
ーン同志の比較を行えば、検出精度を更に向上させ得る
ことから、より高精度な比較検査が可能となる。第4図
に示すように、領域26を検査するときは、繰返しパタ
ーン記tli部7に入力した領域25と比較する。そし
て1次の領域27を検査するため、領域26を繰返しパ
ターン記憶部7に入力し、e憶内容を書換える。繰返し
パターンW517ではこの書換えを繰返す。
In addition, if the repeated pattern to be stored is rewritten each time in the repeated pattern storage section 7 and adjacent or neighboring patterns are compared, detection accuracy can be further improved, making it possible to perform a more accurate comparative inspection. . As shown in FIG. 4, when inspecting the area 26, it is compared with the area 25 input to the repetitive pattern recording section 7. Then, in order to inspect the primary area 27, the area 26 is repeatedly input into the pattern storage section 7, and the e-memory contents are rewritten. In the repetition pattern W517, this rewriting is repeated.

対象とするパターンは一層しシストパターン、製品多層
パターンなどであり、いずれの場合も多重情報として記
憶し、比較検査に用いる。
Target patterns include single-layer cyst patterns and product multi-layer patterns, and in either case, they are stored as multiplexed information and used for comparative inspection.

また第1図では光電変換器としてリニアイメージセンサ
を用いたが、TV左カメラフォトマルなどいかなるもの
でも使用可能である。
Furthermore, although a linear image sensor is used as the photoelectric converter in FIG. 1, any sensor such as a TV left camera photomultiplier can be used.

また、レチクルを設計するときに用いた回路パターンの
設計データと比較する検査方式と異なり実物比較方式で
あるため、製造プロセスの特性を考慮でき、検査の信頼
性が高いという利点がある。
Furthermore, unlike the inspection method that compares the design data of the circuit pattern used when designing the reticle, this method uses an actual comparison method, so it has the advantage of being able to take into account the characteristics of the manufacturing process and having high inspection reliability.

すなわち、ウェハ上の回路パターンは説明データと全く
同一形状に作ることはできないから、設計データと比較
する検査方式の場合、虚報が多く発生し、検査の信頼性
が著しく低いものとなる。本実施例では、この実物比較
方式をさらに高精度化したものであり、検査の信頼性を
大巾に向上させることができる。
That is, since the circuit pattern on the wafer cannot be made to have exactly the same shape as the explanatory data, in the case of an inspection method that compares it with design data, many false alarms occur and the reliability of the inspection becomes extremely low. In this embodiment, this actual comparison method is further improved in accuracy, and the reliability of the inspection can be greatly improved.

また本実施例では縮小投影露光装置によりウェハ上に転
写、形成したパターンを検査対象としたが、X線を用い
た露光装置(X線ステッパ)によシ転写、形成したパタ
ーンを検査対象とすること 4ができるのは言うまでも
ない。
In addition, in this example, a pattern transferred and formed on a wafer by a reduction projection exposure device was inspected, but a pattern transferred and formed by an exposure device using X-rays (X-ray stepper) was also inspected. It goes without saying that item 4 can be done.

また1本実施例では縮小投影露光装置によシ転写して得
たウェハパターンを検査する例を示したが、レチクルを
直接検査する場合にも本実施例が適用できる。
Further, in this embodiment, an example was shown in which a wafer pattern obtained by transfer using a reduction projection exposure apparatus was inspected, but this embodiment can also be applied to the case where a reticle is directly inspected.

2チツプ比較できない1デツグのみのレチクルでは本実
施例でしか高精度に検査できないことを述べたが、従来
の複数チップから構成されているレチクルも勿論検査可
能である。
Although it has been stated that a reticle with only one degree, which cannot be compared with two chips, can be inspected with high precision only in this embodiment, it is of course possible to inspect a conventional reticle composed of a plurality of chips.

本実施例では縮小投影露光装置により転写して得たウェ
ハパターンを検査する例を示したが1例えば1対1の密
着式アライナッグロジェクシ冒ンアライチなどの露光装
置により転写したウェハパターンを検査できることは言
うまでもない。
In this example, an example was shown in which a wafer pattern transferred using a reduction projection exposure device was inspected. It goes without saying that it can be done.

〔発明の効果〕〔Effect of the invention〕

本発明によれば、1つのテップしかないレチクルの検査
が可能になる。また縮小投影露光装置の光路中の異物、
ごみなどもチェックできる云う効果を有する。
According to the present invention, it is possible to inspect a reticle having only one step. Also, foreign objects in the optical path of the reduction projection exposure device,
It also has the effect of being able to check for garbage.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図は本発明の一実施例であるパターン欠陥検査装置
のブロック図、第2図は被検査パターンの説明図、第3
図は基準パターンとして記憶すべき領域の説明図、第4
図は繰返しパターン部の比較方法の説明図、第5図は従
来例を示す図、第6図は他の従来例を示す図である。 1・・・ウェハ、       2・・・テップ、3・
・・IJ ニアイメージセスサ。 418.対物レンズ、     5・・・A / D変
換器。 6・・・非繰返しパターン記憶部、 7・・・繰返しパターン記憶部、 8・・・比較器、       9・・・切換え回路、
10・・・XYテーブル、   11山スケール。 12・・・座標検出回路。 16・・・メモリ制御回路、 14・・・計算機、 15・・・テーブル駆動回路。
FIG. 1 is a block diagram of a pattern defect inspection apparatus which is an embodiment of the present invention, FIG. 2 is an explanatory diagram of a pattern to be inspected, and FIG.
The figure is an explanatory diagram of the area to be stored as a reference pattern.
FIG. 5 is a diagram illustrating a method of comparing repetitive pattern parts, FIG. 5 is a diagram showing a conventional example, and FIG. 6 is a diagram showing another conventional example. 1...Wafer, 2...Tep, 3...
...IJ near image sessa. 418. Objective lens, 5...A/D converter. 6... Non-repetitive pattern storage section, 7... Repeated pattern storage section, 8... Comparator, 9... Switching circuit,
10...XY table, 11 mountain scale. 12...Coordinate detection circuit. 16...Memory control circuit, 14...Computer, 15...Table drive circuit.

Claims (1)

【特許請求の範囲】 1、被検査パターンを、メモリ等に記憶しておいた良品
パターンと比較検査する方法において、非繰返しパター
ンからなる領域についてはあらかじめ検査済みの欠陥の
ない良品パターンを記憶しこれと被検査パターンを比較
し、繰返しパターンからなる領域については被検査パタ
ーンより抽出した繰返しパターン1以上の単位分を記憶
し、これを被検査パターンとを比較することを特徴とす
るパターン欠陥検査方法。 2、特許請求の範囲第1項記載のパターン欠陥検査方法
において、繰返しパターン部については被検査パターン
より抽出した繰返しパターン1以上の単位分を記憶し、
これを被検査パターンと比較する際、被検査パターンの
走査に応じて記憶する繰返しパターンを順次書換え、近
接したパターン同志を常に比較することを特徴とするパ
ターン欠陥検査方法。3、特許請求の範囲第1項記載の
パターン欠陥検査方法において、パターンの比較はパタ
ーンの明るさの多値信号を用いて行うことを特徴とする
パターン欠陥検査方法。
[Claims] 1. In a method of comparing and inspecting a pattern to be inspected with a non-defective pattern stored in a memory or the like, for an area consisting of a non-repeating pattern, a non-defective pattern that has been inspected in advance and has no defects is stored. A pattern defect inspection characterized in that this is compared with the pattern to be inspected, and for areas consisting of repetitive patterns, one or more units of the repetitive pattern extracted from the pattern to be inspected are stored, and this is compared with the pattern to be inspected. Method. 2. In the pattern defect inspection method according to claim 1, for the repetitive pattern portion, one or more units of the repetitive pattern extracted from the pattern to be inspected are stored;
A pattern defect inspection method characterized in that when comparing this with a pattern to be inspected, a stored repetitive pattern is sequentially rewritten in accordance with the scanning of the pattern to be inspected, and adjacent patterns are always compared. 3. A pattern defect inspection method according to claim 1, wherein the pattern comparison is performed using a multi-valued signal of pattern brightness.
JP61255614A 1986-10-29 1986-10-29 Pattern defect inspecting method Pending JPS63111586A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP61255614A JPS63111586A (en) 1986-10-29 1986-10-29 Pattern defect inspecting method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP61255614A JPS63111586A (en) 1986-10-29 1986-10-29 Pattern defect inspecting method

Publications (1)

Publication Number Publication Date
JPS63111586A true JPS63111586A (en) 1988-05-16

Family

ID=17281189

Family Applications (1)

Application Number Title Priority Date Filing Date
JP61255614A Pending JPS63111586A (en) 1986-10-29 1986-10-29 Pattern defect inspecting method

Country Status (1)

Country Link
JP (1) JPS63111586A (en)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5574409A (en) * 1978-11-30 1980-06-05 Fujitsu Ltd Defect inspection system of repetitive pattern
JPS60138924A (en) * 1983-12-27 1985-07-23 Fujitsu Ltd Test of pattern and device thereof

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5574409A (en) * 1978-11-30 1980-06-05 Fujitsu Ltd Defect inspection system of repetitive pattern
JPS60138924A (en) * 1983-12-27 1985-07-23 Fujitsu Ltd Test of pattern and device thereof

Similar Documents

Publication Publication Date Title
JP3566470B2 (en) Pattern inspection method and apparatus
US6865288B1 (en) Pattern inspection method and apparatus
KR930008773B1 (en) Method and apparatus for detecting circuit pattern detect
US4547895A (en) Pattern inspection system
US7630535B2 (en) Die-to-die photomask defect detection using region data to modify inspection thresholds
JPS6062122A (en) Inspection of mask pattern
JPH0160767B2 (en)
GB1574512A (en) Video signal processing device for processing an electrical video signal of a mask pattern
US4623256A (en) Apparatus for inspecting mask used for manufacturing integrated circuits
KR960013357B1 (en) Image data inspecting method and apparatus
JP2011085536A (en) Review apparatus and inspection apparatus system
JP2822937B2 (en) Semiconductor device manufacturing system and defect inspection method
JPS63111586A (en) Pattern defect inspecting method
JP2000180377A (en) Apparatus for inspecting defect/foreign matter
JP3201396B2 (en) Method for manufacturing semiconductor device
JPS5821110A (en) Inspecting device for pattern
JPS6061604A (en) Pattern inspecting apparatus
US11443419B2 (en) Reference image generation method and pattern inspection method
JPH04279041A (en) Pattern defect detection method
JPH04316346A (en) Pattern recognition method
JP3789525B2 (en) Semiconductor defect inspection system
JPH0224322B2 (en)
JPH0145735B2 (en)
JP3684707B2 (en) Reticle pattern inspection method
JPH05273741A (en) Inspecting device and inspecting method for reticule/mask