JPS63110692A - Printed wiring board and manufacture of the same - Google Patents
Printed wiring board and manufacture of the sameInfo
- Publication number
- JPS63110692A JPS63110692A JP61257529A JP25752986A JPS63110692A JP S63110692 A JPS63110692 A JP S63110692A JP 61257529 A JP61257529 A JP 61257529A JP 25752986 A JP25752986 A JP 25752986A JP S63110692 A JPS63110692 A JP S63110692A
- Authority
- JP
- Japan
- Prior art keywords
- resistor
- printed wiring
- wiring board
- frame
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 16
- 238000000034 method Methods 0.000 claims description 22
- 238000007639 printing Methods 0.000 claims description 17
- 239000000758 substrate Substances 0.000 claims description 9
- 238000001723 curing Methods 0.000 claims description 6
- 239000003973 paint Substances 0.000 claims description 5
- 230000005855 radiation Effects 0.000 claims description 5
- 238000003847 radiation curing Methods 0.000 claims description 5
- 239000006229 carbon black Substances 0.000 claims description 4
- 238000010019 resist printing Methods 0.000 claims description 4
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 claims description 3
- 229910052799 carbon Inorganic materials 0.000 claims description 2
- 239000010410 layer Substances 0.000 description 32
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 7
- 229910000679 solder Inorganic materials 0.000 description 6
- 230000015572 biosynthetic process Effects 0.000 description 5
- 239000011247 coating layer Substances 0.000 description 4
- 229910052802 copper Inorganic materials 0.000 description 4
- 239000010949 copper Substances 0.000 description 4
- 238000010586 diagram Methods 0.000 description 4
- 239000011889 copper foil Substances 0.000 description 3
- 238000005530 etching Methods 0.000 description 3
- 238000007796 conventional method Methods 0.000 description 2
- 238000007650 screen-printing Methods 0.000 description 2
- 239000002904 solvent Substances 0.000 description 2
- SVONRAPFKPVNKG-UHFFFAOYSA-N 2-ethoxyethyl acetate Chemical compound CCOCCOC(C)=O SVONRAPFKPVNKG-UHFFFAOYSA-N 0.000 description 1
- NIXOWILDQLNWCW-UHFFFAOYSA-N acrylic acid group Chemical group C(C=C)(=O)O NIXOWILDQLNWCW-UHFFFAOYSA-N 0.000 description 1
- 230000000740 bleeding effect Effects 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000001227 electron beam curing Methods 0.000 description 1
- 238000010894 electron beam technology Methods 0.000 description 1
- 238000009713 electroplating Methods 0.000 description 1
- 238000009434 installation Methods 0.000 description 1
- 230000001678 irradiating effect Effects 0.000 description 1
- 239000000178 monomer Substances 0.000 description 1
- 238000007747 plating Methods 0.000 description 1
- KCTAWXVAICEBSD-UHFFFAOYSA-N prop-2-enoyloxy prop-2-eneperoxoate Chemical group C=CC(=O)OOOC(=O)C=C KCTAWXVAICEBSD-UHFFFAOYSA-N 0.000 description 1
- 238000007665 sagging Methods 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 229940042596 viscoat Drugs 0.000 description 1
Landscapes
- Apparatuses And Processes For Manufacturing Resistors (AREA)
- Non-Adjustable Resistors (AREA)
- Parts Printed On Printed Circuit Boards (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。(57) [Abstract] This bulletin contains application data before electronic filing, so abstract data is not recorded.
Description
【発明の詳細な説明】 ［産業上の利用分野］ 本発明はプリント配線板とその製造方法に関する。[Detailed description of the invention] [Industrial application field] The present invention relates to a printed wiring board and a method for manufacturing the same.
［従来の技術］
従来、プリント配線板としては基板に置ける配線密度並
びに小型化を図るべく基板の片面又は両面にプリント配
線回路を配線した片面又は両面基板に加えて基板の片面
に複数のプリント配線回路を形成した多層プリント配線
板が開発されている。[Prior Art] Conventionally, printed wiring boards include single-sided or double-sided boards with printed wiring circuits wired on one or both sides of the board, as well as multiple printed wiring boards on one side of the board, in order to increase the wiring density and reduce the size of the board. Multilayer printed wiring boards with circuits formed thereon have been developed.
また多層プリント配線板としては、実公昭５５−４２４
６０号公報記載の多層プリント配線板が存在する。In addition, as a multilayer printed wiring board,
There is a multilayer printed wiring board described in Japanese Patent No. 60.
当該多層プリント配線板は第４図ａに示す通り、基板１
０の片面に回路１３を形成するとともに回路１３中接続
に必要な端子１３ａ、１３ｂを露出させて、他の部分を
絶縁被膜層１４にて被覆したあと、この回路１３上側に
下地回路１５を介して銅被膜１６を被着し、かかる銅被
膜１６を介して接続回路１７を形成することにより構成
したものである。The multilayer printed wiring board has a substrate 1 as shown in FIG. 4a.
After forming a circuit 13 on one side of the circuit 13 and exposing the terminals 13a and 13b necessary for connection in the circuit 13 and covering the other parts with an insulating coating layer 14, a base circuit 15 is formed on the upper side of the circuit 13. A copper film 16 is deposited thereon, and a connection circuit 17 is formed through the copper film 16.
しかして、この種多層プリント配線板において、特に第
４図すに示される如く、第２層目のプリント配線回路１
８中にランド１９部分が存在する多層プリント配線板２
０も製造され、この場合、ラント１９と基板１ｏの間に
は接続回路１７と第１層目の回路１３との接続ランドの
如き部分は存在せず、虫に絶縁被膜層１４が介層される
だけである。Therefore, in this kind of multilayer printed wiring board, especially as shown in FIG.
A multilayer printed wiring board 2 in which a land 19 portion is present in the portion 8
0 is also manufactured, and in this case, there is no part such as a connection land between the connection circuit 17 and the first layer circuit 13 between the runt 19 and the substrate 1o, and the insulating coating layer 14 is interposed between the runt 19 and the substrate 1o. It's just that.
尚、図中２１は第２層目のプリント配線回路１７．１８
上側に被着した絶縁被膜層を示すものである。In addition, 21 in the figure is the printed wiring circuit 17 and 18 of the second layer.
It shows the insulating coating layer deposited on top.
［発明が解決しようとする問題点］
しかるに、前記多層プリント配線板２０は、その第１層
目の回路１３を、銅張積層板の銅箔をエツチングして回
路１３を主体に形成する、第２図Ｃの構成から形成し、
その後、この第１層目の回路１３上側に絶縁被膜層１４
を介層して第２層目の回路である接続回路１７を下地回
路１５、銅被膜１６を化学メッキおよび電気メッキにて
被着することにより形成したものである。[Problems to be Solved by the Invention] However, in the multilayer printed wiring board 20, the circuit 13 in the first layer is formed mainly by etching the copper foil of the copper-clad laminate. Formed from the configuration shown in Figure 2C,
Thereafter, an insulating coating layer 14 is placed on the upper side of this first layer circuit 13.
A connection circuit 17, which is a second layer circuit, is formed by depositing a base circuit 15 and a copper coating 16 by chemical plating and electroplating.
従って第１層目および第２層目の回路１３゜１７はとも
に回路を生体に形成したプリント配線回路から成るもの
で、第１層目の回路１３あるいは第２層目の回路１７に
対する回路部品の実装は、必要に応じて第１および第２
層の各回路１３．１７の形成後に従来の方法によって実
装するもので、前記プリント配線板２０の形成工程中、
例えば第１層目の回路１３の形成工程に関連した実装作
業上煩雑となるものであった。Therefore, both the first layer circuit 13 and the second layer circuit 17 are composed of printed wiring circuits formed in the living body, and the circuit components for the first layer circuit 13 or the second layer circuit 17 are The implementation will include the first and second
After the formation of each circuit 13.17 of the layer, it is mounted by a conventional method, and during the formation process of the printed wiring board 20,
For example, the mounting work associated with the process of forming the first layer circuit 13 is complicated.
因って、本発明は前記従来のプリント配線板または多層
プリント配線板における所要の回路部品の実装作業を、
第１あるいは第２層目の回路１３．１７の形成工程中に
遂行し得るプリント配線板並びに多層プリント配線板と
その製造方法の提供を目的とするものである。Therefore, the present invention eliminates the mounting work of necessary circuit components on the conventional printed wiring board or multilayer printed wiring board.
The object of the present invention is to provide a printed wiring board, a multilayer printed wiring board, and a method for manufacturing the same, which can be performed during the process of forming the first or second layer circuit 13, 17.
［問題点を解決するための手段］
本発明は、基板の少なくとも片面に設けたプリント配線
回路と、このプリント配線回路中の抵抗体配設部に配設
した抵抗体枠と、前記プリント配線回路中の抵抗体枠内
に配設した抵抗体とから成るプリント配線板並びに基板
の少なくとも片面に多層のプリント配線回路を設けて成
る多層プリント配線板において、前記多層プリント配線
回路のうちの少なくとも一層のプリント配線回路中の抵
抗体配設部に抵抗体枠を配設し、かつ、この抵抗体枠内
に抵抗体を設けて成る多層プリント配線板、さらには基
板の少なくとも片面にプリント配線回路を形成する工程
と、前記プリント配線回路中の抵抗体配設部に抵抗体枠
を印刷形成する工程と、前記抵抗体枠内に抵抗体を形成
する工程とから成るプリント配線板の製造方法並びに基
板の少なくとも片面に多層のプリント配線回路を設けて
成る多層プリント配線板の製造方法において、前記多層
プリント配線回路のうちの少なくとも一層のプリント配
線回路の形成に当って、当該プリント配線回路中の抵抗
体配設部に抵抗体枠を形成した後、この抵抗体枠内に抵
抗体をカーボンを含有する放射線硬化用塗料を印刷した
蚤、これを放射線にて硬化することにより形成する多層
プリント配線板の製造方法である。[Means for Solving the Problems] The present invention provides a printed wiring circuit provided on at least one side of a substrate, a resistor frame arranged in a resistor arrangement part in the printed wiring circuit, and the printed wiring circuit. A printed wiring board comprising a resistor disposed within a resistor frame therein, and a multilayer printed wiring board comprising a multilayer printed wiring circuit on at least one side of the board, in which at least one layer of the multilayer printed wiring circuit is provided. A multilayer printed wiring board comprising a resistor frame disposed in a resistor mounting portion of the printed wiring circuit and a resistor provided within the resistor frame, and a printed wiring circuit formed on at least one side of the board. A method for manufacturing a printed wiring board, comprising the steps of: printing a resistor frame on a resistor mounting portion in the printed wiring circuit; and forming a resistor within the resistor frame; In a method for manufacturing a multilayer printed wiring board comprising a multilayer printed wiring circuit provided on at least one side, in forming at least one layer of the multilayer printed wiring circuit, a resistor arrangement in the printed wiring circuit is performed. Manufacturing a multilayer printed wiring board by forming a resistor frame in the installation part, printing a radiation curing paint containing carbon on the resistor frame, and curing the resistor with radiation. It's a method.
［作用］
本発明は前記従来のプリント配線板あるいは多層プリン
ト配線板における所要の回路中に必要な抵抗体を印刷に
より形成するもので、各層の回路の形成工程に関連した
形成を可能とするもとともに前記抵抗体の形成を抵抗体
配設部に設けた抵抗体枠を介して形成することにより抵
抗体の体積の均一化を計れ、適確かつ安定した抵抗体の
配設を可能ならしめるものである。[Function] The present invention forms necessary resistors in required circuits in the conventional printed wiring board or multilayer printed wiring board by printing, and enables formation in connection with the process of forming circuits in each layer. In addition, by forming the resistor through a resistor frame provided in the resistor arranging portion, the volume of the resistor can be made uniform, and the resistor can be appropriately and stably arranged. It is.
［実施例］
以下本発明のプリント配線板並びに多層プリント配線板
と、その製造方法の一実施例を図面とともに説明する。[Example] Hereinafter, an example of a printed wiring board and a multilayer printed wiring board of the present invention, and a method for manufacturing the same will be described with reference to the drawings.
（第１実施例）
まず、第１図ａに示す如く、銅張積層板１の基板２に張
設される銅箔３をエツチング処理して回路パターン４を
形成する。(First Embodiment) First, as shown in FIG. 1a, a circuit pattern 4 is formed by etching the copper foil 3 stretched over the substrate 2 of the copper-clad laminate 1.
かかる回路パターン４の形成工程は第２図ａの工程図に
も示すごとく、銅張積層板ｌを所要の形状、大きさに裁
断した後、その銅張積層板１の銅箔３上にエツチング処
理に必要なパターンを印刷するとともにこれをエツチン
グ処理することにより形成するものである。The process of forming the circuit pattern 4 is as shown in the process diagram of FIG. It is formed by printing a pattern necessary for processing and etching it.
しかる後、基板２のＬ側に形成された回路パターン４の
上側に必要なソルダーレジスト５を印刷（シルク印刷）
するとともに前記回路パターン４の抵抗体配設部６にレ
ジストインク等による抵抗体枠７をスクリーン印刷して
配設する。After that, a necessary solder resist 5 is printed on the upper side of the circuit pattern 4 formed on the L side of the board 2 (silk printing).
At the same time, a resistor frame 7 is placed on the resistor placement portion 6 of the circuit pattern 4 by screen printing using resist ink or the like.
但し、第１図Ｃ２ｄに示す実施例については、第２図の
第４工程におけるソルダーレジストの印刷工程と同時に
前記抵抗体枠７を配設する実施例を示したもので、第２
図に示される如く、第４工程のソルダーレジストの印刷
工程と第５工程の抵抗体枠７の印刷工程を別−［程にて
実施することも可ｆ走である。However, the embodiment shown in FIG. 1C2d shows an embodiment in which the resistor frame 7 is disposed simultaneously with the solder resist printing step in the fourth step of FIG.
As shown in the figure, it is also possible to carry out the fourth step of printing the solder resist and the fifth step of printing the resistor frame 7 in separate steps.
しかして、前記回路パターン４中の抵抗体配設部６にお
ける抵抗体枠７の配設は、第１図Ｃ２ｄに示す如く回路
端子４ａ、４ｂ間の抵抗体配設部６に円形状の抵抗体枠
７あるいは長方形状の抵抗体枠７を形成して実施する場
合に加えて、その他かかる抵抗体枠７内に形成する抵抗
体８に要求される容量に対応する体積が同抵抗体枠７に
よって得られる構成を備えられればよく、同図示の形状
に限定されるものではなし。Therefore, the arrangement of the resistor frame 7 in the resistor arrangement part 6 in the circuit pattern 4 is as shown in FIG. 1C2d. In addition to the case where a resistor frame 7 or a rectangular resistor frame 7 is formed, the resistor frame 7 has a volume corresponding to the capacitance required for the resistor 8 formed in the resistor frame 7. It is sufficient to have a configuration obtained by the above, and is not limited to the shape shown in the figure.
さて 以上の工程により、前記回路パターン４中の抵抗
体配設部６に抵抗体枠７を形成した後、同抵抗体枠７内
に抵抗体８を形成することにより１回路パターン４の端
子４ａ、４ｂ間に必要な抵抗体８を実装することができ
る。Now, after the resistor frame 7 is formed in the resistor arrangement part 6 in the circuit pattern 4 through the above steps, the resistor 8 is formed in the resistor frame 7, thereby forming the terminal 4a of one circuit pattern 4. , 4b can be mounted as necessary.
そして、この抵抗体８の形成に当っては、下記組成から
成る電子線硬化型のペーストを用いて前記回路パターン
４の抵抗体枠７内にスクリーン印刷して、回路パターン
４中の回路端子４ａ。In forming the resistor 8, an electron beam curing paste having the following composition is used to screen print the inside of the resistor frame 7 of the circuit pattern 4, and the circuit terminals 4a in the circuit pattern 4 are .
４ｂ間にペーストを塗布した後、このペーストの溶剤を
揮発（例えば８０℃にて４０分乾燥）するとともに電子
線（１６０ＫＶ・１０Ｍｒａｄ）を照射して硬化するこ
とにより、前記抵抗体８を形成することができる。After applying the paste between 4b, the solvent of this paste is volatilized (for example, dried at 80° C. for 40 minutes), and the resistor 8 is formed by curing by irradiating with an electron beam (160 KV, 10 Mrad). be able to.
抵抗体ペースト
エポキシアクリレート １６１１ｉ部（Ｖｉｓｃ
ｏａｔ雲５４０・大阪有機化学（株）！Ｉｌ）アクリル
モノマー ４毛量部（Ｖｉｓｃｏａｔｌ１
９０ 番大阪有機化学（株）製）アセチレンカーボンブ
ラック ８重量部（デンカブラック・電気化学工業（
株））セロソルブアセテート（溶剤）２０重量部尚、前
記抵抗体８の抵抗値についてはスクリーン印刷設計によ
って所望の抵抗値を有する抵抗体８を形成することがで
きる。Resistor paste epoxy acrylate part 1611i (Visc
oat cloud 540 Osaka Organic Chemical Co., Ltd.! Il) Acrylic monomer 4 parts (Viscoatl1)
No. 90 manufactured by Osaka Organic Chemical Co., Ltd.) Acetylene carbon black 8 parts by weight (Denka Black / Denki Kagaku Kogyo Co., Ltd.)
Co., Ltd.) Cellosolve Acetate (solvent) 20 parts by weight Regarding the resistance value of the resistor 8, the resistor 8 having a desired resistance value can be formed by screen printing design.
以上の工程後、第２図に示す第７エ程以後の各工程の処
理を行なうことによりプリント配線板を製造することが
できる。After the above steps, a printed wiring board can be manufactured by performing the steps shown in FIG. 2 after the seventh step.
さらに、かかる第１実施例における前記抵抗体８の形成
工程に先き立って抵抗体配設部６に配設した抵抗体枠７
の端子４ａ、４ｂ間にアンダーレジスト９を施し、しか
る後に前記抵抗体８を形成することにより実施すること
も可能で、かかる構成を第１図ｅに示した。Further, a resistor frame 7 disposed in the resistor arranging portion 6 prior to the step of forming the resistor 8 in the first embodiment.
It is also possible to implement this by applying an under resist 9 between the terminals 4a and 4b, and then forming the resistor 8. Such a structure is shown in FIG. 1e.
なお、第１図ｅに示す如く、アンダーレジスト９は端子
４ａ、４ｂにその両端部９ａ、９ｂをオーバーラツプせ
しめて形成することが望ましい。As shown in FIG. 1e, it is preferable that the under resist 9 be formed so that both ends 9a and 9b of the terminals 4a and 4b overlap.
以上の実施例によって、プリント配線板の回路パターン
４中に抵抗体８を印刷により形成することができ、従来
の実装作業に比較して、作業の簡易化を計ることができ
るとともに、価格を安価ならしめ、プリント配線板自体
の経済性を向上し得る。According to the above embodiment, the resistor 8 can be formed in the circuit pattern 4 of the printed wiring board by printing, and the work can be simplified and the price can be reduced compared to the conventional mounting work. This can improve the economical efficiency of the printed wiring board itself.
また、前記抵抗体枠８を印刷により形成する場合、やや
もすると印刷時のニジミ、ダレ等の原因によって、体積
の変化を生じ均一性の面において、安定した抵抗体８の
形成が得られない場合を生じたのであるが、当該実施例
の場合、回路パターン４中の抵抗体配設部６にレジスト
インク等による印刷処理によって抵抗体枠７を配設し、
かかる抵抗体枠７内に抵抗体８を形成するものであるか
ら、各抵抗体８に要求される体積に対応する形状、大き
さの抵抗体枠７を配設しておくことにより、前記欠点を
解消し、所要の抵抗体８を各回路パターン４中の抵抗体
配設部６に精度良く、均一性をもって形成することがで
きる。Furthermore, when the resistor frame 8 is formed by printing, the volume may change due to bleeding, sagging, etc. during printing, making it difficult to form the resistor 8 stably in terms of uniformity. However, in the case of this embodiment, the resistor frame 7 is arranged in the resistor arrangement portion 6 in the circuit pattern 4 by a printing process using resist ink, etc.
Since the resistor elements 8 are formed within the resistor frame 7, the above-mentioned drawbacks can be solved by arranging the resistor frame 7 with a shape and size corresponding to the volume required for each resistor element 8. The required resistor 8 can be formed in the resistor arrangement portion 6 in each circuit pattern 4 with high accuracy and uniformity.
（第２実施例）
第３図ａ、ｂは本発明の第２実施例を示すプリント配線
板の要部断面図および工程図で、前記第１実施例のプリ
ント配線板が単一の回路パターン４を設けたものである
のに対し、多層プリント配線板における実施例を示すも
のである。(Second Embodiment) Figures 3a and 3b are main part sectional views and process diagrams of a printed wiring board showing a second embodiment of the present invention, in which the printed wiring board of the first embodiment has a single circuit pattern. 4 is provided, whereas an embodiment in a multilayer printed wiring board is shown.
しかして、銅張積層板１により所要の回路パターン４を
形成する工程並びにこの回路パターン４中の端子４ａ、
４ｂ間の抵抗体配設部６に抵抗体枠７を配設し、かつこ
の抵抗体枠７内に抵抗体８を形成する工程については前
記第１実施例の方法と同様の方法により実施するもので
、その説明は省略する。Thus, the process of forming the required circuit pattern 4 using the copper-clad laminate 1, and the terminals 4a in this circuit pattern 4,
The process of arranging the resistor frame 7 in the resistor frame 7 between the resistor elements 4b and forming the resistor 8 within the resistor frame 7 is carried out in the same manner as in the first embodiment. Therefore, the explanation will be omitted.
そこで、前記回路パターン４上側に第２層回路パターン
１０を形成することにより、第１および−第２層回路パ
ターン４．１０から成る多層プリント配線板１１を形成
することができる。Therefore, by forming the second layer circuit pattern 10 above the circuit pattern 4, a multilayer printed wiring board 11 consisting of the first and -second layer circuit patterns 4.10 can be formed.
尚、第３図ａ中、１２ａ、１２ｂは第１層回路パターン
４中における第２層回路パターン１０の接続ランド１３
ａ、１３ｂとの接続ランド、１４ａは第１層回路パター
ン４と第１層回路パターン４Ｏ間に介層された絶縁層、
１４ｂはソルダーレジストをそれぞれ示すものである。In FIG. 3a, 12a and 12b are connection lands 13 of the second layer circuit pattern 10 in the first layer circuit pattern 4.
14a is an insulating layer interposed between the first layer circuit pattern 4 and the first layer circuit pattern 4O;
Reference numeral 14b indicates a solder resist.
また、第３図すは前述してきた多層プリント配線板１１
の具体的な製造工程を示すものである。In addition, FIG. 3 shows the multilayer printed wiring board 11 described above.
This shows the specific manufacturing process.
前記実施例の多層プリント配線板１１は２層のプリント
配線板で、かつ第１層回路パターン４中に抵抗体８を設
けた場合について示したが、これを第２層回路パターン
１０中に設けてもいいし。Although the multilayer printed wiring board 11 of the above embodiment is a two-layer printed wiring board and the resistor 8 is provided in the first layer circuit pattern 4, it is also possible to provide the resistor 8 in the second layer circuit pattern 10. It's okay.
また必要に応じて第１および第２層回路パターン４．１
０中に設けて構成することもできるとともに第２層の場
合にかぎらず、３層あるいは４層等の複数層の回路パタ
ーンから成る多層プリント配線板に適用し得る。Also, if necessary, the first and second layer circuit patterns 4.1
It can also be configured by providing it in a layer 0, and can be applied not only to the case of the second layer but also to a multilayer printed wiring board consisting of a circuit pattern of multiple layers, such as three or four layers.
また、抵抗体８の形成についての具体的な実施に当って
も前記実施例に限定されるものではなく、従って抵抗体
ペーストの組成等についても、その他の適宜の実施が可
ｔＦである。Further, the specific implementation of the formation of the resistor 8 is not limited to the above embodiment, and therefore, other appropriate implementations may be made regarding the composition of the resistor paste, etc.
［発明の効果］
本発明によれば、プリント配線板における各回路パター
ン中に所望の抵抗体を設けたプリント配線板を提供でき
るとともに各回路パターンの形成工程に関連して形成す
ることができ、プリント配線板における抵抗体の形成を
簡易かつ適確に遂行し得る利点を有する。[Effects of the Invention] According to the present invention, it is possible to provide a printed wiring board in which a desired resistor is provided in each circuit pattern on the printed wiring board, and the resistor can be formed in conjunction with the formation process of each circuit pattern. This method has the advantage that resistor elements can be easily and accurately formed on printed wiring boards.
第１図ａ、ｂ、ｅは、本発明プリント配線板の第１実施
例を示す拡大断面図、同図ｃ、ｄは平面図、第２図は本
発明プリント配線板の第１実施例における製造工程図、
第３図ａ、ｂは本発明プリント配線板の第２実施例を示
す断面図、製造工程図、第４図ａ、ｂ、ｃ、ｄは従来の
多層プリント配線板の製造方法を示す拡大断面図、平面
図である。
ｌ・・・銅張積層板
２・・・基板
３・・・銅箔
４・・・第１層回路パターン
５・・・ソルダーレジスト
６・・・抵抗体配設部
７・・・抵抗体枠
８・・・抵抗体
９・・・アンダーレジスト
１０・・・第２層回路パターン
１１・・・多層プリント配線板
１２ａ、１２ｂ、１３ａ、１３ ｂ ・・・接続ランド
１４ａ・・・絶縁層
１４ｂ・・・ソルダーレジスト
（ｂ）
８ 抵抗体
第１図
（ｅ）
第３図
（ｂ）
第４図
（ｃ）Figures 1a, b, and e are enlarged sectional views showing the first embodiment of the printed wiring board of the present invention, Figures c and d are plan views, and Figure 2 is the first embodiment of the printed wiring board of the present invention. manufacturing process diagram,
Figures 3a and 3b are cross-sectional views and manufacturing process diagrams showing a second embodiment of the printed wiring board of the present invention, and Figures 4a, b, c, and d are enlarged cross-sectional views showing a conventional method for manufacturing a multilayer printed wiring board. FIG. l...Copper clad laminate 2...Substrate 3...Copper foil 4...First layer circuit pattern 5...Solder resist 6...Resistor placement part 7...Resistor frame 8...Resistor 9...Under resist 10...Second layer circuit pattern 11...Multilayer printed wiring board 12a, 12b, 13a, 13b...Connection land 14a...Insulating layer 14b... ...Solder resist (b) 8 Resistor Figure 1 (e) Figure 3 (b) Figure 4 (c)
Claims (1)
と、このプリント配線回路中の抵抗体配設部に配設した
抵抗体枠と、前記プリント配線回路中の抵抗体枠内に配
設した抵抗体とから成るプリント配線板。 （２）前記印刷にて形成した抵抗体は、カーボンブラッ
クを含有する放射線硬化用塗料を印刷するとともにこれ
を放射線にて硬化して形成して成る特許請求の範囲第１
項記載のプリント配線板。 （３）前記抵抗体枠は、レジスト印刷にて形成して成る
特許請求の範囲第１項記載のプリント配線板。 （４）基板の少なくとも片面に多層のプリント配線回路
を設けて成る多層プリント配線板において、 前記多層プリント配線回路のうちの少なく とも一層のプリント配線回路中の抵抗体配設部に抵抗体
枠を配設し、かつこの抵抗体枠内に抵抗体を設けて成る
多層プリント配線板。 （５）前記抵抗体は、カーボンブラックを含有する放射
線硬化用塗料を印刷するとともにこれを放射線にて硬化
して形成して成る特許請求の範囲第４項記載の多層プリ
ント配線板。 （６）前記抵抗体枠は、レジスト印刷にて形成して成る
特許請求の範囲第４項記載の多層プリント配線板。 （７）基板の少なくとも片面にプリント配線回路を形成
する工程と、前記プリント配線回路中の抵抗体配設部に
抵抗体枠を印刷形成する工程と、前記抵抗体枠内に抵抗
体を形成する工程とから成るプリント配線板の製造方法
。 （８）前記抵抗体を形成する工程は、カーボンブラック
を含有する放射線硬化用塗料を印刷するとともにこれを
放射線にて硬化して形成する特許請求の範囲第７項記載
のプリント配線板の製造方法。 前記抵抗体枠の形成する工程は、レジスト 印刷して形成する特許請求の範囲第７項記載のプリント
配線板の製造方法。 （１０）基板の少なくとも片面に多層のプリント配線回
路を設けて成る多層プリント配線板の製造方法において
、 前記多層プリント配線回路のうち少なくと も一層のプリント配線回路の形成に当って、当該プリン
ト配線回路中の抵抗体配設部に抵抗体枠を形成した後、
この抵抗体枠内に抵抗体をカーボンを含有する放射線硬
化用塗料を印刷した後、これを放射線にて硬化すること
により形成することを特徴とする多層プリント配線板の
製造方法。[Scope of Claims] (1) A printed wiring circuit provided on at least one side of a substrate, a resistor frame disposed in a resistor mounting portion in the printed wiring circuit, and a resistor frame in the printed wiring circuit. A printed wiring board consisting of a resistor arranged inside. (2) The resistor formed by printing is formed by printing a radiation curing paint containing carbon black and curing it with radiation.
Printed wiring board as described in section. (3) The printed wiring board according to claim 1, wherein the resistor frame is formed by resist printing. (4) In a multilayer printed wiring board comprising a multilayer printed wiring circuit provided on at least one side of the board, a resistor frame is arranged in a resistor mounting portion of at least one layer of the multilayer printed wiring circuit. A multilayer printed wiring board comprising a resistor and a resistor provided within the resistor frame. (5) The multilayer printed wiring board according to claim 4, wherein the resistor is formed by printing a radiation-curing paint containing carbon black and curing it with radiation. (6) The multilayer printed wiring board according to claim 4, wherein the resistor frame is formed by resist printing. (7) forming a printed wiring circuit on at least one side of a substrate; printing and forming a resistor frame on a resistor mounting portion in the printed wiring circuit; and forming a resistor in the resistor frame. A method for manufacturing a printed wiring board, which comprises the steps of: (8) The method for manufacturing a printed wiring board according to claim 7, wherein the step of forming the resistor is formed by printing a radiation-curing paint containing carbon black and curing it with radiation. . 8. The method of manufacturing a printed wiring board according to claim 7, wherein the step of forming the resistor frame is formed by resist printing. (10) In a method for manufacturing a multilayer printed wiring board comprising a multilayer printed wiring circuit provided on at least one side of a substrate, in forming at least one layer of the printed wiring circuit among the multilayer printed wiring circuits, After forming the resistor frame in the resistor mounting part,
A method for manufacturing a multilayer printed wiring board, characterized in that a resistor is formed within the resistor frame by printing a radiation-curing paint containing carbon and then curing it with radiation.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61257529A JPS63110692A (en) | 1986-10-28 | 1986-10-28 | Printed wiring board and manufacture of the same |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61257529A JPS63110692A (en) | 1986-10-28 | 1986-10-28 | Printed wiring board and manufacture of the same |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS63110692A true JPS63110692A (en) | 1988-05-16 |
| JPH0559598B2 JPH0559598B2 (en) | 1993-08-31 |
Family
ID=17307556
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61257529A Granted JPS63110692A (en) | 1986-10-28 | 1986-10-28 | Printed wiring board and manufacture of the same |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS63110692A (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7284317B2 (en) | 2003-11-05 | 2007-10-23 | Samsung Electro-Mechanics Co., Ltd. | Method of producing printed circuit board with embedded resistor |
Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5070446U (en) * | 1973-10-31 | 1975-06-21 | ||
| JPS52116870A (en) * | 1976-03-25 | 1977-09-30 | Sharp Kk | Method of producing printed resistor |
| JPS53869A (en) * | 1976-06-25 | 1978-01-07 | Hitachi Ltd | Method of producing printed circuit board |
| JPS59113602A (en) * | 1982-12-20 | 1984-06-30 | ソニー株式会社 | Method of producing resistor |
| JPS60160687A (en) * | 1984-01-31 | 1985-08-22 | ソニー株式会社 | Thick film laminated board |
| JPS60176296A (en) * | 1984-02-23 | 1985-09-10 | 松下電器産業株式会社 | Method of producing glazed resistance element interal multilayer substrate |
| JPS61163601A (en) * | 1985-01-16 | 1986-07-24 | ソニー株式会社 | Carbon paste for high resistance |
-
1986
- 1986-10-28 JP JP61257529A patent/JPS63110692A/en active Granted
Patent Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5070446U (en) * | 1973-10-31 | 1975-06-21 | ||
| JPS52116870A (en) * | 1976-03-25 | 1977-09-30 | Sharp Kk | Method of producing printed resistor |
| JPS53869A (en) * | 1976-06-25 | 1978-01-07 | Hitachi Ltd | Method of producing printed circuit board |
| JPS59113602A (en) * | 1982-12-20 | 1984-06-30 | ソニー株式会社 | Method of producing resistor |
| JPS60160687A (en) * | 1984-01-31 | 1985-08-22 | ソニー株式会社 | Thick film laminated board |
| JPS60176296A (en) * | 1984-02-23 | 1985-09-10 | 松下電器産業株式会社 | Method of producing glazed resistance element interal multilayer substrate |
| JPS61163601A (en) * | 1985-01-16 | 1986-07-24 | ソニー株式会社 | Carbon paste for high resistance |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7284317B2 (en) | 2003-11-05 | 2007-10-23 | Samsung Electro-Mechanics Co., Ltd. | Method of producing printed circuit board with embedded resistor |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0559598B2 (en) | 1993-08-31 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US3102213A (en) | Multiplanar printed circuits and methods for their manufacture | |
| JPS63110692A (en) | Printed wiring board and manufacture of the same | |
| JPH021915Y2 (en) | ||
| JPS63142889A (en) | Printed wiring board | |
| JPS635595A (en) | Multilayer printed interconnection board and manufacture of the same | |
| JPS6262586A (en) | Printed circuit board | |
| JPS617696A (en) | Multilayer printed circuit board | |
| US5234745A (en) | Method of forming an insulating layer on a printed circuit board | |
| US20050062587A1 (en) | Method and structure of a substrate with built-in via hole resistors | |
| JPS61147596A (en) | Manufacture of double side through hole printed circuit board | |
| JPH02139993A (en) | Manufacture of printed wiring board | |
| JPH09181453A (en) | Multilayer wiring board and its manufacturing method | |
| JPS648478B2 (en) | ||
| JPH06112628A (en) | Manufacture of circuit board having wiring pattern | |
| JPS584999A (en) | Method of producing printed circuit board | |
| JPH0799376A (en) | Printed-wiring board | |
| JPS5877287A (en) | Method of producing printed circuit board | |
| JPS63107086A (en) | Manufacture of double-sided printed wiring board | |
| JPS5841799B2 (en) | printed wiring board | |
| JPH0147912B2 (en) | ||
| JPH07111374A (en) | Printed wiring board and manufacture thereof | |
| JPS60175494A (en) | Method of producing metal base circuit board | |
| JPS6362396A (en) | Construction of board with through-holes | |
| JPH01175293A (en) | Printed resistor board and manufacture thereof | |
| JPH02174292A (en) | Printed wiring board provided with reinforcing coating for conductive ink connection section |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |