JPS63109638A - Frequency offset and jitter application circuit - Google Patents

Frequency offset and jitter application circuit

Info

Publication number
JPS63109638A
JPS63109638A JP61256645A JP25664586A JPS63109638A JP S63109638 A JPS63109638 A JP S63109638A JP 61256645 A JP61256645 A JP 61256645A JP 25664586 A JP25664586 A JP 25664586A JP S63109638 A JPS63109638 A JP S63109638A
Authority
JP
Japan
Prior art keywords
signal
digital
output
analog
frequency offset
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP61256645A
Other languages
Japanese (ja)
Other versions
JP2504755B2 (en
Inventor
Masatoshi Komatsu
小松 政敏
Yoshihiro Oyama
大山 義博
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
NEC Miyagi Ltd
Original Assignee
NEC Corp
NEC Miyagi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp, NEC Miyagi Ltd filed Critical NEC Corp
Priority to JP25664586A priority Critical patent/JP2504755B2/en
Publication of JPS63109638A publication Critical patent/JPS63109638A/en
Application granted granted Critical
Publication of JP2504755B2 publication Critical patent/JP2504755B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Abstract

PURPOSE:To reduce circuit scale by digitizing an input signal so as to branch a signal into two signal components whose phase difference is nearly 90 deg., multiplying a sinusoidal function and cosine function including frequency offset and jitter with the result and converting the difference of two products into an analog signal. CONSTITUTION:An inputted analog signal is subjected to digital conversion and the output of an analog/digital converter 2 is branched into two signal components whose phase difference is nearly 90 deg.. The product between the two signals and the cosine function and sinusoidal function including the frequency offset and jitter is obtained. A 1st digital multiplier 5 obtaining the product with one output and a 2nd digital multiplier 6 obtaining the product with the other output are used to obtain a difference of both the outputs and the output of the digital subtractor 9 is analog-converted by the digital/analog converter 11. Thus, the circuit scale of the application circuit of frequency offset and jitter is reduced.

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、周波数オフセントおよびシフタ印加回路に関
する。
DETAILED DESCRIPTION OF THE INVENTION [Field of Industrial Application] The present invention relates to frequency offset and shifter application circuits.

本発明は、ディジタル通信回線のシュミレータとして利
用し、通信装置のモデムの試験に用いる。
The present invention is utilized as a simulator of a digital communication line, and is used to test a modem of a communication device.

〔概 要〕〔overview〕

本発明は周波数オフセントおよびジッタ印加回路におい
て、 入力信号をディジタル化して位相差がほぼ90度テアル
二つの信号成分に分波した後にこの二つの信号成分に周
波数オフセットおよびシフタの両方を含んだ余弦関数の
信号および正弦関数の信号をそれぞれ乗じ、その二つの
積の差をアナログ信号に変換することにより、 回路規模を小さくなるようにしたものである。
The present invention uses a frequency offset and jitter injection circuit to digitize an input signal, split it into two signal components with a phase difference of approximately 90 degrees, and then apply a cosine function that includes both a frequency offset and a shifter to these two signal components. The circuit size is reduced by multiplying the signal and the signal of the sine function, respectively, and converting the difference between the two products into an analog signal.

〔従来の技術〕[Conventional technology]

従来、周波数オフセットおよびジッタ印加回路では、ア
ナログ乗算器により平衡変調器を構成し、入力信号に位
相変調を加えることにより、周波数オフセットおよびジ
ッタを印加していた。
Conventionally, in a frequency offset and jitter injecting circuit, a balanced modulator is configured using an analog multiplier, and a frequency offset and jitter are injected by adding phase modulation to an input signal.

第2図は従来例の周波数オフセットおよびジッタ印加回
路のブロック構成図である。従来技術による周波数オフ
セットおよびジッタ印加回路の動作を第2図について説
明する。
FIG. 2 is a block diagram of a conventional frequency offset and jitter injection circuit. The operation of a conventional frequency offset and jitter injecting circuit will be explained with reference to FIG.

いま、入力信号aを式(1)に示す周波数fの正弦波と
する。
Now, assume that the input signal a is a sine wave with a frequency f shown in equation (1).

a  = 5in(2πf t )      ・−−
−−−−−−−−41)この信号が第2図の入力端子1
に入力すると、入力信号aは、等化層21であらかじめ
帯域濾波器23の群遅延偏差補正を受けて、アナログ乗
算器による平衡変調器22に入力される。変調信号発生
器28の出力を式(2)に示す周波数f0の変調信号す
と゛すると、 b  = 5in(2rt f o t )     
 −−−−−−−(2)平衡変調器22の出力には、式
(3)に示す両側帯波信号Cが表れる。
a = 5in(2πft) ・--
−−−−−−−−41) This signal is input terminal 1 in Figure 2.
, the input signal a undergoes group delay deviation correction in the bandpass filter 23 in advance in the equalization layer 21, and is input into the balanced modulator 22 using an analog multiplier. If the output of the modulation signal generator 28 is the modulation signal of frequency f0 shown in equation (2), then b = 5in (2rt f o t )
------- (2) At the output of the balanced modulator 22, a double-side band signal C shown in equation (3) appears.

c= −(cos(2ycf−2πf、)t−cos(
2rc f + 2 rt f o) t )  −−
−−−−−−−−−(3)両側帯波信号Cは、帯域濾波
器23で、式(4)に示す上側帯波信号dとなり、アナ
ログ乗算器による平衡変調器24に入力される。
c= −(cos(2ycf−2πf,)t−cos(
2rc f + 2 rt f o) t ) --
---------- (3) The double-side band signal C is passed through the bandpass filter 23 and becomes the upper side band signal d shown in equation (4), which is input to the balanced modulator 24 using an analog multiplier. .

d= −−cos(2πf+2πfo)t・−−一一一
−−・−・−(4) このとき、復調信号発生器29の出力を、式(5)に示
すような周波数f、で変調信号すに対してφだけ位相が
変化した復調信号eφとすると、ep = 5in(2
πfI、t+φ)    −−−−−曲(5)平衡変調
器24の出力には、式(6)に示す両側帯波信号gφが
現れる。
d= −−cos(2πf+2πfo)t・−−111−−・−・−(4) At this time, the output of the demodulation signal generator 29 is modulated with a frequency f as shown in equation (5). Assuming that the demodulated signal eφ has a phase change of φ with respect to
(πfI, t+φ) ------- Curve (5) At the output of the balanced modulator 24, a double-side band signal gφ shown in equation (6) appears.

gp =    (sin(2πf を−φ)一5in
 ((2πf+4πfJt+φ)〕・−・・・−・・−
・(6) 両側帯波信号から低域濾波器25により下側帯波を取り
出し、等化層26により、群遅延歪を補正し増幅器27
により振幅補正を加えれば、式(7)に示す入力信号a
に対して、φだけ位相が偏移した出力信号hφが得られ
る。
gp = (sin(2πf -φ) - 5in
((2πf+4πfJt+φ)]・−・・・−・・−
・(6) The lower side band is extracted from the double side band signal by the low pass filter 25, the group delay distortion is corrected by the equalization layer 26, and the amplifier 27
If amplitude correction is added to the input signal a shown in equation (7),
In contrast, an output signal hφ whose phase is shifted by φ is obtained.

hp −5in(2* f t−φ)       ・
曲−−−−−−=(7)また、復調信号発生器29の出
力を式(8)に示すように、Δf0だけ偏移した復調信
号eΔとすると、8A= sin(2πf0+2πΔf
 o) t  ・−−−−−−−(8)平衡変調器24
の出方には、式(9)に示す両側帯波信号gΔが現れる
hp -5in (2* f t-φ) ・
(7) Furthermore, if the output of the demodulated signal generator 29 is the demodulated signal eΔ shifted by Δf0 as shown in equation (8), then 8A=sin(2πf0+2πΔf
o) t ・---------(8) Balanced modulator 24
A double-side band signal gΔ shown in equation (9) appears in the output direction.

gΔ=    (sin (2yc(f−Δf O) 
t )一5in(2πf+4πfo+2πΔf o) 
t )・・−・−・・−−−・(9) 両側帯波信号gφと同様に群遅延補正および振幅補正を
加えれば、弐〇〇に示す入力信号aに対してΔf、たけ
周波数が偏移した出力信号hΔが得られる。
gΔ= (sin (2yc(f−Δf O)
t)-5in (2πf+4πfo+2πΔf o)
t)・・・−・・−−−・(9) If group delay correction and amplitude correction are added in the same way as for the double-sideband signal gφ, the frequency will be Δf and Tak for the input signal a shown in 200. A shifted output signal hΔ is obtained.

hl −5in (2π(f−Δf o) t )  
・・−−−−−−−・−=arpこれによって入力信号
に周波数オフセットおよびジッタを印加できる。
hl −5in (2π(f−Δfo) t )
...--------=arp This allows frequency offset and jitter to be applied to the input signal.

〔発明が解決しようとする問題点〕[Problem that the invention seeks to solve]

しかし、このような従来例の周波数オフセットおよびジ
ッタ印加回路では、処理をすべてアナログ信号において
行っているため、群遅延歪を補正する等化層、アナログ
乗算器による平衡変調器、帯域濾波器、変調用信号発生
器、復調用信号発生器が必要である。特に、帯域濾波器
は振幅変調を受けた両側帯波信号の上側帯波を取り出す
のに用いられるために規模の大きな濾波器である。した
がって回路全体の規模が大きくなる欠点があった。
However, in such conventional frequency offset and jitter injection circuits, all processing is performed on analog signals, so an equalization layer that corrects group delay distortion, a balanced modulator using an analog multiplier, a bandpass filter, and a modulation signal generator and demodulation signal generator are required. In particular, a bandpass filter is a large-scale filter because it is used to extract the upper sideband of a double-sideband signal that has been subjected to amplitude modulation. Therefore, there was a drawback that the scale of the entire circuit became large.

本発明は上記の欠点を解決するのもで、回路規模の小さ
い周波数オフセットおよびジッタ印加回路を提供するこ
とを目的とする。
The present invention solves the above-mentioned drawbacks, and aims to provide a frequency offset and jitter injection circuit with a small circuit scale.

〔問題点を解決するための手段〕[Means for solving problems]

本発明は、入力するアナログ信号をディジタル変換する
アナログ・ディジタル変換器と、このアナログ・ディジ
タル変換器の出力を位相差がほぼ90度である二つの信
号成分に分波する二つの位相差分波濾波器と、周波数オ
フセットおよびジッタを含む余弦関数の信号を発生する
余弦関数発生器と、この余弦関数の信号に対して所定の
位相差の正弦関数の信号を発生する正弦関数発生器と、
上記余弦関数の信号とこの信号に対応する上記二つの位
相差分波濾波器の一方の出力との積を求める第一のディ
ジタル乗算器と、上記正弦関数の信号とこの信号に対応
する上記二つの位相差分波濾波器の他方の出力との積を
求める第二のディジタル乗算器と、上記第一のディジタ
ル乗算器の出力とこの第二のディジタル乗算器の出力と
の差を求めるディジタル減算器と、このディジタル減算
器の出力をアナログ変換するディジタル・アナログ変換
器とを備えたことを特徴とする。
The present invention consists of an analog-to-digital converter that converts an input analog signal into a digital signal, and two phase difference filters that separate the output of the analog-to-digital converter into two signal components with a phase difference of approximately 90 degrees. a cosine function generator that generates a cosine function signal including a frequency offset and jitter, and a sine function generator that generates a sine function signal with a predetermined phase difference with respect to the cosine function signal.
a first digital multiplier that calculates the product of the cosine function signal and the output of one of the two phase difference wave filters corresponding to this signal; a second digital multiplier for calculating the product with the other output of the phase difference wave filter; and a digital subtracter for calculating the difference between the output of the first digital multiplier and the output of the second digital multiplier. , and a digital-to-analog converter that converts the output of the digital subtracter into analog.

〔作 用〕[For production]

アナログ・ディジタル変換器で人力するアナログ信号を
ディジタル変換する。二つの90度位相差分波濾波器で
アナログ・ディジタル変換器の出力を互いに位相がほぼ
90度相異する二つの信号成分に分波する。余弦関数発
生器で周波数オフセットおよびシフタを含む余弦関数の
信号を発生する。
An analog-to-digital converter converts human analog signals into digital ones. Two 90-degree phase differential wave filters separate the output of the analog-to-digital converter into two signal components whose phases differ by approximately 90 degrees from each other. A cosine function generator generates a cosine function signal including a frequency offset and a shifter.

正弦関数発生器でこの余弦関数の信号に対して所定の位
相差の正弦関数の信号を発生する。第一のディジタル乗
算器で余弦関数の信号とこの信号に対応する90度位相
差分波濾波器の一方の出力との積を求める。第二のディ
ジタル乗算器で正弦関数の信号とこの信号に対応する9
0度位相差分波濾波器の他方の出力との積を求める。デ
ィジタル減算器で第一のディジタル乗算器の出力と第二
のディジタル乗算器の出力との差を求める。ディジタル
・アナログ変換器でディジタル減算器の出力をアナログ
変換する。以上の動作により回路規模を小さくすること
ができる。
A sine function generator generates a sine function signal having a predetermined phase difference with respect to this cosine function signal. The first digital multiplier calculates the product of the cosine function signal and one output of the 90-degree phase difference wave filter corresponding to this signal. A second digital multiplier divides the signal of the sine function and the 9 corresponding to this signal.
Find the product with the other output of the 0 degree phase difference wave filter. A digital subtracter calculates the difference between the output of the first digital multiplier and the output of the second digital multiplier. A digital-to-analog converter converts the output of the digital subtracter to analog. The above operation allows the circuit scale to be reduced.

〔実施例〕〔Example〕

本発明の実施例について図面を参照して説明する。 Embodiments of the present invention will be described with reference to the drawings.

第1図は本発明一実施例周波数オフセ−/ )およびジ
ッタ印加回路のブロック構成図である。第1図において
、図外からアナログの入力信号x (t)が入力端子1
を介してアナログ・ディジタル変換器2の入力に接続さ
れる。アナログ・ディジタル変調器2からディジタル信
号がディジタルフィルタで構成された90度位相差分波
濾波器3.4の入力にそれぞれ接続される。
FIG. 1 is a block diagram of a frequency offsetting circuit and jitter injecting circuit according to an embodiment of the present invention. In Figure 1, an analog input signal x (t) from outside the diagram is input to input terminal 1.
is connected to the input of the analog-to-digital converter 2 via. Digital signals from the analog/digital modulator 2 are respectively connected to inputs of 90-degree phase difference wave filters 3.4 composed of digital filters.

90度位相差分波濾波器3から90度位相差分波濾波器
4の出力に対してほぼ90度の位相差を持つ出力がディ
ジタル乗算器5の一方の入力に接続される。また、余弦
関数発生器7から周波数オフセットφ0およびシフタΔ
f0の両方を含んだ余弦信号cos(2πΔf、t+φ
。)がディジタル乗算器5の他方の入力に接続される。
Outputs having a phase difference of approximately 90 degrees from the outputs of the 90 degree phase difference wave filter 3 and the 90 degree phase difference wave filter 4 are connected to one input of the digital multiplier 5 . Also, from the cosine function generator 7, a frequency offset φ0 and a shifter Δ
A cosine signal cos (2πΔf, t+φ
. ) is connected to the other input of the digital multiplier 5.

ディジタル乗算器5では90度位相差分波濾波器3の出
力と余弦信号cos(2πΔfat+φ。)との積が求
められる。
The digital multiplier 5 calculates the product of the output of the 90-degree phase difference wave filter 3 and the cosine signal cos(2πΔfat+φ.).

一方、90度位相差分波濾波器4の出力はディジタル乗
算器6の一方の入力に接続される。また、正弦関数発生
器8から周波数オフセフ)φ。およびジッタΔf、の両
方を含んだ正弦信号5in(2πΔf、t+φ、)がデ
ィジタル乗算器6の他方の入力に接続される。ディジタ
ル乗算器6では90度位相差分波濾波器4の出力と正弦
信号5in(2πΔf0t+φ。)との積が求められる
。ディジタル乗算器5.6の出力はディジタル減算器9
のそれぞれの入力に接続される。ディジタル減算器9で
はディジタル乗算器5.6の出力の差が求められる。デ
ィジタル減算器9の出力は群遅延等化層10の入力に接
続される0群遅延等化器IOでは入力の群遅延歪が等化
される0群遅延等化器10の出力がディジタル・アナロ
グ変換器11の入力に接続される。ディジタル・アナロ
グ変換器11から入力信号x (tlに対して周波数オ
フセットφ。およびジッタΔf。
On the other hand, the output of the 90-degree phase difference wave filter 4 is connected to one input of the digital multiplier 6. Also, the frequency offset) φ from the sine function generator 8. A sine signal 5in (2πΔf, t+φ,) containing both jitter Δf and jitter Δf is connected to the other input of the digital multiplier 6. The digital multiplier 6 calculates the product of the output of the 90-degree phase difference wave filter 4 and the sine signal 5in (2πΔf0t+φ.). The output of the digital multiplier 5.6 is the output of the digital subtracter 9.
are connected to their respective inputs. A digital subtracter 9 determines the difference between the outputs of the digital multiplier 5.6. The output of the digital subtracter 9 is connected to the input of the group delay equalization layer 10. In the 0 group delay equalizer IO, the group delay distortion of the input is equalized. The output of the 0 group delay equalizer 10 is digital/analog. Connected to the input of converter 11. The input signal x (frequency offset φ with respect to tl and jitter Δf) from the digital-to-analog converter 11.

を印加したアナログの出力信号)F (t)が出力端子
に接続される。
An analog output signal F (t) applied to the output terminal is connected to the output terminal.

このような構成の周波数オフセットおよびジッ夕印加回
路の動作について説明する。いま、簡単に説明するため
入力信号x (t)を弐OBで表す。
The operation of the frequency offset and jitter applying circuit having such a configuration will be explained. Now, for easy explanation, the input signal x (t) is expressed as 2OB.

x (t) = cos(2ft f t )    
  −=−−・・・・Qυこの入力信号x (tlにΔ
f0なるジッタ(周波数偏移)、φ。なる周波数オフセ
ット(位相偏移)を与えた出力信号y (t)は弐〇の
ように表せる。
x (t) = cos(2ft f t )
−=−−・QυThis input signal x (Δ in tl
Jitter (frequency deviation) f0, φ. The output signal y (t) given the frequency offset (phase shift) can be expressed as 2〇.

y(tl=cos (2π(f+Δf、)t+φ。)=
cos(2yc f t)Xcos(2πΔf、t+φ
。)−sin(2πf t)Xsin(2ffΔf、t
+φ。)・−・−・−・−・−03 これにより、入力信号x (tlを90度の位相差を持
った信号に分波すれば、正弦信号および余弦信号との積
を求めることにより、直接周波数オフセットφ。および
ジッタΔf0を印加できることがわかる。
y(tl=cos (2π(f+Δf,)t+φ.)=
cos(2yc f t)Xcos(2πΔf, t+φ
. )−sin(2πf t)Xsin(2ffΔf, t
+φ. )・−・−・−・−・−03 As a result, if the input signal x (tl is split into signals with a phase difference of 90 degrees, it can be directly It can be seen that the frequency offset φ. and the jitter Δf0 can be applied.

90度位相差分波濾波器を用いると、式(2)は式(2
)のようになる。
When a 90 degree phase difference filter is used, equation (2) becomes equation (2
)become that way.

y(t)−(h+*x(t)) Xcos(2πΔfo
t+φ)−(11,傘x(t))  xsin(2πΔ
 rot  + φ)−・−・−−−−−−(2) ここで*はたたみ込み演算を表す。そしてhl、h2は
位相差分波濾波器のインパルス応答関数であり、それぞ
れのフーリエ変換をH+(jw) 、Hz(jw)とす
ると、振幅特性、位相特性は式(ロ)、(至)のように
なる。
y(t)−(h+*x(t)) Xcos(2πΔfo
t+φ)−(11, umbrella x(t)) xsin(2πΔ
rot + φ)−・−・−−−−−−(2) Here, * represents a convolution operation. And hl and h2 are the impulse response functions of the phase difference wave filter, and if their respective Fourier transforms are H + (jw) and Hz (jw), the amplitude characteristics and phase characteristics are as shown in equations (b) and (to). become.

! H+(j w) I = l Hz(j w) l
王1  ・・−・(ロ)arg H,(jw) −ar
g Hz(jW)=−□一・・・・−−−−−・(至) 第1図において、入力端子1に加えられる入力信号x 
(t)は、アナログ・ディジタル変換器2でディジタル
化されてディジタルフィルタにより構成される90度位
相差分波濾波器3.4に入力される。
! H+(j w) I = l Hz(j w) l
King 1... (b) arg H, (jw) -ar
g Hz (jW) = -□1...------- (To) In Fig. 1, the input signal x applied to input terminal 1
(t) is digitized by the analog-to-digital converter 2 and input to a 90-degree phase difference wave filter 3.4 constituted by a digital filter.

90度位相差分波濾波器4の出力に対してほぼ90度の
位相差を持つ90度位相差分波濾波器3の出力はディジ
タル乗算器5に入力され、式(至)に示される周波数オ
フセットφ。およびシフタΔf0の両方を含んだ余弦関
数発生器7の出力との積が求められる。一方、90度位
相差分波濾波器4の出力はディジタル乗算器6に入力さ
れ、式(2)に示される周波数オフセットφ。とジッタ
Δf、との両方を含んだ正弦関数発生器8の出力との積
が求められる。
The output of the 90 degree phase difference wave filter 3, which has a phase difference of approximately 90 degrees with respect to the output of the 90 degree phase difference wave filter 4, is input to the digital multiplier 5, and the frequency offset φ shown in equation (to) is input to the digital multiplier 5. . and the output of the cosine function generator 7, which includes both the shifter Δf0 and the shifter Δf0. On the other hand, the output of the 90-degree phase difference wave filter 4 is input to the digital multiplier 6, and the frequency offset φ shown in equation (2) is generated. The product of the output of the sine function generator 8 containing both the jitter Δf and the jitter Δf is determined.

それぞれの積の差をディジタル減算器9により求め群遅
延等花器10により信号の群遅延歪を等化し、ディジタ
ル・アナログ変換器11を通せば、入力信号x (t)
に対して周波数オフセットおよびジッタを印加したアナ
ログ出力信号y (t)が出力端子12に得られる。
The difference between the respective products is calculated by the digital subtractor 9, the group delay distortion of the signal is equalized by the group delay etc. vase 10, and the input signal x (t) is passed through the digital-to-analog converter 11.
An analog output signal y (t) with a frequency offset and jitter applied thereto is obtained at the output terminal 12 .

〔発明の効果〕〔Effect of the invention〕

以上説明したように、本発明は、アナログ・ディジタル
変調器、90度位相差分波濾波器、ディジタル乗算器、
ディジタル減算器、余弦関数発生器、正弦関数発生器お
よびディジタル・アナログ変換器を設けることにより、
周波数オフセットおよびジッタの印加回路の回路規模を
小さくできる優れた効果がある。
As explained above, the present invention includes an analog/digital modulator, a 90 degree phase difference wave filter, a digital multiplier,
By providing a digital subtracter, a cosine function generator, a sine function generator and a digital-to-analog converter,
This has the excellent effect of reducing the circuit scale of the frequency offset and jitter application circuit.

本発明の回路は、モデム装置の試験のために、実回線の
シュミレータを構成するために利用して有効である。
The circuit of the present invention is effective when used to configure a simulator of an actual line for testing modem equipment.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図は本発明一実施例周波数オフセットおよびジッタ
印加回路のブロック構成図。 第2図は従来例の周波数オフセットおよびジッタ印加回
路のブロック構成図。 1・・・入力端子、2・・・アナログ・ディジタル変換
器(A/D変換器)、3.4・・・90度位相差分波濾
波器、5.6・・・ディジタル乗算器、7・・・余弦関
数発生器、8・・・正弦関数発生器、9・・・ディジタ
ル減算器、10・・・群遅延等化器、11・・・ディジ
タル・アナログ変換器(D/A変換器)、12・・・出
力端子、21・・・等花器、22.24・・・アナログ
乗算器による平衡変調器、23・・・帯域濾波器、25
・・・低域濾波器、26・・・等花器、27・・・増幅
器、2日・・・変調信号発生器、29・・・復調信号発
生器。
FIG. 1 is a block diagram of a frequency offset and jitter injection circuit according to an embodiment of the present invention. FIG. 2 is a block diagram of a conventional frequency offset and jitter injection circuit. DESCRIPTION OF SYMBOLS 1... Input terminal, 2... Analog-digital converter (A/D converter), 3.4... 90 degree phase difference wave filter, 5.6... Digital multiplier, 7... ... Cosine function generator, 8 ... Sine function generator, 9 ... Digital subtractor, 10 ... Group delay equalizer, 11 ... Digital-to-analog converter (D/A converter) , 12... Output terminal, 21... Equal flower vase, 22.24... Balanced modulator using analog multiplier, 23... Bandpass filter, 25
...Low pass filter, 26...Vase, 27...Amplifier, 2nd...Modulation signal generator, 29...Demodulation signal generator.

Claims (1)

【特許請求の範囲】[Claims] (1)入力するアナログ信号をディジタル変換するアナ
ログ・ディジタル変換器と、 このアナログ・ディジタル変換器の出力を位相差がほぼ
90度である二つの信号成分に分波する二つの位相差分
波濾波器と、 周波数オフセットおよびジッタを含む余弦関数の信号を
発生する余弦関数発生器と、 この余弦関数の信号に対して所定の位相差の正弦関数の
信号を発生する正弦関数発生器と、上記余弦関数の信号
とこの信号に対応する上記二つの位相差分波濾波器の一
方の出力との積を求める第一のディジタル乗算器と、 上記正弦関数の信号とこの信号に対応する上記二つの位
相差分波濾波器の他方の出力との積を求める第二のディ
ジタル乗算器と、 上記第一のディジタル乗算器の出力とこの第二のディジ
タル乗算器の出力との差を求めるディジタル減算器と、 このディジタル減算器の出力をアナログ変換するディジ
タル・アナログ変換器と を備えたことを特徴とする周波数オフセットおよびジッ
タ印加回路。
(1) An analog-to-digital converter that converts the input analog signal to digital, and two phase difference wave filters that separate the output of this analog-to-digital converter into two signal components with a phase difference of approximately 90 degrees. a cosine function generator that generates a cosine function signal including a frequency offset and jitter; a sine function generator that generates a sine function signal with a predetermined phase difference with respect to the cosine function signal; a first digital multiplier that calculates the product of the signal of the sine function and the output of one of the two phase difference wave filters corresponding to this signal; and the signal of the sine function and the two phase difference waves corresponding to this signal. a second digital multiplier for calculating the product with the other output of the filter; a digital subtracter for calculating the difference between the output of the first digital multiplier and the output of the second digital multiplier; A frequency offset and jitter injection circuit comprising a digital-to-analog converter that converts the output of the subtracter into analog.
JP25664586A 1986-10-27 1986-10-27 Frequency offset and jitter application circuit Expired - Lifetime JP2504755B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP25664586A JP2504755B2 (en) 1986-10-27 1986-10-27 Frequency offset and jitter application circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP25664586A JP2504755B2 (en) 1986-10-27 1986-10-27 Frequency offset and jitter application circuit

Publications (2)

Publication Number Publication Date
JPS63109638A true JPS63109638A (en) 1988-05-14
JP2504755B2 JP2504755B2 (en) 1996-06-05

Family

ID=17295483

Family Applications (1)

Application Number Title Priority Date Filing Date
JP25664586A Expired - Lifetime JP2504755B2 (en) 1986-10-27 1986-10-27 Frequency offset and jitter application circuit

Country Status (1)

Country Link
JP (1) JP2504755B2 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2463260A (en) * 2008-09-05 2010-03-10 Barry Donald Ruberry Miles Signal jitter evaluation device

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61172429A (en) * 1985-01-28 1986-08-04 Mitsubishi Electric Corp Group delay equalizer

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61172429A (en) * 1985-01-28 1986-08-04 Mitsubishi Electric Corp Group delay equalizer

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2463260A (en) * 2008-09-05 2010-03-10 Barry Donald Ruberry Miles Signal jitter evaluation device
GB2463260B (en) * 2008-09-05 2012-09-12 Phabrix Ltd Jitter Evaluation
US8401137B2 (en) 2008-09-05 2013-03-19 Phabrix Limited Jitter evaluation

Also Published As

Publication number Publication date
JP2504755B2 (en) 1996-06-05

Similar Documents

Publication Publication Date Title
JPH10117220A (en) Digital demodulator
JP2510992B2 (en) Frequency-modulated demodulator for digital signals
JPH01135223A (en) Differential frequency detector
KR100249586B1 (en) Digital fm demodulator
JPS63109638A (en) Frequency offset and jitter application circuit
JPS5890856A (en) Sampling phase synchronizing circuit
JPH0983595A (en) Direct conversion receiver
JPH0648767B2 (en) Digital amplitude modulator
JPS5890854A (en) Sampling phase synchronism circuit
US5391946A (en) Frequency converting circuit apparatus
US5952879A (en) Device for the simultaneous demodulation of a multifrequency signal, particularly for an eddy current measurement
JP2625696B2 (en) SSB modulation circuit
US4476435A (en) Digital demodulation of frequency modulated signals
JPH08149170A (en) Modulator
JP3960692B2 (en) Digital quadrature modulator
JPH01292904A (en) Method and device for converting frequency
JP3152358B2 (en) Frequency control circuit
JP2929366B2 (en) Digital AM demodulator and method
JPH06216650A (en) Digital circuit for extracting phase signal and envelope signal of single-sideband signal
JP2001069182A (en) Am demodulation system
JP2901427B2 (en) FM demodulator
KR101493503B1 (en) Method of and apparatus for demodulating an amplitude modulated signal
JPS5835408B2 (en) AFC circuit for demodulating differential phase modulated waves
JPH08265381A (en) Quadrature modulator
JP2548217Y2 (en) Level and phase difference correction device for direct conversion receiver