JPS63109531A - Card recognition system - Google Patents
Card recognition systemInfo
- Publication number
- JPS63109531A JPS63109531A JP25731886A JP25731886A JPS63109531A JP S63109531 A JPS63109531 A JP S63109531A JP 25731886 A JP25731886 A JP 25731886A JP 25731886 A JP25731886 A JP 25731886A JP S63109531 A JPS63109531 A JP S63109531A
- Authority
- JP
- Japan
- Prior art keywords
- card
- name
- register
- read
- processor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000015654 memory Effects 0.000 claims description 8
- 238000000034 method Methods 0.000 claims description 7
- 108700012361 REG2 Proteins 0.000 abstract description 8
- 101150108637 REG2 gene Proteins 0.000 abstract description 8
- 101100120298 Rattus norvegicus Flot1 gene Proteins 0.000 abstract description 8
- 101100412403 Rattus norvegicus Reg3b gene Proteins 0.000 abstract description 8
- 102100023882 Endoribonuclease ZC3H12A Human genes 0.000 abstract description 3
- 101710112715 Endoribonuclease ZC3H12A Proteins 0.000 abstract description 3
- QGVYYLZOAMMKAH-UHFFFAOYSA-N pegnivacogin Chemical compound COCCOC(=O)NCCCCC(NC(=O)OCCOC)C(=O)NCCCCCCOP(=O)(O)O QGVYYLZOAMMKAH-UHFFFAOYSA-N 0.000 abstract description 3
- 238000006243 chemical reaction Methods 0.000 abstract 1
- 101000975496 Homo sapiens Keratin, type II cytoskeletal 8 Proteins 0.000 description 3
- 101000973960 Homo sapiens Nucleolar protein 3 Proteins 0.000 description 3
- 101710165595 Mitochondrial pyruvate carrier 2 Proteins 0.000 description 3
- 102100025031 Mitochondrial pyruvate carrier 2 Human genes 0.000 description 3
- 102100022400 Nucleolar protein 3 Human genes 0.000 description 3
- 101710101698 Probable mitochondrial pyruvate carrier 2 Proteins 0.000 description 3
- 108700012364 REG1 Proteins 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 230000006870 function Effects 0.000 description 3
- 101001044053 Mus musculus Lithostathine-1 Proteins 0.000 description 2
- 101100107606 Arabidopsis thaliana ABCA4 gene Proteins 0.000 description 1
- 101100412394 Drosophila melanogaster Reg-2 gene Proteins 0.000 description 1
- 108010014691 Lithostathine Proteins 0.000 description 1
- 101150012484 NEUROD4 gene Proteins 0.000 description 1
- 102100032061 Neurogenic differentiation factor 4 Human genes 0.000 description 1
- 101150065817 ROM2 gene Proteins 0.000 description 1
- 239000000470 constituent Substances 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 238000012423 maintenance Methods 0.000 description 1
Abstract
Description
【発明の詳細な説明】
［産業上の利用分野〕
本発明は、データ処理装置の構成単位であるカードの名
称やレビジョンを認識する方式に関する。DETAILED DESCRIPTION OF THE INVENTION [Field of Industrial Application] The present invention relates to a method for recognizing the name and revision of a card, which is a constituent unit of a data processing device.
データ処理装置は、通常、多数のカードで構成されてい
るが、カードには多くの種類があり、しかも同一種類の
カードでもその名称やレビジョンが異ると言う事も珍し
くない。A data processing device is usually composed of a large number of cards, and there are many types of cards, and it is not uncommon for cards of the same type to have different names and revisions.
カード名称やレビジョンは、従来、カード上に捺印され
ており、装置組立時あるいは保守時には、係員が目視に
より捺印を確認するようにしている。Conventionally, the card name and revision are stamped on the card, and when assembling or maintaining the device, a staff member visually confirms the stamp.
近年、装置は一層小型化される傾向にあり、上述の従来
方式ではカードの実装スペースの縮小や、カード上に実
装される部品の高密度化のためカード上に捺印されたカ
ード名称、レビジョンがｆＪＪ読しずらかったり、又多
機能化のため実装されるカードが多様化し装置内にどの
ようなカードの何のレビジョンが実装されているかを係
員が容易に憶えずらくなっており、又捺印を調べるため
に装置の電源を切り、筐体からカードを抜き出したりし
なくてはならないなど保守者等に不便を与えると言う欠
点があった。In recent years, devices have become more compact, and in the conventional method described above, the card name and revision stamped on the card have become smaller in order to reduce the mounting space for the card and to increase the density of components mounted on the card. fJJ is difficult to read, and due to multi-functionality, the cards installed are diversifying, making it difficult for staff to easily remember what kind of cards and revisions are installed in the device, and it is difficult to stamp This has the drawback of causing inconvenience to maintenance personnel, such as having to turn off the power to the device and remove the card from the housing in order to inspect it.
本発明の目的はカード上に少なくともカード名称をコー
ド化した情報を記憶する手段とこの記憶手段の出力を入
力としかつスキャンバスに接続されたレジスタを設け、
スキャンパスを通してすべてのカードの名称コードを読
み出しカード名称に交換後外部に表示することにより、
装置の電源を切断し、筐体内のカードを抜き出したり、
或は中のカードをのぞいたりして捺印を確認せずして容
易かつ少ないハードウェアで少なくともカード名称を確
認することにある。The object of the present invention is to provide a means for storing on a card at least information encoded with a card name, and a register whose input is the output of this storage means and which is connected to a scan canvas.
By reading out the name code of all cards through the scan path and displaying it externally after exchanging it with the card name,
Turn off the power to the device, remove the card from the chassis,
Alternatively, the purpose is to easily and at least confirm the card name using a small amount of hardware without looking into the card and confirming the stamp.
第１の本発明は、プロセッサを構成するカードそれぞれ
に少なくともカード名称をコード化した情報を記憶する
手段と、記憶手段の内容と保持しかつカードのスキャン
パスに組込まれたレジスタとを設け、
また、カード名称コードとカード名称等との対応テーブ
ルを主記憶に格納しておき、
カードを確認するときにはスキャンパスを介して読出し
たカード名称コードにより対応テーブルからカード名称
等を得て外部に表示させるようにしたことを特徴とする
。The first aspect of the present invention provides means for storing information in which at least a card name is encoded in each card constituting the processor, and a register that holds the contents of the storage means and is incorporated in the scan path of the card, and , stores a correspondence table between card name code and card name, etc. in the main memory, and when checking the card, obtains the card name, etc. from the correspondence table using the card name code read through the scan path and displays it externally. It is characterized by the following.
第２の本発明は、プロセッサを構成するカードそれぞれ
に少なくともカード名称をコード化した情報を記憶する
手段と、この記憶手段の内容を保持しかつカードのスキ
ャンパスに組込まれたレジスタとを設け、
また、カード名称コードとカード名称等との対応テーブ
ルをサーヒスプロセッサに格納しておき、
カードを確認するときにはスキャンパスを介して読出し
たカード名称コードにより対応テーブルからカード名称
等を得て外部に表示させるようにしたことを特徴とする
。The second invention provides means for storing information in which at least the card name is encoded in each card constituting the processor, and a register that holds the contents of this storage means and is incorporated in the scan path of the card, In addition, a correspondence table between card name codes and card names, etc. is stored in the service processor, and when checking the card, the card name, etc. is obtained from the correspondence table using the card name code read through the scan path and displayed externally. It is characterized by being made to do.
第１図は本発明の一実施例のブロック図である。 FIG. 1 is a block diagram of one embodiment of the present invention.
第１図を参照すると、本実施例はデータバスＢＵＳと、
データバスＢＵＳに接続されたプロセッサ［１，Ｕ２お
よびｓｖｐと、主記憶ＭＭＵと、表示装置ＣＲＴと、プ
ロセッサｔＪ１．Ｕ２内のレジスタの情報をスキャン方
式でプロセッサｓＶＰが読みとるためのプロセッサＳＶ
ＰとプロセッサＵｌ、Ｕ２間の１ビツトのバスＰＡＴＨ
１およびＰＡＴＨ２と、プロセッサＳＶＰとプロセッサ
し２間の１ビツトのバスＰ Ａ Ｔ Ｈ３およびＰＡＴ
Ｈ４とから構成されていることがわかる。Referring to FIG. 1, this embodiment has a data bus BUS,
The processors [1, U2 and svp, the main memory MMU, the display device CRT, the processor tJ1. Processor SV for processor sVP to read register information in U2 by scanning method
1-bit bus PATH between P and processors Ul and U2
1 and PATH2, and a 1-bit bus between processor SVP and processor 2, PATH3 and PAT
It can be seen that it is composed of H4.
各プロセッサは同構成であり、プロセッサＵ１は、説明
を簡単化するためカードＣＡＲＤＩ、ＣＡＲＤ ２から
成るものとする。カードＣＡＲＤ１、ＣＡＲＤ２には８
ビツトのカード名称コード情報を記憶する読出し専用メ
モリＲＯＭＩ、ＲＯＭ２と、カードレビジョンコードを
表示する４ビツトのディップスイッチＳＷＩ、ＳＷ２と
、これら読出し専用メモリとディップスイッチの出力を
入力とするレジスタＲＥ Ｇ１ 、 ＲＥ Ｇ ２と含
有する。Each processor has the same configuration, and the processor U1 is assumed to consist of cards CARDI and CARD 2 to simplify the explanation. 8 for cards CARD1 and CARD2
Read-only memories ROMI and ROM2 that store bit card name code information, 4-bit dip switches SWI and SW2 that display the card revision code, and a register RE G1 that receives the outputs of these read-only memories and dip switches as inputs. Contains RE G 2.
バスＰＡＴＨＩはレジスタＲＥＧ １のスキャンイン入
力５ＦＩＩに接続され、レジスタＲＥＧ １のスキャン
アウト出力５ＦＯＬはレジスタＲＥＧ２のスキャンイン
入力５ＦＩ２に接続され、レジスタＲＥ Ｇ ２のスキ
ャンアラ１〜出力５ＦＯ２はパスＰＡＴＨ２に接続され
ている。The bus PATHI is connected to the scan-in input 5FII of the register REG 1, the scan-out output 5FOL of the register REG 1 is connected to the scan-in input 5FI2 of the register REG2, and the scan array 1 to output 5FO2 of the register REG 2 are connected to the path PATH2. It is connected.
カードＣＡＲＤＩ、ＣＡＲＤ２内には他にデータ処理部
ＭＰＣＩ、ＭＰＣ２を有しデータ処理部ＭＰＣＩ、ＭＰ
Ｃ２はパスＢＵＳと接続され、各種のデータ処理、演算
を行う。レジスタＲＥＧ１、ＲＦ、Ｇ２の出力は１２ビ
ツトから成り並列データ処理部ＭＰＣＩ、ＭＰＣ２に入
力される。The cards CARDI and CARD2 also have data processing units MPCI and MPC2, and data processing units MPCI and MP
C2 is connected to the path BUS and performs various data processing and calculations. The outputs of registers REG1, RF, and G2 consist of 12 bits and are input to parallel data processing units MPCI and MPC2.
プロセッサＵ２もプロセッサＵ１と同様に構成される。Processor U2 is also configured similarly to processor U1.
すなわち、複数枚のカードから成り、カード内は同構成
でプロセッサＳＶＰ出力のパス１’ Ａ Ｔ Ｈ３が複
数カードの第１のカードのレジスタのスキャンイン入力
に接続され、スキャンアウト出力は次のカードのスキャ
ンイン入力に接続されるというように、すべてのカード
のレジスタのスキャンイン入力とスキャンアウト出力と
を結び、最後のカードのスキャンアウト出力はパスＰＡ
Ｔ Ｈ４に接続されプロセッサＳＶＰに入力される。In other words, it consists of multiple cards, and the cards have the same configuration, with the processor SVP output path 1'ATH3 connected to the scan-in input of the register of the first card of the multiple cards, and the scan-out output connected to the next card. Connects the scan-in input and scan-out output of all cards' registers such that the scan-in input of the last card is connected to the scan-in input of the path PA.
It is connected to T H4 and input to processor SVP.
ここで、スキャン方式について説明すると、例えば、プ
ロセッサＳＶＰがパスＰＡＴＨＩ、ＰＡＴＨ２上につな
がるレジスタＲＥＧＩ、ＲＥＧ２の内容を１ビツトずつ
右シフトし、レジスタＲＥＧ２からシフトアウトされた
ビットがパスＰＡＴＨ２からプロセッサＳＶＰへ読み取
られ、レジスタの全ビット中（ここでは２４ビツト）を
読み出ずまでシフトし続ける事によりレジスタの内容を
読み取る方式である。Here, to explain the scan method, for example, processor SVP shifts the contents of registers REGI and REG2 connected on paths PATHI and PATH2 to the right one bit at a time, and the bits shifted out from register REG2 are transferred from path PATH2 to processor SVP. In this method, the contents of the register are read by continuing to shift until all bits (24 bits in this case) of the register are read.
第２図は、この様子を示したもので、第２図（１）がレ
ジスタのシフト前、第２図（ＩＩ）が１ピツｌ〜シフト
後を示し、Ｎｏ−Ｎ７．ＭＯ〜Ｍ７がカード名称コード
、ＲＯ〜Ｒ３，ＶＯ〜Ｖ３がカードレビジョンコードを
示しくＩ）の状態より右１ビツトシフトすることにより
、レジスタＲＥＧ１の内容はパスＰＡＴＨ１よりＯをシ
フトインされてＲ３ビットがシフトアウトされ、レジス
タＲ，Ｅ ａ ２の最上位ビットにシフトインされると
ともにＶ３ビットがパスＰＡ、ＴＨ２にシフトアウトさ
れる。全ビット即ち２４ビツトシフトすることによりレ
ジスタＲＥＧＩ、ＲＥＧ２の内容が全てプロセッサＳＶ
Ｐに読み取られる。FIG. 2 shows this state. FIG. 2 (1) shows the register before shifting, FIG. 2 (II) shows the register from 1 to 1 after shifting, and No. 7. MO to M7 indicate the card name code, RO to R3, and VO to V3 indicate the card revision code. By shifting 1 bit to the right from the state of I), the contents of register REG1 are shifted in from path PATH1 to the R3 bit. is shifted out and shifted in to the most significant bit of register R, E a 2, and the V3 bit is shifted out to path PA, TH2. By shifting all bits, that is, 24 bits, the contents of registers REGI and REG2 are all transferred to processor SV.
Read by P.
プロセッサＳＶＰは、このようなスキャンパス方式で読
み取られて来る情報の順序の情報を知る事により、パス
Ｐ Ａ Ｔ Ｈ２から順次送られて来る情報から名称コ
ードとレビジョンコードを知る。The processor SVP learns the name code and revision code from the information sequentially sent from the path PAT H2 by knowing the information on the order of the information read in such a scan path method.
名称コードを得たプロセッサＳｖＰは、上記ｊｒＩＪＭ
ＭＵに格納された名称コードとカード名称、カード機能
名の対応テーブルを読み出すことにより、名称コードよ
りカード名称とカード機能名とを得る。The processor SvP that obtained the name code is the jrIJM mentioned above.
By reading the correspondence table between the name code, card name, and card function name stored in the MU, the card name and card function name are obtained from the name code.
このようにして得たカード名称、カード機能名およびレ
ビジョンコードを表示装置ＣＲＴに表示させれば、係員
は容易にカードを確認できることになる。By displaying the card name, card function name, and revision code obtained in this manner on the display device CRT, the clerk can easily confirm the card.
主記憶ＭＭＵへは、システムのイニシャリゼイション時
に上記テーブル情報が予め格納されるがその詳細につい
ては説明を省略する。The above table information is stored in advance in the main memory MMU at the time of initialization of the system, but a detailed explanation thereof will be omitted.
プロセッサＵ２に対しても、プロセッサＳＶＰは同様に
してパスＰＡＴＨ３，ＰＡＴＨ４によりカードのレジス
タ情報を読み出す。Similarly, for the processor U2, the processor SVP reads the register information of the card using the paths PATH3 and PATH4.
フロセッサｓｖｐからのパスＰＡＴＨ１、ＰＡＴＨ２，
ＰＡＴＨ３およびＰＡＴＨ４は、以上に説明したように
カード内の各レジスタの読み出しだけでなく、プロセッ
サ内の他のレジスタをスキャンパスに接続すれば、他の
レジスタの内容をパスＰＡＴＨ２を通してプロセッサＳ
ＶＰに読み出せる事は言うまでもない。Paths PATH1, PATH2, from Frosesa svp
PATH3 and PATH4 can be used not only to read each register in the card as explained above, but also to read the contents of other registers to the processor S through path PATH2 if other registers in the processor are connected to the scan path.
Needless to say, it can be read out to VP.
このような他のレジスタを接続した例を第３図に示す。FIG. 3 shows an example in which such other registers are connected.
Ｔ１．Ｔ２がプロセッサ内の池のレジスタで、レジスタ
ＲＥＧのスキャンアウト出力をレジスタＴ１のスキャン
イン入力に接続し、レジスタＴ１のスキャンアウト出力
をレジスタ′「２のスキャンイン入力に接続し、さらに
レジスタＴ２のスキャンアウト出力をＲＥＧ２のスキャ
ンイン入力に接続していることがわかる。T1. T2 is a register in the processor, the scan-out output of register REG is connected to the scan-in input of register T1, the scan-out output of register T1 is connected to the scan-in input of register '2, and It can be seen that the scan-out output is connected to the scan-in input of REG2.
本発明に従えば、データ処理装置を構成するプロセッサ
のカード内に少なくともコード化したカード名称を記憶
する手段と、この記憶手段の内容を入力としかつスキャ
ンバスに接続されたレジスタとを設け、またカード名称
コードとカード名称との対応テーブルをも設けておき、
スキャンパスを通し読み取ったレジスタの内容を対応テ
ーブルで変換したカード名称等を外部に表示させること
により、少ないハードウェアでカードが認識できるため
、従来のように、装置の電源を切断し筐体中のカードを
引き出してカード名やレビジョンの捺印を調べたり、或
は、筐体内をのぞいて捺印を調べたりすることなく、容
易に知り得るという効県を有する６According to the present invention, means for storing at least a coded card name in a card of a processor constituting a data processing device, and a register that receives the contents of the storage means and is connected to the scan canvas are provided, and A correspondence table between card name code and card name is also provided.
By externally displaying the card name, etc., which is obtained by converting the contents of the register read through the scan path using a correspondence table, the card can be recognized with less hardware. It has the advantage that you can easily know the card name and revision without having to pull out the card and check the card name or revision stamp, or look inside the case to check the stamp.
第１図は本発明の一実施例のブロック図、第２図は本実
施例の動作を説明するための図および第３図は他の実施
例をそれぞれ示す。
Ｕｌ、Ｕ２．ＳＶＰ・・・プロセッサ、ＭＭＵ・・・主
記憶、Ｂｕｓ・・・データバス、ＰＡＴＨＩ、ＰＡＴＨ
２，ＰＡＴＨ３，ＰＡＴＨ４・・・スキャンパス、ＣＡ
ＲＤ １ 、ＣＡＲＤ２・・・カード、ＲＯＭ−・・読
出し専用メモリ、ＳＷ・・・ディップスイッチ、ＲＥＧ
、ＲＥＧＩ、ＲＥＧ２．ＴＩ、Ｔ２・・・レジスタ、Ｍ
ＰＣＩ、ＭＰＣ２・・・データ処理部、ＣＲＴ・・・表
示装置。FIG. 1 is a block diagram of one embodiment of the present invention, FIG. 2 is a diagram for explaining the operation of this embodiment, and FIG. 3 shows another embodiment. Ul, U2. SVP...Processor, MMU...Main memory, Bus...Data bus, PATHI, PATH
2, PATH3, PATH4...Scan path, CA
RD1, CARD2...Card, ROM-...Read-only memory, SW...Dip switch, REG
, REGI, REG2. TI, T2...Register, M
PCI, MPC2...data processing unit, CRT...display device.
Claims (2)
もカード名称をコード化した情報を記憶する手段と、該
記憶手段の内容を保持しかつ該カードのスキャンパスに
組込まれたレジスタとを設け、 また、前記カード名称コードとカード名称等との対応テ
ーブルを主記憶に格納しておき、 前記カードを確認するときには前記スキャンパスを介し
て読出した前記カード名称コードにより前記対応テーブ
ルからカード名称等を得て外部に表示させるようにした
ことを特徴とするカード認識方式。(1) Each card constituting the processor is provided with means for storing at least information encoded with a card name, and a register that holds the contents of the storage means and is incorporated in the scan path of the card; A correspondence table between the card name code and the card name, etc. is stored in the main memory, and when the card is confirmed, the card name, etc. is obtained from the correspondence table using the card name code read through the scan path, and the card name, etc. A card recognition method characterized by displaying the following information.
もカード名称をコード化した情報を記憶する手段と、こ
の記憶手段の内容を保持しかつ該カードのスキャンパス
に組込まれたレジスタとを設け、 また、前記カード名称コードとカード名称等との対応テ
ーブルをサービスプロセッサに格納しておき、 前記カードを確認するときには前記スキャンパスを介し
て読出した前記カード名称コードにより前記対応テーブ
ルからカード名称等を得て外部に表示させるようにした
ことを特徴とするカード認識方式。(2) Each card constituting the processor is provided with means for storing at least information encoded with a card name, and a register that holds the contents of this storage means and is incorporated in the scan path of the card; A correspondence table between card name codes and card names, etc. is stored in the service processor, and when the card is confirmed, the card name, etc. is obtained from the correspondence table using the card name code read through the scan path, and the card name, etc. is obtained from the correspondence table and external A card recognition method characterized by displaying the following information.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP25731886A JPS63109531A (en) | 1986-10-28 | 1986-10-28 | Card recognition system |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP25731886A JPS63109531A (en) | 1986-10-28 | 1986-10-28 | Card recognition system |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS63109531A true JPS63109531A (en) | 1988-05-14 |
Family
ID=17304692
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP25731886A Pending JPS63109531A (en) | 1986-10-28 | 1986-10-28 | Card recognition system |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS63109531A (en) |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60142425A (en) * | 1983-12-28 | 1985-07-27 | Fujitsu Ltd | Scanning control system |
| JPS61279930A (en) * | 1985-06-03 | 1986-12-10 | インタ−ナショナル ビジネス マシ−ンズ コ−ポレ−ション | Detection of connection state |
-
1986
- 1986-10-28 JP JP25731886A patent/JPS63109531A/en active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60142425A (en) * | 1983-12-28 | 1985-07-27 | Fujitsu Ltd | Scanning control system |
| JPS61279930A (en) * | 1985-06-03 | 1986-12-10 | インタ−ナショナル ビジネス マシ−ンズ コ−ポレ−ション | Detection of connection state |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4101959A (en) | Terminal display and storage system | |
| EP1020826A3 (en) | Purchased commodity accomodating and transporting apparatus having self scanning function and POS system | |
| US3605089A (en) | Physical inventory scanning and recording system | |
| US5523751A (en) | Reading of meters | |
| JPS63109531A (en) | Card recognition system | |
| KR940018943A (en) | Automatic measuring method and measuring device of device | |
| US5446454A (en) | Arrangement of detecting current revision levels of a plurality of plug-in boards | |
| JPS6210781A (en) | Bar code reader | |
| CN218628603U (en) | Electronic scale convenient to check article | |
| JPH05342494A (en) | Method for reading output display value of meter | |
| US6603414B1 (en) | Method for digital compression of characters | |
| JPH0969128A (en) | Customer management system using business card | |
| RU2042189C1 (en) | Device for microprogram control | |
| SU1474670A1 (en) | Device for acquisition and processing of data in goods accounting | |
| SU690648A1 (en) | System for automatic programme checking of communication apparatus | |
| JPH11253407A (en) | Medical system | |
| JP2598056B2 (en) | Portable electronic devices | |
| JPS62166493A (en) | Goods registration system | |
| Ostertag | Microprocessor‐based spectroscopic picture processing system | |
| JPH0449477A (en) | Bar code reader | |
| JPS5927302A (en) | Programmable controller | |
| JPH01105382A (en) | Memory card | |
| JP2730087B2 (en) | Register file address circuit | |
| JPS61292740A (en) | Data processor | |
| JPS622337B2 (en) |