JPS63102344A - 半導体装置 - Google Patents

半導体装置

Info

Publication number
JPS63102344A
JPS63102344A JP61248841A JP24884186A JPS63102344A JP S63102344 A JPS63102344 A JP S63102344A JP 61248841 A JP61248841 A JP 61248841A JP 24884186 A JP24884186 A JP 24884186A JP S63102344 A JPS63102344 A JP S63102344A
Authority
JP
Japan
Prior art keywords
helium gas
semiconductor device
cavity
chip
package
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP61248841A
Other languages
English (en)
Inventor
Masataka Nikaido
二階堂　正孝
Hiroshi Takahashi
浩 高橋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP61248841A priority Critical patent/JPS63102344A/ja
Publication of JPS63102344A publication Critical patent/JPS63102344A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16195—Flat cap [not enclosing an internal cavity]

Landscapes

  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔概要〕 本発明は半導体装置において、ヘリウムガスがチップに
触れる構造として、パッケージ全体の熱抵抗を下げ、チ
ップが冷却され易い構成としたものである。
〔産業上の利用分野〕
本発明は半導体装置に係り、特にチップの冷却効果を高
めた半導体装置に関する。
〔従来の技術〕
現在、電子計算機の大型化等に伴い、各半導体装置の冷
却効果を高めることが？よれている。
従来の半導体装置は、半導体チップが実装されたパッケ
ージの凹部内に酸化防止のために窒素ガスが封入された
構成である。
（発明が解決しようとする問題点） 窒素ガスは熱伝導率が２．４３　ｘ　１０２〜３１４ｘ
　１０２（＋１１１−’　Ｋ〜１）と低く、冷却媒体と
しては好ましくない。
〔問題点を解決するための手段〕
本発明の半導体装置は、パッケージのキャビティ内に実
装されたチップが、ヘリウムガスにより冷却される構造
を有してなる。
〔作用〕
ヘリウムガスにより冷却する構造はパッケージ全体の熱
抵抗を下げ、チップの冷ｎ１効果を高める。
〔実施例〕
第１図は本発明の一実施例になる半導体装置１を示す。
同図中、２はパッケージ、３はパッケージ２に形成され
ているキャビティ、４はキャビティ３内に実装された半
導体チップ、５はキャビディ３を覆う蓋、６は外リード
である。
７はヘリウムガスであり、キャビティ３内に１４人され
ている。半導体チップ４の表面はヘリウムガス７と直）
妄接触している。
ヘリウムガスの熱伝導率は１４．１５　ｘ　１０２〜１
７．０（ｉ　ｘ　１０２（ｔｒｙ−’　Ｋ−’　）であ
り、窒素の約６倍であり、キャビティ３内の熱伝導が高
められている。このため、半導体チップ４に発生した熱
は、ヘリウムガス７により効率良く奪われ、矢印８で示
すようにガス７中を効率良く伝導して、半導体装置１の
表面（ｉ５の表面）に到り、ここより、矢印９で示すよ
うに外部に放出される。
上記の半導体装δ１では、半導体チップ４で発生した熱
が効率良く奪われるためパッケージ全体として熱抵抗が
下がり、半導体チップ４は効率的に冷却される。
蓋５を封止する工程をヘリウムガス雰囲気中で行なうこ
とにより、ヘリウムガス７はキャビティ３内に封入され
る。従ってヘリウムガス７の封入のために余分な工程は
必要とされない。
また、ヘリウムガスは不活性ガスであり、従来の窒素ガ
スと同様に、半導体チップ４．ワイＡア及びボンディン
グ部等が酸化することは防止される。
また、ヘリウムガスをキャビティ３内に封入したことに
より、半導体装置１のリーク試験の作業性を向上させる
ことも可能となる。即ら、窒素ガスが封入されている場
合には、リーク試験は、半導体装置を真空で引き、次い
でヘリウムガスを加圧し、この後試験器にセットして、
ヘリウムガスの洩れの有無を検査することにより行なわ
れるが、ヘリウムガスをキャビティ３内に封入した場合
には、真空引き及びヘリウムガス加圧の工程は不要であ
り、半導体装置を試験器にセットすれば足りるからであ
る。
第２図は本発明の別の実施例になる半導体装置１０を示
す。同図中、第１図に示す構成部分には同一符号を付し
その説明は省略する。
１１はキャビティ３を覆う蓋であり、孔１１ａ。
１１ｂが形成しである。後述するように、孔１１ａ。
１１ｂを通してヘリウムガスがキャビティ３内に出入り
する。蓋１１はキャビティ３内を気密に封止する機能は
無く、半導体チップ４等を保護する機能を有するだけで
ある。
半導体装置１０は、第３図に示すように、気密構造のタ
ンク１２内にプリント基板１３上に実装されて組み込ま
れる。
タンク１２内はボンベ１４からのヘリウムガス７により
満たされる。ヘリウムガス７は、ファン１６．１７によ
りタンク１２内を矢印で示すように循環される。
ヘリウムガス７は、第２図に示すように、キャビティ３
内を満たし、チップ４に触れている。これにより、チッ
プ４の熱は上記の場合と同様に、ヘリウムガス７により
効率的に奪われる。またヘリウムガス７は矢印１８．１
９で示すように孔１１ａを通ってキャビティ３内に進入
し、孔１１ｂを通ってキャビティ３外に抜は出し、ヘリ
ウムガス７はキャビティ３内で流動する。この流動によ
り、チップ４の熱は先の実施例に比べて効率良く奪われ
、チップ４は効率良く冷却される。
ヘリウムガス７の熱は熱交換器２０により外部に放出さ
れ、ヘリウムガス７は冷却された状態でタンク１２内を
循環し、チップ４及びパッケージ２から熱を奪い、半導
体装置１０は効果的に冷却される。
なお、第２図に示すように′ｊｔｉ１１に孔１１ａ。
１１ｂをあけたことにより、蓋１１のパッケージ２への
接着が良好となる。即ち、第１図に示すようにキャビテ
ィ３内を封止する場合には、キャビディ３内のヘリウム
ガス７の膨張によりＭ５がパッケージ２より浮き上がる
方向の力を受け、Ｍ５の接着強度が低下する虞れがある
が、上記の７Ｓ１１の場合には、パッケージ２より浮き
上がる方向の力は受けず、閣１１はパッケージ２に良好
に接着される。
また、上記の孔あきの蓋１１を使用した場合には、リー
ク不良及びバブル不良という検査項目は必要で無い。従
って、半導体装置１０の歩溜りは向上する。
また、孔あきのＭｌｌを使用したことによりチップ４は
汚染され易い状態にあるが、タンク１２を気密ｔｉ’ｆ
造とすることにより、汚染は確実に防止される。尚、第
３図において、半導体装置１０の代わりに第１図の半導
体装置１を設けることもできる。
また、上記のように半導体装置全体をヘリウムガスで冷
却する構成は、発熱εが大きいジョセフソン素子やヘム
ト素子に適用して効果がある。
〔発明の効果〕
本発明によれば、チップ、配線、及びボンディング部に
何ら悪影響を与えることなくパッケージ全体の熱抵抗を
下げ、チップを従来に比べて効果的に冷却することが出
来る。
【図面の簡単な説明】
第１図は本発明の半導体装置の一実施例の断面図、 第２図は本発明の半導体装置の別の実施例の断面図、 第３図は第２図の半導体装置又は第１図の半導体装置の
使用時の状態を示す図である。 図において、 １．１０は半導体装置、 ２はパッケージ、 ３はキャビティ、 ４は半導体チップ、 ５．１１は蓋、 ７はヘリウムガス、 １１ａ、１１ｂ）！孔、 １２は気密タンク、 １４はボンベ、 １６．１７はファンである。 上伸隼本を１ イク−１／）信デー五０゛ぶ］ 第１図 １０？暮イ１９４強５３騒： 実旋枦１のｖｍｌ司因 第２図

Claims (1)

  1. 【特許請求の範囲】 ［１］パッケージ（２）のキャビティ（３）内に実装さ
    れたチップ（４）が、ヘリウムガス（７）により冷却さ
    れる構造を特徴とする半導体装置。 ［２］該構造は、上記キャビティ（３）内にヘリウムガ
    ス（７）が封入された構成であることを特徴とする特許
    請求の範囲第１項記載の半導体装置。 ［３］該構造は、上記キャビティ（３）内にヘリウムガ
    ス（７）が供給される構成であることを特徴とする特許
    請求の範囲第１項記載の半導体装置。
JP61248841A 1986-10-20 1986-10-20 半導体装置 Pending JPS63102344A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP61248841A JPS63102344A (ja) 1986-10-20 1986-10-20 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP61248841A JPS63102344A (ja) 1986-10-20 1986-10-20 半導体装置

Publications (1)

Publication Number Publication Date
JPS63102344A true JPS63102344A (ja) 1988-05-07

Family

ID=17184213

Family Applications (1)

Application Number Title Priority Date Filing Date
JP61248841A Pending JPS63102344A (ja) 1986-10-20 1986-10-20 半導体装置

Country Status (1)

Country Link
JP (1) JPS63102344A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2001078137A1 (en) * 2000-04-11 2001-10-18 Hamamatsu Photonics K.K. Semiconductor photodetector

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2001078137A1 (en) * 2000-04-11 2001-10-18 Hamamatsu Photonics K.K. Semiconductor photodetector
US6703598B2 (en) * 2000-04-11 2004-03-09 Hamamatsu Photonics K.K. Semiconductor photo-detecting apparatus

Similar Documents

Publication Publication Date Title
US5819402A (en) Method for cooling of chips using blind holes with customized depth
US5637921A (en) Sub-ambient temperature electronic package
US5604978A (en) Method for cooling of chips using a plurality of materials
US5552637A (en) Semiconductor device
JPH0846098A (ja) 直接的熱伝導路を形成する装置および方法
MA26134A1 (fr) Utilisation de divers materiaux dans un assemblage d'appareils electroniques contenant une cavite d'air.
JPH01206658A (ja) 周辺キャリア構造体を有するパッケージ式電子デバイス
US4500945A (en) Directly sealed multi-chip module
JPS63102344A (ja) 半導体装置
US11894286B2 (en) Hermetically sealed electronics module with enhanced cooling of core integrated circuit
US6784536B1 (en) Symmetric stack up structure for organic BGA chip carriers
JPS60254641A (ja) 液体封入型パツケ−ジ
JP2691352B2 (ja) 電子部品塔載装置
JP3634480B2 (ja) モジュール内への液体冷媒の封止方法
JPH07113841A (ja) 温度サイクル試験方法及びその実施装置
Bhandarkar et al. Effect of package construction on thermal performance of plastic IC packages
JPS59161833A (ja) 集積回路装置のエ−ジング試験用治具
JPH0445250Y2 (ja)
JPH0555412A (ja) 半導体装置
JPH03244137A (ja) 半導体パッケージ用接着テープ
JPS60143651A (ja) 半導体装置
JPS63233557A (ja) Ｌｓｉパツケ−ジの冷却構造
JPS60105245A (ja) 集積回路の故障解析法
JPH0342702B2 (ja)
Michard et al. Impact of Die Attach Defects on Internal Temperature of Power Hybrids