JPS63100519A - Constant current source circuit - Google Patents

Constant current source circuit

Info

Publication number
JPS63100519A
JPS63100519A JP24529086A JP24529086A JPS63100519A JP S63100519 A JPS63100519 A JP S63100519A JP 24529086 A JP24529086 A JP 24529086A JP 24529086 A JP24529086 A JP 24529086A JP S63100519 A JPS63100519 A JP S63100519A
Authority
JP
Japan
Prior art keywords
circuit
voltage
transistor
capacitor
current
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP24529086A
Other languages
Japanese (ja)
Other versions
JPH0766298B2 (en
Inventor
Shizuo Yagi
八木 志津夫
Isao Akitake
秋武 勇夫
Shuzo Matsumoto
松本 修三
Hironori Hanabusa
花房 宏典
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Image Information Systems Inc
Hitachi Ltd
Original Assignee
Hitachi Ltd
Hitachi Video Engineering Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd, Hitachi Video Engineering Co Ltd filed Critical Hitachi Ltd
Priority to JP61245290A priority Critical patent/JPH0766298B2/en
Publication of JPS63100519A publication Critical patent/JPS63100519A/en
Publication of JPH0766298B2 publication Critical patent/JPH0766298B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Abstract

PURPOSE:To suppress the variance of current due to the characteristic variance and the temperature characteristic of transistors TRs by detecting the drain current conducted to a TR operated as a current source and controlling the gate voltage of the TR so that the drain current is constant. CONSTITUTION:The drain current of a TR M2 is converted to a voltage by a capacitor C1, and the voltage between both ends of the capacitor C1 is sampled and held by a capacitor C2 of a sample/hold circuit 6. The sampled/held voltage is compared with the reference voltage of a reference voltage generating circuit 7 by the amplifier A2 of a comparator 8. If the voltage between both ends of the capacitor C2 is lower than the reference voltage, the output of the amplifier A2 approximates the earth voltage. The output of the amplifier A2 discharges the electric charged stored in a capacitor C3 of a smoothing circuit 9. Consequently, the voltage between both ends of the capacitor C3 is reduced and it is operated in such direction that voltages between gates and sources of TRs M1 and M2 are increased, and respective drain currents of TRs M1 and M2 are increased.

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、半導体集積回路化に好適な定電流源回路に関
する。
DETAILED DESCRIPTION OF THE INVENTION [Field of Industrial Application] The present invention relates to a constant current source circuit suitable for semiconductor integrated circuit implementation.

[従来の技術] 半導体素子を用いた定電流源回路としては種々のものが
提案され、実用化されている。
[Prior Art] Various constant current source circuits using semiconductor elements have been proposed and put into practical use.

第6図は従来周知の固定バイアス法による定電流源回路
を説明するための回路図であって、MlはPチャネルM
O8、FET (以下、トランジスタM1と略称する)
、2はバイアス回路、3は電源(vl)、4は負荷抵抗
、FLt 、 HI3は抵抗、IDはトランジスタMl
に流れるドレイン電流、VO2はトランジスタM1のゲ
ート・ソース間電圧である。
FIG. 6 is a circuit diagram for explaining a constant current source circuit using a conventional fixed bias method, in which Ml is a P-channel M
O8, FET (hereinafter abbreviated as transistor M1)
, 2 is a bias circuit, 3 is a power supply (vl), 4 is a load resistance, FLt, HI3 is a resistor, ID is a transistor Ml
The drain current VO2 flowing through the transistor M1 is the gate-source voltage of the transistor M1.

第7図は第6図の回路におけろトランジスタM1のゲー
ト・ソース間電圧Voaとドレイン電流IDの静特性図
である。
FIG. 7 is a static characteristic diagram of the gate-source voltage Voa and drain current ID of the transistor M1 in the circuit of FIG.

第7図の静特性図から解るように、トランジス4M1の
ゲート・ソース間電圧Vosが一定であれば・。
As can be seen from the static characteristic diagram in FIG. 7, if the gate-source voltage Vos of the transistor 4M1 is constant.

ドレイン電流IDも一定となり、負荷抵抗上の大きさに
関係なく一定の電流IDが流れる。ここで、トランジス
タM+のゲート電圧は抵抗R1、几2の抵抗比と電源S
の電圧v1で決定される。
The drain current ID is also constant, and a constant current ID flows regardless of the magnitude on the load resistance. Here, the gate voltage of the transistor M+ is the resistance ratio of the resistor R1, the resistance ratio of the resistor 2, and the power supply S.
It is determined by the voltage v1 of .

したがって、電源3の電圧v1が一定であれば、トラン
ジスタM1のゲート・ソース間電圧Vosは一定に保た
れ、トランジスタM1は定電流源として動作する。
Therefore, if the voltage v1 of the power supply 3 is constant, the gate-source voltage Vos of the transistor M1 is kept constant, and the transistor M1 operates as a constant current source.

しかし、上記従来技術においては、トランジスタM1の
ゲート・ソース間電圧Vow対ドレイン電流ID%性に
は、製造上のバラツキ、温度依存性があり、それらに起
因するドレイン電流の変動については配慮されていなか
った。
However, in the above-mentioned conventional technology, there are manufacturing variations and temperature dependence in the gate-source voltage Vow vs. drain current ID% of the transistor M1, and fluctuations in the drain current caused by these are not taken into consideration. There wasn't.

−〔発明が解決しようとする問題点〕 上記したよ51C,半導体製造工程ではトランジスタの
特性バラツキが大きい。また、トランジス・りは抵抗や
コンデンサなどに比べ温度特性が悪い・。
- [Problems to be Solved by the Invention] As mentioned above in 51C, there are large variations in the characteristics of transistors in the semiconductor manufacturing process. Also, transistors have poor temperature characteristics compared to resistors and capacitors.

上記従来技術においては、該トランジスタの特性ばらつ
き及び温度変動について配慮されておらず0、定電流源
の電流値が大きく変動する(通常MO8。
In the above-mentioned conventional technology, no consideration is given to variations in the characteristics of the transistors and temperature fluctuations, and the current value of the constant current source fluctuates greatly (usually MO8).

ICプロセスでは2倍から2分の1)という問題があっ
た。
In the IC process, there was a problem of 2 times to 1/2).

本発明は、トランジスタの特性バラツキ、温度特性によ
る定電流源の電流バラツキを抑えた定電流源回路を提供
することを目的とする。
SUMMARY OF THE INVENTION An object of the present invention is to provide a constant current source circuit that suppresses variations in transistor characteristics and current variations in a constant current source due to temperature characteristics.

〔問題点を解決するための手段〕[Means for solving problems]

上記目的は、電流源として動作するトランジスタM1に
流れるドレイン(コレクタ)電流IDを検出し、該ドレ
イン(コレクタ)電流IDが一定になるようにトランジ
スタM1のゲート(ベース)電圧を制御することにより
達成される。
The above objective is achieved by detecting the drain (collector) current ID flowing through the transistor M1, which operates as a current source, and controlling the gate (base) voltage of the transistor M1 so that the drain (collector) current ID is constant. be done.

トランジスタM1(第1のトランジスタ)のドレイン(
コレクタ)電流を検出するために、該トランジスタM1
とペア性のとれた第2のトランジスタと、該第2のトラ
ンジスタのドレイン(コレクタ・)側に接続される他端
が接地された第1のコンデンサと、該第1のコンデンサ
に並列に接続される第1のスイッチを設け、これらとト
ランジスタM1゜抵抗上とでカレントミラー回路を構成
する。前記第1のスイッチは一定周期で前記第1のコン
デンサの電荷を放電する。該第1のスイッチの動作と同
期して前記第1のコンデンサの両端の電圧を一定期間だ
けサンプリングしホールドするサンプル・ホールド回路
を設け、該サンプル・ホールドされた電圧と、前記第2
のトランジスタのドレイン電流と前記第1のコンデンサ
の容量値とで予め設定した電圧とを比較することにより
前記第2のトランジスタのドレイン(コレクタ)電流の
大小を判定し、該第2のトランジスタのゲート(ベース
〕電圧すなわちトランジスタM1のゲート(ベース)電
圧を制御することにより達成される。
The drain of transistor M1 (first transistor) (
In order to detect the current (collector), the transistor M1
a second transistor paired with a second transistor, a first capacitor connected to the drain (collector) side of the second transistor and whose other end is grounded; and a first capacitor connected in parallel to the first capacitor. A current mirror circuit is formed by these and the transistor M1° resistor. The first switch discharges the charge of the first capacitor at regular intervals. A sample-and-hold circuit is provided that samples and holds the voltage across the first capacitor for a certain period of time in synchronization with the operation of the first switch, and the sample-and-hold circuit samples and holds the voltage across the first capacitor for a certain period of time.
The magnitude of the drain (collector) current of the second transistor is determined by comparing the drain current of the transistor with a voltage preset by the capacitance value of the first capacitor. This is achieved by controlling the (base) voltage, that is, the gate (base) voltage of transistor M1.

〔作用〕[Effect]

電流検出回路において、第1のスイッチは第1のコンデ
ンサの電荷を一定周期で放電させる。
In the current detection circuit, the first switch discharges the charge of the first capacitor at regular intervals.

第1のコンデンサに蓄積される。これらの動作によって
、第2のトランジスタに流れるドレイン(コレクタ)電
流を電圧変換した状態で前記第1のコンデンサの両端か
ら検出することができる。
stored in the first capacitor. Through these operations, the drain (collector) current flowing through the second transistor can be detected from both ends of the first capacitor in a voltage-converted state.

サンプル・ホールド回路は、前記第1のコンデンサの両
端の電圧を前記第1のスイッチと同期してサンプリング
した後、ホールドする。基醜電圧発生回路は、一定値の
電圧(基準電圧)を発生する。比較回路は、前記サンプ
ル・ホールド回路の出力電圧と前記亮準電圧発生回路の
基準電圧とを比較し、これらの電圧の差分に応じた電圧
(又は電流)を出力する。平滑回路は、前記比較回路の
出力電圧を平滑する。該平滑された電圧を前記第2のト
ランジスタのゲート(ベース)に加えることによって、
該第2のトランジスタと、電流源として動作しているト
ランジスタMl(第1のトランジスタ)のそれぞれのド
レイン(コレクタ)電流を制御することができる。すな
わち、トランジスタMS(第1のトランジスタ)と第2
のトランジスタのドレイン(コレクタ)?!流は、前記
電流検出回路の第1のコンデンサの容i値と前記サンプ
ル・ホールド回路のサンプリング時間と前記基準電圧発
生回路の基準電圧とで決定されるので、トランジスタM
1の特性変動に関係なく一定値の電流を得ることができ
る。
The sample and hold circuit samples and holds the voltage across the first capacitor in synchronization with the first switch. The base voltage generation circuit generates a constant voltage (reference voltage). The comparison circuit compares the output voltage of the sample-and-hold circuit and the reference voltage of the normalized voltage generation circuit, and outputs a voltage (or current) according to the difference between these voltages. A smoothing circuit smoothes the output voltage of the comparison circuit. By applying the smoothed voltage to the gate (base) of the second transistor,
Drain (collector) currents of the second transistor and the transistor Ml (first transistor) operating as a current source can be controlled. That is, the transistor MS (first transistor) and the second
drain (collector) of the transistor? ! Since the current is determined by the capacitance i of the first capacitor of the current detection circuit, the sampling time of the sample-and-hold circuit, and the reference voltage of the reference voltage generation circuit, the transistor M
A constant value of current can be obtained regardless of characteristic fluctuations.

〔実施例〕〔Example〕

以下1本発明の実施例を図面を用いて説明する・。 An embodiment of the present invention will be described below with reference to the drawings.

第1図は本発明による定電流源回路の第一の実施例を示
す回路図であって、Mz、MzはそれぞれPチャンネル
MO8、FET (以下、トランジスタと略称する)。
FIG. 1 is a circuit diagram showing a first embodiment of a constant current source circuit according to the present invention, in which Mz and Mz are P-channel MO8 and FET (hereinafter abbreviated as transistor), respectively.

Vl、V2はそれぞれ電圧源、 Rtは抵抗、RLは負
荷抵抗、C1,C’2 、Csはそれぞれコンデンサ、
Sl、S2はそれぞれスイッチ回路、 At 、 Ax
はそれぞれ増幅器を示す。
Vl and V2 are each a voltage source, Rt is a resistance, RL is a load resistance, C1, C'2, and Cs are each a capacitor,
Sl and S2 are switch circuits, At and Ax, respectively.
each indicates an amplifier.

また、5は電流検出回路、6はサンプル・ホールド回路
、7は基準電圧発生回路%8は比較回路、9は平滑回路
である。
Further, 5 is a current detection circuit, 6 is a sample/hold circuit, 7 is a reference voltage generation circuit, 8 is a comparison circuit, and 9 is a smoothing circuit.

第2図は第1図の動作波形図であって、(α)はスイッ
チ回路S1の導通状態、(b)はスイッチ回路S2の導
通状態、(C)はX点の電圧波形、(d)はY点の電圧
波形を示す。
FIG. 2 is an operating waveform diagram of FIG. 1, where (α) is the conduction state of the switch circuit S1, (b) is the conduction state of the switch circuit S2, (C) is the voltage waveform at point X, and (d) is the conduction state of the switch circuit S2. shows the voltage waveform at point Y.

まず、各部の個々の動作について説明する。First, the individual operations of each part will be explained.

第1図において、トランジスタM1は、抵抗ルーを負荷
とし電流源として動作している。次に、電流検出回路5
について説明する。スイッチ回路S1は1、コンデンサ
C1の電荷を一定周期で放電する。
In FIG. 1, the transistor M1 operates as a current source with a resistor as a load. Next, the current detection circuit 5
I will explain about it. The switch circuit S1 discharges the charge of the capacitor C1 at regular intervals.

トランジスタM2は、コンデンサC1を負荷とし。Transistor M2 uses capacitor C1 as a load.

トランジスタM1とカレントミラーな構成する。It has a current mirror configuration with transistor M1.

よって、トランジスタM2のドレイン電流は、トランジ
スタM1のドレイン電流に比例する。該トランジスタM
2のドレイン電流は、スイッチ回路S1が非導通(OF
F )状態のときにコンデンサC1に流れ込む。このと
き、トランジスタM2のドレイン電流。
Therefore, the drain current of transistor M2 is proportional to the drain current of transistor M1. The transistor M
2, the drain current of switch circuit S1 is non-conducting (OF
F) flows into capacitor C1 when the current is in state F). At this time, the drain current of transistor M2.

は、コンデンサC1の両端の電圧として検出することが
できる。
can be detected as the voltage across capacitor C1.

サンプル・ホールド回路6は、前記電流検出回路5のコ
ンデンサC1の両端の電圧を前記スイッチ回路S1と同
期して動作するスイッチ回路S2によりコンデンサC2
にサンプリングし、ホールドする。
The sample/hold circuit 6 converts the voltage across the capacitor C1 of the current detection circuit 5 into a capacitor C2 by a switch circuit S2 operating in synchronization with the switch circuit S1.
sample and hold.

増幅器A1はインピーダンス変換器として動作している
。ここで、前記電流検出回路5のコンデンサC1の容量
なC+、)ランジスタM2のドレイン電流をIn2 、
スイッチ回路S2が導通している時間をt2とすれば、
コンデンサC2の両端の電圧Voは、となり、トランジ
スタM2のドレイン電流は、コシデンサC2の両端の電
圧として表わすことができる・。
Amplifier A1 operates as an impedance converter. Here, the capacitance of the capacitor C1 of the current detection circuit 5 is C+,) the drain current of the transistor M2 is In2,
If the time during which the switch circuit S2 is conductive is t2, then
The voltage Vo across capacitor C2 can be expressed as the voltage across capacitor C2, and the drain current of transistor M2 can be expressed as the voltage across capacitor C2.

基準電圧発生回路7は、前記(1)式の関係よりトラン
ジスタM2のドレイン電流11)2 K相等する一定の
電圧(以下、基準電圧と呼ぶ)を発生する。
The reference voltage generation circuit 7 generates a constant voltage (hereinafter referred to as a reference voltage) that is equal to the drain current 11)2K of the transistor M2 based on the relationship of equation (1).

比較回路8は、前記基準電圧発生回路7より発生させら
れた基準電圧と、前記サンプル・ホール。
A comparison circuit 8 compares the reference voltage generated by the reference voltage generation circuit 7 and the sample hole.

ド回路6のコンデンサC2に蓄積された電圧とを比較し
、その結果を電圧として出力する。ここで、。
The voltage stored in the capacitor C2 of the code circuit 6 is compared with the voltage stored in the capacitor C2, and the result is output as a voltage. here,.

増幅器A2は、2つの比較信号レベルが等しいとき、出
力インピーダンスはハイインピーダンス状態となる。
The output impedance of the amplifier A2 becomes a high impedance state when the two comparison signal levels are equal.

平滑回路9は、比較回路8より出力された出力電圧の平
滑化を行なう。
The smoothing circuit 9 smoothes the output voltage output from the comparison circuit 8.

次に、全体の動作について説明する。Next, the overall operation will be explained.

トランジスタM1のドレイン電流は、電流検出回路5の
トランジスタM2のドレイン電流で表わされ・、該トラ
ンジスタM2のドレイン電流はコンデンサC1にて電圧
に変換された後、該コンデンサC1の両端の電圧をサン
プル・ホールド回路6のコンデンサC2にサンプリング
されホールドされる。該サンプル・ホールドされた電圧
は、比較回路8の増幅器A2により基準電圧発生回路7
0基準電圧と比較される。ここで、基準電圧よりもコン
デンサC2の両端の電圧が小さい場合を考えると増幅器
A2の出力は接地電圧に近い電圧になる。該増幅器A2
の出力は平滑回路9のコンデンサC!に蓄積された電荷
を放電させる動作を行なう。これにより、コンデンサC
3の両端の電圧は小さくなりトランジスタM+ 。
The drain current of the transistor M1 is represented by the drain current of the transistor M2 of the current detection circuit 5. After the drain current of the transistor M2 is converted into a voltage by the capacitor C1, the voltage across the capacitor C1 is sampled. - Sampled and held by capacitor C2 of hold circuit 6. The sampled and held voltage is supplied to the reference voltage generation circuit 7 by the amplifier A2 of the comparator circuit 8.
0 reference voltage. Here, considering the case where the voltage across the capacitor C2 is smaller than the reference voltage, the output of the amplifier A2 becomes a voltage close to the ground voltage. The amplifier A2
The output of is the capacitor C! of the smoothing circuit 9. performs an operation to discharge the charges accumulated in the This makes the capacitor C
The voltage across the transistor M+ becomes smaller.

Mzのゲート・ソース間電圧を大きくする方向に動作す
る。すなわち、トランジスタM10Mlのそれぞれのド
レイン電流を増加させる。
It operates in the direction of increasing the gate-source voltage of Mz. That is, the drain current of each transistor M10Ml is increased.

次に、基準電圧とコンデンサC2の両端の電圧とが等し
い場合について考える。このとき、増幅器A2の出力は
ハイインピーダンス状態となり、平滑回路のコンデンサ
Csの両端の電圧はホールドされた状態になる。この間
、トランジスタM1.M!のゲート・ソース間電圧は一
定に保たれトランジスタへ11.八】2それぞれのドレ
イン電流は一定値になる。
Next, consider the case where the reference voltage and the voltage across capacitor C2 are equal. At this time, the output of the amplifier A2 becomes a high impedance state, and the voltage across the capacitor Cs of the smoothing circuit becomes a held state. During this time, transistor M1. M! The gate-source voltage of 11. is kept constant to the transistor. 8] The drain current of each of 2 becomes a constant value.

次に、基準電圧よりコンデンサC2の両端の電圧が大き
い場合について考える。このとき、増幅話人!の出力は
、電源電圧に近い電圧を出力する。
Next, consider the case where the voltage across the capacitor C2 is higher than the reference voltage. At this time, the amplified speaker! outputs a voltage close to the power supply voltage.

これにより、コンデンサC1の両端の電圧は高くなりト
ランジスタM1. Mzのゲート・ソース関電田を小さ
くする方向に動作する。すなわち、トランジスタM1.
 Mlそれぞれのドレイン電流を減少させる。
This causes the voltage across capacitor C1 to rise and transistor M1. It operates in the direction of reducing the gate and source of Mz. That is, transistor M1.
Decrease the drain current of each Ml.

増幅器A2の出力の変動は、平滑回路9により平滑化さ
れた後、トランジスタMl、M2のゲートに印加される
ため、トランジスタM1は定電流源として動作する。
Fluctuations in the output of the amplifier A2 are smoothed by the smoothing circuit 9 and then applied to the gates of the transistors M1 and M2, so the transistor M1 operates as a constant current source.

上記第一の実施例によれば、トランジスタの特性バラツ
キおよび温度変動に影響されない定電流源回路を構成す
ることができる。
According to the first embodiment, it is possible to configure a constant current source circuit that is not affected by variations in transistor characteristics and temperature fluctuations.

尚、増幅器A1はインピーダンス変換器とし【使用して
いるので増幅器の代わりにノースホロワ等を用いても良
いことは明らかである。また、抵抗RLは、電流源用ト
ランジスタの負荷として用いているので、抵抗RLの代
わりにトランジスタ等のアクティブ素子を用いても良い
ことは明らかである。
Note that since the amplifier A1 is used as an impedance converter, it is clear that a north follower or the like may be used instead of the amplifier. Further, since the resistor RL is used as a load of the current source transistor, it is clear that an active element such as a transistor may be used instead of the resistor RL.

第3図は本発明による定電流源回路の第二の実施例を示
す回路図であって、第1図と同一機能を有するものには
同一符号を付しである。Fvls 、 Maはそれぞれ
NチャンネルMO8−FgT%Vi 、Vaは電圧源で
ある。
FIG. 3 is a circuit diagram showing a second embodiment of the constant current source circuit according to the present invention, in which components having the same functions as those in FIG. 1 are given the same reference numerals. Fvls and Ma are N-channel MO8-FgT%Vi and Va are voltage sources, respectively.

上記第二の実施例の動作は前述の実施例の動作説明より
容易に理解できるので省略する。
The operation of the second embodiment described above can be more easily understood than the explanation of the operation of the previous embodiment, so a description thereof will be omitted.

この実施例によれば、 MOS−FET Ms 、 M
aの特性バラツキおよび温度変動に影響されない定電流
源回路を構成することができる。
According to this example, MOS-FETs Ms, M
A constant current source circuit that is not affected by variations in the characteristics of a and temperature fluctuations can be constructed.

第4図は本発明による定電流源回路の第三の実施例を示
す回路図であって、第1図と同一機能を有するものには
同一符号を付しである。Tl、T2はそれぞれPNP型
トランジスタ、R1、ki、sは抵抗である。この実施
の動作説明より容易に理解できるので省略する。   
                −上記第三の実施例
によれば、トランジスタの特性バラツキおよび温度変動
に影響されない定電流源回路を構成することができる。
FIG. 4 is a circuit diagram showing a third embodiment of the constant current source circuit according to the present invention, in which components having the same functions as those in FIG. 1 are given the same reference numerals. Tl and T2 are PNP transistors, respectively, and R1, ki, and s are resistors. Since the operation can be easily understood from the explanation of the operation of this implementation, the explanation will be omitted.
- According to the third embodiment, a constant current source circuit that is unaffected by variations in transistor characteristics and temperature fluctuations can be constructed.

第5図は本発明による定電流源回路の第四の実施例を示
す回路図であって、第1図、第3図、第4図と同一機能
を有するものには同一符号と付し【ある。Ti、T◆は
それぞれNPN!I)ランジスタである。この実施例の
動作も前述の実施例の動作説明より容易に理解できるの
で省略する。
FIG. 5 is a circuit diagram showing a fourth embodiment of the constant current source circuit according to the present invention, and parts having the same functions as those in FIGS. 1, 3, and 4 are designated with the same reference numerals. be. Ti and T◆ are each NPN! I) It is a transistor. The operation of this embodiment is also easier to understand than the explanation of the operation of the previous embodiment, so the explanation thereof will be omitted.

上記第四の実権例によれば、トランジスタの特性バラツ
キおよび温度変動に影響されない定電流源回路を構成す
ることができる。
According to the fourth practical example, it is possible to configure a constant current source circuit that is not affected by variations in transistor characteristics and temperature fluctuations.

〔発明の効果〕〔Effect of the invention〕

以上説明したように本発明によれば、ICの製造バラツ
キによるトランジスタの特性バラツキおよび温度変動に
対する特性変化に対して電流源の電流バラツキおよび変
動がない定電流源回路を構成することができ上記従来技
術の欠点を除いて優
As described above, according to the present invention, it is possible to configure a constant current source circuit that is free from current variations and fluctuations in the current source due to variations in transistor characteristics due to manufacturing variations in ICs and characteristic changes due to temperature fluctuations. Excellent except for technical shortcomings

【図面の簡単な説明】[Brief explanation of the drawing]

第1図は本発明の第一の実権例を示す回路図。 第2図は第1図の動作波形図、第3図は本発明の第二の
実施例を示す回路図、第4図は本発明の第三の実施例を
示す回路図、第5図は本発明の第四の実施例を示す回路
図、第6図は従来周知の定電流源回路を説明する回路図
、第7図は第6図におけるトランジスタM1のゲート・
ソース間電圧とドレイン電流の静特性図である。 5・・・電流検出回路、6・・・サンプル・ホールド回
路、7・・・基準電圧発生回路、8・・・比較回路、9
・・・平滑回路、Ml、Ml・・・MOS−FgT 、
A1. At・・・増幅器、81.32・・・スイッチ
回路。 易1 区 そ2 凹 一一伽碕問 第 D目 64図 め≦ 記 名7閃 −1’FGs 1
FIG. 1 is a circuit diagram showing a first practical example of the present invention. FIG. 2 is an operation waveform diagram of FIG. 1, FIG. 3 is a circuit diagram showing a second embodiment of the invention, FIG. 4 is a circuit diagram showing a third embodiment of the invention, and FIG. 5 is a circuit diagram showing a third embodiment of the invention. A circuit diagram showing a fourth embodiment of the present invention, FIG. 6 is a circuit diagram explaining a conventionally known constant current source circuit, and FIG.
FIG. 3 is a static characteristic diagram of source voltage and drain current. 5... Current detection circuit, 6... Sample/hold circuit, 7... Reference voltage generation circuit, 8... Comparison circuit, 9
...Smoothing circuit, Ml, Ml...MOS-FgT,
A1. At...Amplifier, 81.32...Switch circuit. Easy 1 Ward 2 Concave Ichikasaki Question No. D 64 ≦ Name 7 Sen-1'FGs 1

Claims (1)

【特許請求の範囲】[Claims] 1、電源から一定の電流を負荷に供給する定電流源回路
において、個々にソース(エミッタ)側が第1の電源に
接続されドレイン(コレクタ)側に他端が第2の電源に
接続された負荷が接続された複数個の第1のトランジス
タ群と、これらの第1のトランジスタ群のゲート(ベー
ス)とゲート(ベース)が接続されソース(エミッタ)
側が第1の電源に接続された第2のトランジスタと、該
第2のトランジスタのドレイン(コレクタ)側に接続さ
れ他端が第2の電源に接続された第1のコンデンサと、
該第1のコンデンサと並列に接続され一定周期で動作す
る第1のスイッチ回路とで構成される電流検出回路と該
電流検出回路の第1のコンデンサの両端の電圧を前記第
1のスイッチ回路と同期してサンプリング及びホールド
動作を行なうサンプル・ホールド回路と、一定の電圧(
基準電圧)を発生する基準電圧発生回路、該基準電圧発
生回路の基準電圧と前記サンプル・ホールド回路の出力
電圧とを比較回路と、該比較回路の比較結果を積分した
後、この電圧を前記電流検出回路の第2のトランジスタ
のゲート(ベース)に入力する平滑回路とを具備したこ
とを特徴とする定電流源回路。
1. In a constant current source circuit that supplies a constant current from a power source to a load, each load has its source (emitter) side connected to the first power source and the drain (collector) side connected to the second power source. a plurality of first transistor groups connected to each other; and gates (bases) of these first transistor groups connected to sources (emitters).
a second transistor whose side is connected to a first power source; a first capacitor whose other end is connected to the drain (collector) side of the second transistor and whose other end is connected to the second power source;
A current detection circuit comprising a first switch circuit connected in parallel with the first capacitor and operated at a constant cycle; and a voltage across the first capacitor of the current detection circuit between the first switch circuit and the first switch circuit. A sample/hold circuit that performs sampling and holding operations synchronously and a constant voltage (
a reference voltage generation circuit that generates a reference voltage), a comparison circuit that compares the reference voltage of the reference voltage generation circuit and the output voltage of the sample-and-hold circuit; and after integrating the comparison result of the comparison circuit, this voltage is applied to the current 1. A constant current source circuit comprising: a smoothing circuit input to the gate (base) of a second transistor of the detection circuit.
JP61245290A 1986-10-17 1986-10-17 Constant current source circuit Expired - Lifetime JPH0766298B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP61245290A JPH0766298B2 (en) 1986-10-17 1986-10-17 Constant current source circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP61245290A JPH0766298B2 (en) 1986-10-17 1986-10-17 Constant current source circuit

Publications (2)

Publication Number Publication Date
JPS63100519A true JPS63100519A (en) 1988-05-02
JPH0766298B2 JPH0766298B2 (en) 1995-07-19

Family

ID=17131464

Family Applications (1)

Application Number Title Priority Date Filing Date
JP61245290A Expired - Lifetime JPH0766298B2 (en) 1986-10-17 1986-10-17 Constant current source circuit

Country Status (1)

Country Link
JP (1) JPH0766298B2 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6608791B2 (en) 1985-07-22 2003-08-19 Hitachi, Ltd. Semiconductor device incorporating internal power supply for compensating for deviation in operating condition and fabrication process conditions

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5837719A (en) * 1981-08-31 1983-03-05 Nippon Telegr & Teleph Corp <Ntt> Constant current generator

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5837719A (en) * 1981-08-31 1983-03-05 Nippon Telegr & Teleph Corp <Ntt> Constant current generator

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6608791B2 (en) 1985-07-22 2003-08-19 Hitachi, Ltd. Semiconductor device incorporating internal power supply for compensating for deviation in operating condition and fabrication process conditions
US6970391B2 (en) 1985-07-22 2005-11-29 Renesas Technology Corporation Semiconductor device incorporating internal power supply for compensating for deviation in operating condition and fabrication process conditions
US7002856B2 (en) 1986-07-18 2006-02-21 Renesas Technology Corporation Semiconductor device incorporating internal power supply for compensating for deviation in operating condition and fabrication process conditions

Also Published As

Publication number Publication date
JPH0766298B2 (en) 1995-07-19

Similar Documents

Publication Publication Date Title
KR0128731B1 (en) Differential amplififr and current sensing circuit and
KR960012801B1 (en) Ripple-free phase detector using two sample-and-hold circuit
US6014042A (en) Phase detector using switched capacitors
KR980004941A (en) Output potential supply circuit
US6844772B2 (en) Threshold voltage extraction circuit
EP1145425A1 (en) Amplifier
KR20180032126A (en) Voltage comparator, voltage comparation method of the same, and reset method of the same
Poujois et al. Low-level MOS transistor amplifier using storage techniques
US4396890A (en) Variable gain amplifier
KR920009034A (en) Sample hold circuit
US4633101A (en) Semiconductor sample and hold switching circuit
KR100341652B1 (en) Temperature stabilising process
US6373295B2 (en) Rail-to-rail driver for use in a regulator, and method
JPS636908A (en) Constant current source circuit
JPS63100519A (en) Constant current source circuit
JP3431119B2 (en) Current detection circuit
US20210297077A1 (en) Sampling Circuit and Sampling Method
JPH0831194A (en) Sample-and-hold circuit
JPH02181663A (en) Current sensing circuit
JPS63251820A (en) Constant current source circuit
JP3701037B2 (en) Sample and hold circuit
JP4245102B2 (en) Threshold detection circuit, threshold adjustment circuit, and square circuit
JPS6396800A (en) Cmos sample/hold circuit
JP2812074B2 (en) Semiconductor device
SU1360454A1 (en) Analog storage