JPS6295624A - Matrix key device - Google Patents

Matrix key device

Info

Publication number
JPS6295624A
JPS6295624A JP60235827A JP23582785A JPS6295624A JP S6295624 A JPS6295624 A JP S6295624A JP 60235827 A JP60235827 A JP 60235827A JP 23582785 A JP23582785 A JP 23582785A JP S6295624 A JPS6295624 A JP S6295624A
Authority
JP
Japan
Prior art keywords
matrix
signal
key
signal input
key device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP60235827A
Other languages
Japanese (ja)
Inventor
Kazuhiro Sato
一博 佐藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP60235827A priority Critical patent/JPS6295624A/en
Publication of JPS6295624A publication Critical patent/JPS6295624A/en
Pending legal-status Critical Current

Links

Abstract

PURPOSE:To prevent the actions performed by the key operations by providing a signal supply means to a key matrix device for supply of a prescribed signal. CONSTITUTION:When an operation inhibiting connection switch 7 is opened,a matrix key device is set under an active state with all key operations. Then the 1st matrix signal output port 2a and the 1st and 2nd matrix signal signal input ports 3a and 3b of a CPU 1 are set under a conductive state when the switch 7 is set under a connecting state. Under such conditions, the pulse signal delivered from the port 2a is supplied to both ports 3a and 3b at a time. Then both connection switches 5a and 5b are set under a double-push state at a time.

Description

【発明の詳細な説明】 〔産業上の利用分野〕 不発明は、例えば電子計算機のキー装置等に使用して好
適なマトリクスキー装置に関する。
DETAILED DESCRIPTION OF THE INVENTION [Industrial Field of Application] The present invention relates to a matrix key device suitable for use in, for example, a key device of an electronic computer.

〔発明の概要〕[Summary of the invention]

本発明は、電子計算機のキー装置等に使用して好適なマ
トリクスキー装置であって、マトリクス状に配置した複
数のキーと信号処理手段とを有し。
The present invention is a matrix key device suitable for use in a computer key device, etc., and includes a plurality of keys arranged in a matrix and a signal processing means.

複数のキーのいずれか1箇所の操作にょ多信号処理手段
の複数のマ) IJクス信号入力端子のいずれか1箇所
に所定信号を供給し、この所定信号の供給によりキー操
作に基づいた動作を信号処理手段が行なうと共に、複数
のキーの2箇Rj以上の同時操作により複数のマトリク
ス信号入力端子の2箇所以上に一致して所定信号が供給
されたとき又は複数のマトリクス信号入力端子の1箇所
に複数の所定信号が供給されたときに、この信号処理手
段がキー操作に基づいた動作を行なわないようにしたマ
トリクスキー装置に於いて、複数のマトリクス信号入力
端子の2箇所以上に一致して所定信号を供給又は複数の
マ) IJクス信号入力端子の1箇所に複数の所定信号
を供給する信号供給手段を設けたことにより、この信号
供給手段の操作にょシキー操作の禁止が行なえ、信号供
給手段を設けるだけの簡単な構成でキー操作の誤操作防
止が出来る。
When any one of the plurality of keys is operated, a predetermined signal is supplied to any one of the IJ signal input terminals of the multi-signal processing means, and the operation based on the key operation is performed by supplying this predetermined signal. When the signal processing means performs the process and a predetermined signal is simultaneously supplied to two or more of the plurality of matrix signal input terminals by simultaneous operation of two or more of the plurality of keys Rj, or one of the plurality of matrix signal input terminals. In a matrix key device in which the signal processing means does not perform an operation based on a key operation when a plurality of predetermined signals are supplied to a plurality of matrix signal input terminals, By providing a signal supply means for supplying a predetermined signal or supplying a plurality of predetermined signals to one location of the IJ signal input terminal, it is possible to prohibit the key operation of this signal supply means, and to prevent signal supply. Erroneous key operations can be prevented with a simple configuration that only requires a means.

〔従来の技術〕[Conventional technology]

従来、電子計算機のテンキー等のキーボードに使用する
マトリクスキー装置として、第7図に示す如きものが使
用されている。この第7図に示すキー装置は、マイクロ
コンピュータである中央処理装置(CPU) (1)に
よりキー操作の判断がなされるものである。即ち、CP
U (1)の第1.第2及び第3のマトリクス信号出力
/−) (2a) 、 (2b)及び(2c)を夫々第
1.第2及び第3のダイオード(4m)。
2. Description of the Related Art Conventionally, a matrix key device as shown in FIG. 7 has been used for a keyboard such as a numeric keypad of an electronic computer. In the key device shown in FIG. 7, key operations are determined by a central processing unit (CPU) (1) which is a microcomputer. That is, C.P.
U (1) 1st. Second and third matrix signal outputs/-) (2a), (2b) and (2c) respectively. Second and third diodes (4m).

(4b)及び(4c)のアノードに接続し、第1.第2
及び第3のダイオード(4a) 、 (4b)及び(4
c)のカンードを夫々縦の3本の!トリクスライン!1
+x2及びx3に接続する。そして、この縦の3本のマ
トリクスラインX1 * X2及びX、と横の4本のマ
トリクスライン71 m 72 t 15及びy4との
夫々の交点に後述するキーl−ド上の各キー(5m’)
 y (5b′)・・・(51)に対応した第1.第2
・・・第12の接続スイッチ(5m) 、 (5b)・
・・(5t)を設け、横の4本のマトリクスライン71
 p )’2 e Y5及びy4を夫々相互に連動した
第13.第14.第15及び第16の接続スイッチ(6
a) a (6b) p (6c)及び(6d)を介し
てCPU(1)の第1.第2.第3及び第4のマトリク
ス信号入カポ−) (3m) 、(3b) 、 (3c
)及び(3d)に接続する。そして、第13〜第16の
接続スイッチ(6m)。
(4b) and (4c) are connected to the anodes of the first. Second
and third diodes (4a), (4b) and (4
c) Three candos each vertically! Trix line! 1
+ Connect to x2 and x3. Then, each key (5 m' )
y (5b')...the first corresponding to (51). Second
...12th connection switch (5m), (5b)・
...(5t) and four horizontal matrix lines 71
p )'2 e The 13th. 14th. 15th and 16th connection switch (6
a) a (6b) p The first . Second. 3rd and 4th matrix signal input capo) (3m), (3b), (3c
) and (3d). and 13th to 16th connection switches (6m).

(6b) 、 (6a)及び(6d)が接続状態にある
ときに、例えば第8図に示した如きキーざ−ド上の数字
等を示す各キー(5a’) e (sb’) ++ (
り!りのいずれかを押すことにより、対応した各接続ス
イッチ(5a)、(5b)・・・(5t)のいずれかが
接続状態となる。例えば、数字rlJを示すキー(5a
’)を押した場合には、第1の接続スイッチ(5a)が
接続状態となシ、第1のマトリクス信号比カポ−) (
2m)と第1のマトリクス信号入力ポート(3a)とが
導通状態となる。ここで、マトリクス信号比カポ−) 
(2m) 、 (2b)及び(2c)からの出力信号は
CPU (1)内に備えるデータ判定回路(1m)によ
り制御され、第9図A、B及びCに示す如く、各出力?
−ト(2m) + (2b)及び(2c)毎に順にパル
ス信号の出力を繰シ返す。このため、第1の接続スイッ
チ(5a)が接続状態のときには、第1の出力−−) 
(2m)から出力されるパルス信号が第1の入カポ−)
 (3m)に供給され、第9図りに示す如く第1の入カ
ポ−) (3m)に第1の出力ポート(2a)から出力
したパルス信号と同じパルス信号が得られる。この第1
の入力f−) (3m)に得られるパルス信号をラッチ
回路(lb)及びレジスタ(lc)を介してデータ判定
回路(1a)に供給し、データ判定回路(1a)で第1
の入カポ−) (3m)に第1の出カポ−) (2m)
から出力したパルス信号が得られたことを検知して数字
「1」を示すキー(5a’)が押されたことを判別する
。このようにして各キー(5a’)、(5b’)・・・
(51)の操作を判別することにより、例えばデータ出
カポ−) (ld)からこのキー操作に応したデータを
出力する。
When (6b), (6a) and (6d) are in the connected state, each key (5a') e (sb') ++ (
the law of nature! By pressing any one of the corresponding connection switches (5a), (5b), . . . (5t), the corresponding connection switch (5a), (5b), ... (5t) becomes connected. For example, a key indicating the number rlJ (5a
'), the first connection switch (5a) is not connected and the first matrix signal ratio capo) (
2m) and the first matrix signal input port (3a) are brought into conduction. Here, the matrix signal ratio capo)
The output signals from (2m), (2b), and (2c) are controlled by a data judgment circuit (1m) provided in the CPU (1), and as shown in FIG. 9A, B, and C, each output ?
- (2m) + The output of the pulse signal is repeated in order for each (2b) and (2c). Therefore, when the first connection switch (5a) is in the connected state, the first output --)
The pulse signal output from (2m) is the first input port)
(3m), and as shown in Figure 9, the same pulse signal as the pulse signal outputted from the first output port (2a) to the first input port (3m) is obtained. This first
The pulse signal obtained at the input f-) (3m) is supplied to the data judgment circuit (1a) via the latch circuit (lb) and the register (lc), and the data judgment circuit (1a)
1st incoming capo) (3m) and 1st outgoing capo) (2m)
It is determined that the key (5a') indicating the number "1" has been pressed by detecting that a pulse signal outputted from the controller is obtained. In this way, each key (5a'), (5b')...
By determining the operation of key (51), for example, data corresponding to this key operation is output from data output key (ld).

一方、一般に上述の如く構成したマ) IJクスキー装
置は、2個以上のキーを同時に押したときの誤動作を防
止するために、例えばCPU (1)内のデータ判定回
路(1a)が2個以上のキーの同時操作を判別すると、
この判定回路(1m)の判断によりキーの操作によるデ
ータの出力等の動作を全く行なわないように構成してい
る。
On the other hand, in general, an IJ key device configured as described above has two or more data judgment circuits (1a) in the CPU (1), for example, in order to prevent malfunctions when two or more keys are pressed at the same time. When determining the simultaneous operation of keys,
Based on the judgment of this judgment circuit (1m), the structure is such that operations such as data output due to key operations are not performed at all.

〔発明が解決しようとする問題点〕[Problem that the invention seeks to solve]

ところで、一般に第7図例の如く構成したマトリクスキ
ー装置は、操作を必要としないときの不用意なキーの操
作による誤操作を防止するために、必要に応じてキーに
よる操作を出来なくする必要がちシ、この第7図例の場
合には相互に連動した第13〜第16の接続スイッチ(
6a)、(6b)*(6c)及び(6d)を設け、操作
を禁止するときにはこの第13〜第16の接続スイッチ
(6m) # (sb) * (6e) を及び(6d
)を開状態にしている。このようにすることにより各キ
ー(5a’)、(5bつ・(5tりを操作しても、CP
U (1)のマトリックス信号入力ポート(3a) *
 (3b) 。
By the way, in general, a matrix key device configured as shown in the example shown in FIG. 7 tends to be required to disable key operations as necessary in order to prevent erroneous operations due to careless key operations when no operation is required. In the case of this example in Fig. 7, the 13th to 16th connection switches (
6a), (6b) * (6c) and (6d) are provided, and when the operation is prohibited, the 13th to 16th connection switches (6m) # (sb) * (6e) and (6d
) is open. By doing this, even if you operate each key (5a'), (5b and (5t), the CP
Matrix signal input port (3a) of U (1) *
(3b).

(3c)及ヒ(3d)にパルス信号の入力がなく、操作
が出来ない状態となる。
(3c) There is no pulse signal input to and (3d), making it impossible to operate.

ところが、第7図例の如き構成の場合には、縦又は横の
マトリクスライン11 e X2 s X5又はy11
72 、 ’151 )’4の数だけ接続スイッチ(6
a) 、(6b)。
However, in the case of a configuration like the example in FIG. 7, the vertical or horizontal matrix lines 11 e X2 s X5 or y11
72, '151) '4 connection switches (6
a), (6b).

(6c)及び(6d)を接続しなければならず、接続ス
イッチを数多く必要とする欠点があった。特に、アルフ
ァベット等の文字を入力するキーボードの場合のように
キーの数が多いキーデートに使用する場合には、非常に
多くの誤操作防止用の接続スイッチを必要とする欠点が
あった。
(6c) and (6d) must be connected, which has the disadvantage of requiring a large number of connection switches. In particular, when used for key dates with a large number of keys, such as a keyboard for inputting characters such as the alphabet, there is a drawback that a large number of connection switches are required to prevent erroneous operation.

本発明は斯かる点に鑑み、構成が簡単なキーの操作によ
る入力を禁止することの出来るマトリクスキー装置を提
供することを目的とする。
In view of the above, an object of the present invention is to provide a matrix key device having a simple configuration and capable of prohibiting input by key operations.

〔問題点を解決するための手段〕[Means for solving problems]

本発明マ) IJクスキー装置は、例えば第1図に示し
た如く、マトリクス状に配置した複数のキーと信号処理
手段(1)とを有し、複数のキーのいずれか1箇所の操
作により信号処理手段(1)の複数のマトリクス信号入
力端子(3a) # (3b) e (3c) −及び
(3d)のいずれか1箇所に所定信号を供給し、所定信
号の供給によりキー操作に基づいた動作を信号処理手段
(1)が行なうと共に、複数のキーの2°箇所以上の同
時操作により複数のマトリクス信号入力端子(3&) 
t (3b) e (3c)及び(3d)の2箇所以上
に一致して所定信号が供給されたとき又は複数のマトリ
クス信号入力端子(3m) 、 (3b) 、 (3e
)及び(3d)の1箇所に複数の所定信号が供給された
ときに信号処理手段(1)がキー操作に基づいた動作を
行なわないようにしたマトリクスキー装置に於いて、複
数のマトリクス信号入力端子(3a) 、 (3b) 
The IJ key device of the present invention has a plurality of keys arranged in a matrix and a signal processing means (1), as shown in FIG. A predetermined signal is supplied to any one of the plurality of matrix signal input terminals (3a) # (3b) e (3c) - and (3d) of the processing means (1), and by supplying the predetermined signal, The signal processing means (1) performs the operation, and multiple matrix signal input terminals (3 &) are activated by simultaneous operation of multiple keys at 2 degrees or more.
t (3b) e When a predetermined signal is supplied to two or more of (3c) and (3d) in unison, or when a plurality of matrix signal input terminals (3m), (3b), (3e
) and (3d) in a matrix key device in which the signal processing means (1) does not perform an operation based on a key operation when a plurality of predetermined signals are supplied to one location of (3d). Terminals (3a), (3b)
.

(3c)及び(3d)の21!1所以上に一致して所定
信号を供給又は複数のマ) IJクス信号入力端子(3
m)。
(3c) and (3d) 21! Supply a predetermined signal in accordance with one or more locations or multiple terminals) IJ signal input terminal (3
m).

(3b) 、 (3a)及び(3d)の1箇所に複数の
所定信号を供給する信号供給手段(7) 、(8a) 
e (8b)を設けたものである。
Signal supply means (7), (8a) for supplying a plurality of predetermined signals to one location of (3b), (3a) and (3d)
e (8b).

〔作 用〕[For production]

本発明のマ) IJクスキー装置は、信号供給手段(7
) 、 (8m) 、 (8b)の操作により複数のマ
トリクス信号入力端子(3a) = (3b) 、 (
3c)及び(3d)の2箇所以上に一致して所定信号を
供給又は複数のマトリクス信号入力端子(3m) 、 
(3b) 、 (3c)及び(3d)の1箇所に複数の
所定信号を供給することでキーの2TL押し状態と同じ
状態となシ、信号処理手段(1)がキー操作による動作
の禁止を行ない、信号供給手段(7) e (8a) 
+ (8b)を設けるだけの簡単な構成でキー操作の誤
操作防止が出来る。
The IJ key device of the present invention includes a signal supply means (7).
), (8m), (8b), multiple matrix signal input terminals (3a) = (3b), (
A plurality of matrix signal input terminals (3m), which supply predetermined signals to two or more locations of 3c) and (3d) in unison;
By supplying a plurality of predetermined signals to one of (3b), (3c), and (3d), the state is the same as the 2TL pressing state of the key, and the signal processing means (1) prohibits the operation by key operation. signal supply means (7) e (8a)
+ (8b) It is possible to prevent erroneous key operations with a simple configuration.

〔冥施例〕[Metal practice]

以下、不発明マトリクスキー装置の一実施例を、第1図
及び第2図を参照して説明しよう。この第1図及び第2
図に於いて、第7図乃至第9図に対応する部分には同一
符号を付し、その詳細説明は省略する。
Hereinafter, one embodiment of the non-inventive matrix key device will be described with reference to FIGS. 1 and 2. This figure 1 and 2
In the figures, parts corresponding to those in FIGS. 7 to 9 are designated by the same reference numerals, and detailed explanation thereof will be omitted.

本例のマトリクスキー装置は、アノード側がCPU (
1)の第1のマトリクス信号出力ポート(2a)と接続
された第1のダイオード(4a)のカソードを操作禁止
用接続スイッチ(7)の一方の接点(7a)に接続する
。この操作禁止用接続スイッチ(7)の他方の接点(7
b)を第4及び第5のダイオード(8a)及び(8b)
のアノードに接続し、第4のダイオード(8a)のカソ
ードを第1の横のマトリクスラインy、を介してCPU
 (1)の第1のマトリクス信号入力ボート(3a)に
接続し、第5のダイオード(8b)のカソードを第2の
横のマトリクスラインy2を介してCPU (1)の第
2のマトリクス信号入力デート(3b)に接続する。そ
の他の構成は、従来例として第7図に示したマトリクス
キー装置と同様に構成する。
In the matrix key device of this example, the anode side is connected to the CPU (
The cathode of the first diode (4a) connected to the first matrix signal output port (2a) of 1) is connected to one contact (7a) of the operation prohibition connection switch (7). The other contact (7) of this operation prohibition connection switch (7)
b) as the fourth and fifth diodes (8a) and (8b)
and connect the cathode of the fourth diode (8a) to the CPU via the first horizontal matrix line y.
(1) is connected to the first matrix signal input port (3a), and the cathode of the fifth diode (8b) is connected to the second matrix signal input port (1) of the CPU (1) through the second horizontal matrix line y2. Connect to date (3b). The rest of the structure is similar to the matrix key device shown in FIG. 7 as a conventional example.

以上のように構成したことにより、操作禁止用接続スイ
ッチ(7)を開状態にしたときには、第7図に示した従
来例と同様のキー操作が行なわれる。
With the above configuration, when the operation prohibition connection switch (7) is opened, the same key operation as in the conventional example shown in FIG. 7 is performed.

そして操作禁止用接続スイッチ(7)を接続状態にした
ときには、CPU (1)の第1のマトリクス信号出力
/−) (2m)と第1及び第2のマトリクス信号式カ
ポ−) C3&)及び(3b)とが導通した状態になる
When the operation prohibition connection switch (7) is connected, the CPU (1)'s first matrix signal output /-) (2m) and the first and second matrix signal type capo) C3&) and ( 3b) becomes electrically connected.

このため、第2図Aに示した如く第1のマ) IJクス
信号出カポ−) (2m)から出力されるパルス信号が
、第2図り及びEに示した如く第1及び第2のマトリク
ス信号入カポ−) (3a)及び(3b)に同時に供給
され、第1の接続スイッチ(5a)と第4の接続スイッ
チ(5d)とを同時に接続状態にして二重押し状態にし
たのと同様の状態となる。このため、CPU (1)の
データ判定回路(1a)にこのノクルス信号が入力する
と二重押し状態であると判断し、各キーの操作による動
作を禁止し、操作が出来ない状態となる。このように本
例による構成によると、1個の操作禁止用接続スイッチ
(7)と2個のダイオード(8a)及び(8b)を接続
しただけの簡単な構成で、キーの操作による動作を禁止
することが出来誤動作の防止が出来る。
Therefore, the pulse signal output from the first matrix (IJ signal output capo) (2m) as shown in FIG. 2A is transmitted to the first and second matrices as shown in FIGS. Signal input capo) (3a) and (3b) are simultaneously supplied, and the first connection switch (5a) and the fourth connection switch (5d) are connected at the same time, which is the same as creating a double-pressed state. The state will be as follows. Therefore, when this Noculus signal is input to the data determination circuit (1a) of the CPU (1), it is determined that a double-pressing state has occurred, and the operation of each key is prohibited, resulting in a state in which no operation is possible. In this way, the configuration according to this example has a simple configuration that only connects one operation prohibition connection switch (7) and two diodes (8a) and (8b), and prohibits operation by key operation. It is possible to prevent malfunctions.

なお、以上の実施例では操作禁止用接続スイッチ(7)
の一方の接点(7m)をマ) IJクス信号出力ポート
(2a)側と接続したが、例えば第3図に示した如く電
源端子(9)と接続スイッチ(7)の一方の接点(7&
)を接続し、この接続スイッチ(7)の接続状態時には
第4図り、、、Eに示した如く電源端子(9)に得られ
る一定のレベルの信号が同時に第1及び第2のマトリク
ス信号入カポ−) (aa)及び(3b)に供給される
ようにして動作を禁止するようにしてもよい。甘た、第
5図に示した如く、第1のダイオード(4a)のカソー
ドを第6のダイオード(10a)のアノードに接続し、
第2のダイオード(4b)のカソードを第7のダイオー
ド(10b)の7ノードに接続し、第6及び第7のダイ
オード(10a)及び(lob)のカソードを操作禁止
用接続スイッチαυの一方の接点に接続し、接続スイッ
チαめの他方の接点を第1のマトリクス信号入力ポート
(3m)に接続することも可能である。この第5図に示
した如き構成の場合には、接続スイッチQl)の接続状
態時には第6図に示した如く第1のマトリクス信号入力
ポート(3m)に第1及び第2のマトリクス傷号出カポ
−) (2m)及び(2b)の両方から出力されるパル
ス信号が供給され、キーを二重押し状態にしたときと同
じ状態になり、キーの操作による動作が禁止される。さ
らにまた、本発明は上述実施例に限らず、本発明の要旨
を逸脱することなくその他種々の構成が取シ得ることは
勿論である。
In addition, in the above embodiment, the operation prohibition connection switch (7)
One contact (7m) of the IJ signal output port (2a) is connected to the side of the IJ signal output port (2a), but for example, as shown in Fig. 3, one contact (7m) of the power terminal (9) and the connection switch (7)
) is connected, and when this connection switch (7) is in the connected state, the signal of a constant level obtained at the power supply terminal (9) is simultaneously applied to the first and second matrix signal inputs as shown in Figure 4. Capo) (aa) and (3b) may be supplied to inhibit the operation. As shown in FIG. 5, connect the cathode of the first diode (4a) to the anode of the sixth diode (10a),
The cathode of the second diode (4b) is connected to the 7 node of the seventh diode (10b), and the cathode of the sixth and seventh diodes (10a) and (lob) are connected to one of the connection switches αυ for inhibiting operation. It is also possible to connect the other contact point of the connection switch α to the first matrix signal input port (3m). In the case of the configuration shown in FIG. 5, when the connection switch Ql) is in the connected state, the first and second matrix signals are output to the first matrix signal input port (3m) as shown in FIG. The pulse signals output from both capo (2m) and (2b) are supplied, and the state is the same as when the key is double pressed, and operation by key operation is prohibited. Furthermore, it goes without saying that the present invention is not limited to the above-described embodiments, and that various other configurations can be made without departing from the gist of the present invention.

〔発明の効果〕〔Effect of the invention〕

本発明マトリクスキー装置によると、信号供給手段(7
) # (8a) −(8b)の操作により所定信号を
供給することでキー操作による動作の禁止が行なえ、信
号供給手段(7) p (8a) 、(8b)を設ける
だけの簡単な構成でキー操作に基づいた動作の禁止が行
なえ、誤動作の防止が行なえる利益がある。
According to the matrix key device of the present invention, the signal supply means (7
) # Operation by key operation can be inhibited by supplying a predetermined signal by operating (8a) - (8b), and a simple configuration that only requires signal supply means (7) p (8a) and (8b) is used. This has the advantage that operations can be prohibited based on key operations, and erroneous operations can be prevented.

【図面の簡単な説明】[Brief explanation of drawings]

第1図は本発明マトリクスキー装置の一実施例を示した
構成図、第2図は第1図例の説明に供する線図、第3図
及び第5図は夫々本発明の他の実施例を示した構成図、
第4図は第3図例の説明に供する線図、第6図は第5図
例の説明に供する線図、第7図及び第8図は従来のマト
リクスキー装置の一例を示した構成図、第9図は第7図
例の説明に供する線図である。 (1)はCPU、 (3a) 、 (3b) 、 (3
c)及び(3d) fl夫夫マ) IJクス信号入力端
子、(7)は操作禁止用接続スイッチ、(8a)及び(
8b) Hダイオードである。 B第2/l忠カホ戸ト2b  −m−「]−]一一−−
−−f=L−−−−−−−を−一一−F第3の入力ボー
ト3c 本、−f@月のマトリ2ス午−装置nイ亡の1!型!1
列を氷匝調(応dlさi”: 5図
FIG. 1 is a configuration diagram showing one embodiment of the matrix key device of the present invention, FIG. 2 is a diagram for explaining the example in FIG. 1, and FIGS. 3 and 5 are respectively other embodiments of the present invention. A configuration diagram showing
FIG. 4 is a diagram for explaining the example in FIG. 3, FIG. 6 is a diagram for explaining the example in FIG. 5, and FIGS. 7 and 8 are configuration diagrams showing an example of a conventional matrix key device. , FIG. 9 is a diagram for explaining the example in FIG. 7. (1) is the CPU, (3a), (3b), (3
c) and (3d) IJ signal input terminal, (7) is a connection switch for inhibiting operation, (8a) and (
8b) It is an H diode. B 2nd/l Chukahoto 2b -m- "]-]11--
--f=L--------11-F3rd input boat 3c book,-f@moon matrices 2s-device n-i-death 1! Type! 1
Figure 5

Claims (1)

【特許請求の範囲】 マトリクス状に配置した複数のキーと信号処理手段とを
有し、上記複数のキーのいずれか1箇所の操作により上
記信号処理手段の複数のマトリクス信号入力端子のいず
れか1箇所に所定信号を供給し、該所定信号の供給によ
りキー操作に基づいた動作を上記信号処理手段が行なう
と共に、上記複数のキーの2箇所以上の同時操作により
上記複数のマトリクス信号入力端子の2箇所以上に一致
して所定信号が供給されたとき又は上記複数のマトリク
ス信号入力端子の1箇所に複数の所定信号が供給された
ときに、上記信号処理手段がキー操作に基づいた動作を
行なわないようにしたマトリクスキー装置に於いて、 上記複数のマトリクス信号入力端子の2箇所以上に一致
して所定信号を供給又は上記複数のマトリクス信号入力
端子の1箇所に複数の所定信号を供給する信号供給手段
を設けたことを特徴とするマトリクスキー装置。
[Scope of Claims] It has a plurality of keys arranged in a matrix and a signal processing means, and when any one of the plurality of keys is operated, one of the plurality of matrix signal input terminals of the signal processing means is selected. A predetermined signal is supplied to the plurality of matrix signal input terminals, and the signal processing means performs an operation based on the key operation by supplying the predetermined signal. The signal processing means does not perform an operation based on a key operation when a predetermined signal is supplied to more than one location or when a plurality of predetermined signals are supplied to one location of the plurality of matrix signal input terminals. In the matrix key device, a signal is supplied that coincidentally supplies a predetermined signal to two or more of the plurality of matrix signal input terminals, or supplies a plurality of predetermined signals to one of the plurality of matrix signal input terminals. A matrix key device characterized in that a means is provided.
JP60235827A 1985-10-22 1985-10-22 Matrix key device Pending JPS6295624A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP60235827A JPS6295624A (en) 1985-10-22 1985-10-22 Matrix key device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP60235827A JPS6295624A (en) 1985-10-22 1985-10-22 Matrix key device

Publications (1)

Publication Number Publication Date
JPS6295624A true JPS6295624A (en) 1987-05-02

Family

ID=16991842

Family Applications (1)

Application Number Title Priority Date Filing Date
JP60235827A Pending JPS6295624A (en) 1985-10-22 1985-10-22 Matrix key device

Country Status (1)

Country Link
JP (1) JPS6295624A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63263914A (en) * 1987-04-22 1988-10-31 Nec Corp Keyboard circuit

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63263914A (en) * 1987-04-22 1988-10-31 Nec Corp Keyboard circuit

Similar Documents

Publication Publication Date Title
US20080088589A1 (en) Scanning circuit and method for keyboard
US3371320A (en) Multipurpose matrix
CN2669264Y (en) Keyboard scanning circuit
US20090140890A1 (en) Keyboard
US8253604B2 (en) Keyboard scanning circuit
JPS6295624A (en) Matrix key device
US4613969A (en) Method for controlling a multistage space switching network
JP2620193B2 (en) Microcomputer
JPH1074125A (en) Keypad handling circuit
US4610011A (en) Controller for a multistage space switching network
JPH0590755U (en) Key matrix circuit
US4470037A (en) Input device for electronic apparatus
JPH09160706A (en) Keyboard device
US7218247B2 (en) Brief numerical keypad and its output method
JPH024030A (en) Keyboard device
JPS60175135A (en) Key scanning circuit
JPS61114693A (en) Device for electromechanical space switching network
JPH074665Y2 (en) Key matrix reading circuit
CN105610418B (en) A kind of selection circuit and electronic equipment
JP2020160802A (en) Circuit board
JPH01220515A (en) Key matrix device
JPH0720760Y2 (en) Keyboard device
KR20040010910A (en) Key scan apparatus and method for mobile communication terminal
JP2523190Y2 (en) Key input switching circuit for telephone IC
JPS56110141A (en) Key input device