JPS6288791A - Controller for elevator - Google Patents
Controller for elevatorInfo
- Publication number
- JPS6288791A JPS6288791A JP60228794A JP22879485A JPS6288791A JP S6288791 A JPS6288791 A JP S6288791A JP 60228794 A JP60228794 A JP 60228794A JP 22879485 A JP22879485 A JP 22879485A JP S6288791 A JPS6288791 A JP S6288791A
- Authority
- JP
- Japan
- Prior art keywords
- abnormality detection
- program abnormality
- processor
- output
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Elevator Control (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。(57) [Summary] This bulletin contains application data before electronic filing, so abstract data is not recorded.
Description
【発明の詳細な説明】
〔発明の技術分野〕
本発明は、かご室のコンピュータと機械室の主コンピユ
ータとの間で多重伝送が行われるエレベータの制御装置
l二関する。DETAILED DESCRIPTION OF THE INVENTION [Technical Field of the Invention] The present invention relates to an elevator control system in which multiplex transmission is performed between a computer in a car room and a main computer in a machine room.
エレベータの機械室とかごとの間には、各々の情報を連
絡するために数百本の電線が設けられ、それらの電線は
かごの走行t;応じて移動する移動ケーブルとなってい
る。この電線が多くなれば、移動ケーブル全体の重量が
増し、巻上機にかかる負担が犬きく々す、電力消費量の
増加を招く。また、移動ケーブルはかごの進行にあわせ
て移動するのでケーブルの本線が多くなれば、ケーブル
どうしの絡まりを招き、危険である。そのため、従来、
これらの移動ケーブルの本数を減らすため(:、またエ
レベータ全体でのコンピュータシステムの処理能力を向
上させるために、かご室にもコンピュータを設置し、機
械室の主コンピユータと多重伝送1=より信号の授受を
行ってかご室全般の制御を行う。しかし、これらのコン
ピュータが故障スると、各々の情報連絡が正常に行なわ
れず、エレベータを正常ミニ運行することができなくな
る。Hundreds of electric wires are installed between the elevator machine room and the cars to communicate information, and these electric wires serve as moving cables that move according to the running of the car. If the number of electric wires increases, the weight of the entire moving cable increases, which increases the burden on the hoisting machine and increases power consumption. Furthermore, since the movable cable moves in accordance with the progress of the car, if the number of main lines of the cable increases, the cables may become entangled with each other, which is dangerous. Therefore, conventionally,
In order to reduce the number of these moving cables (:, and to improve the processing power of the computer system in the entire elevator, a computer is also installed in the car room, and the main computer in the machine room and multiplex transmission 1 = more signal The computer sends and receives information to control the entire car room.However, if these computers fail, information will not be communicated properly and the elevator will not be able to operate normally.
本発明の目的は、かご室に設けられたコンピュータが故
障を起こしてもエレベータの運行を可能とするエレベー
タの制御装置を提供することにある。SUMMARY OF THE INVENTION An object of the present invention is to provide an elevator control device that allows the elevator to operate even if a computer installed in a car malfunctions.
本発明はかご室に設けられたglの演算手段がプログラ
ム異常検知用信号をプログラム異常検知手段1二出力し
、プログラム異常検知手段がプログラム異常検知用信号
が定期的1二人力されなかった際1ニブログラムが異常
(:なったことを検知して、第1の演算手段に起動停止
指令を与えて停止させ、同時(二機械室(二設けられた
第2の演算手段菟ニブログラム異常検知信号を出力し、
第2の演算手段ではこのプログラム検知信号により、プ
ログラム異常検知手段を介して第1の演算手段に再起勅
令を出力し再起動を可能とするエレベータの制御装置お
よび第2の演算手段がプログラム異常検知信号を入力し
た隙(=終端階に模擬呼びを発生し各階停止運転指令を
出力して各階停止運転を可能としたエレベータの制御装
置を提供する。In the present invention, the gl calculation means provided in the car compartment outputs a program abnormality detection signal, and the program abnormality detection means outputs a program abnormality detection signal when the program abnormality detection signal is not input periodically. It detects that the Niprogram has become abnormal, gives a start/stop command to the first calculation means to stop it, and simultaneously outputs a NiPro program abnormality detection signal to the second calculation means installed in the two machine rooms. death,
In response to this program detection signal, the second calculation means outputs a restart order to the first calculation means via the program abnormality detection means, and the elevator control device and the second calculation means, which enable restart, detect the program abnormality. To provide an elevator control device that generates a simulated call at the terminal floor by inputting a detection signal, outputs a stop operation command for each floor, and enables stop operation for each floor.
本発明に基づく一実施例を図面を用いて説明する。 An embodiment based on the present invention will be described with reference to the drawings.
第1図はエレベータ制御装置のブロック図を示す。人は
エレベータのかごで、Bは機械室である。FIG. 1 shows a block diagram of an elevator control device. People are in the elevator car, and B is in the machine room.
1は、コンピュータのプロセッサである。プロセッサ1
はかご室においてかご呼登録及びドアの開閉の制御等を
行なう。プロセッサlはプログラム異常検知用信号とし
てDO及びC8を出力する。1 is a processor of a computer. processor 1
Performs car call registration and door opening/closing control in the car room. Processor l outputs DO and C8 as signals for detecting program abnormality.
DOはプロセッサ1のデータバスの信号であり、C8は
プロセッサ1の中でプログラムによりアドレス指定され
た時(=出力される信号である。プログラム異常検知回
路はアンド回路2、分局器3、フリップフロップ回路4
、発振回路6及び反転器10で構成される。信号DO及
びC8はアンド回路21−入力される。このアンド回路
2の出力は分局器3及びフリップフロップ回路4を介し
て、出力緩衝器5に入力される。フリップフロップ回路
4こ
の膚出力は、プロセッサーの起動停止指令HOLDとし
てプロセッサー+二人力される。分周器3(:は発振回
路6が接続される。DO is a signal on the data bus of processor 1, and C8 is a signal that is output when an address is specified by a program in processor 1.The program abnormality detection circuit includes an AND circuit 2, a divider 3, and a flip-flop. circuit 4
, an oscillation circuit 6 and an inverter 10. Signals DO and C8 are input to AND circuit 21. The output of the AND circuit 2 is input to an output buffer 5 via a branching unit 3 and a flip-flop circuit 4. The output of the flip-flop circuit 4 is sent to the processor +2 as a processor startup/stop command HOLD. Frequency divider 3 (: is connected to oscillation circuit 6.
7は機械式Bに設けられたエレベータ制御装置ノフロセ
ッサである。プロセッサ7は、エレベータの速度制御、
着床制御等を行なう。プロセッサ7は、リスタート信号
FL8Tを出力し、出力緩衝器8を介して、かご室の入
力緩衝器9に入力する。7 is an elevator control device noflow processor provided in the mechanical type B. The processor 7 controls the speed of the elevator;
Performs implantation control, etc. The processor 7 outputs a restart signal FL8T, which is input to the input buffer 9 of the car via the output buffer 8.
入力緩衝器9の出力は反転器10を介して分周器3のク
リア端子C及びフリップフロップ路4のリセット端子R
;二人力される。また、出力緩衝器5の出力は、機械室
Bの入力緩衝器11を介してプロセッサ7(=入力され
る。図中、(→(→は直流電源である。入力緩衝器9,
11及び出力緩衝器5.8はフォトカプラである。The output of the input buffer 9 is passed through the inverter 10 to the clear terminal C of the frequency divider 3 and the reset terminal R of the flip-flop circuit 4.
; Two people are strong. The output of the output buffer 5 is input to the processor 7 (= input) via the input buffer 11 in the machine room B. In the figure, (→(→ is a DC power supply. Input buffer 9,
11 and output buffer 5.8 are photocouplers.
上記構成1;基づ〈実施例の作用(二ついて説明する。Above configuration 1: Based on the operation of the embodiment (two explanations will be given).
かご室(=設けられたプロセッサ1及びプログラム異常
検知回路りの各部の波形を第2図(−示す。The waveforms of each part of the processor 1 and the program abnormality detection circuit provided in the car room are shown in FIG.
プロセッサ1は・特定のアドレスを出力し、このアドレ
スをデコードして得られる信号C8がI L eレベル
ヨIJ @ )l +eレベルになる。データバス(二
u1″′が送出されること(:よりプロセッサ1からの
出力M号DO7りi″L’レベルよIJ u HIIレ
ベルとなる。The processor 1 outputs a specific address, and the signal C8 obtained by decoding this address becomes the ILE level (IJ@)l+e level. Since the data bus (2u1''') is sent out (:), the output M number DO7 from the processor 1 becomes the i''L' level to the IJ u HII level.
信号C8及び信号DOの入力によりアンド回路2の出力
1aが″’L″レベルよりaHルベル(:変化すること
により、分周器3のカウント値はクリアされ、再びカウ
ントを開始し始める。分周器3は発振器6の出力2aを
カウントし、例えば10回アップエツジをカウントする
と第2図1=おける(B)のような出力3aを出力する
。通常は、分局器3が10回アップエツジをカウントす
る前(:、信号cs及びDoがプロセッサ1より出力さ
れて、分周器3のカウント値をクリアする。よって、正
常(ニプロセツサ1より信号CS及びDoが定期的C二
出力されていれば、分周器3の出力3aは”L″ルベル
出力し続ける。フリップフロップ4の出力4aはw H
wレベルを推持する。By inputting the signal C8 and the signal DO, the output 1a of the AND circuit 2 changes from the "L" level to aH level (:), and the count value of the frequency divider 3 is cleared and starts counting again. The divider 3 counts the output 2a of the oscillator 6, and if it counts up edges 10 times, it outputs an output 3a as shown in (B) in Figure 2.Normally, the divider 3 counts up edges 10 times. Before (:, the signals cs and Do are output from the processor 1 and clear the count value of the frequency divider 3. Therefore, if the signals CS and Do are regularly output from the processor 1, the division is normal. The output 3a of the frequency generator 3 continues to output "L" level.The output 4a of the flip-flop 4 is wH
Promote W level.
しかし、ノイズ等の原因4二よりプログラムの実行に異
常をきたした場合/(第2図の(均)プロセッサ1より
信号DO及びC8が正常I:比出力れない。この場合、
分局・器3のクリア信号であるアンド回路2の出力1a
が所定時間経過しても出力されない。分局器3のクリア
端子Cに所定時間以上クリア信号が入力されないと、分
周器3は10回目の信号2aのアップエツジをカウント
した際(;出力3 aを1Lルベルより@H”レベルに
変化させる。フリップフロップ4の出力4aは1H”レ
ベルより@L”レベルになる。プロセッサ1の起動停止
を制卸する。信号■■下が6H”レベルより@L“レベ
ル6二なること(二よってプロセッサ1は停止し、出力
緩衝器5を介してプログラム異常検知信号WDTが出力
される。However, if there is an abnormality in the execution of the program due to noise or other causes, the signals DO and C8 cannot be output normally from the (equal) processor 1 in Figure 2. In this case,
Output 1a of AND circuit 2 which is the clear signal of branch unit 3
is not output even after a predetermined period of time has elapsed. If the clear signal is not input to the clear terminal C of the divider 3 for a predetermined period of time or longer, the divider 3 will change the output 3 a from the 1L level to the @H'' level when counting the 10th up edge of the signal 2a. .The output 4a of the flip-flop 4 goes from the 1H" level to the @L" level. This controls the starting and stopping of the processor 1. 1 is stopped, and a program abnormality detection signal WDT is outputted via the output buffer 5.
次(=、機械室B(=設けたエレベータの制卸装置のプ
ロセッサ7が入力緩衝器11を介して1L″ルベルのW
DT信号を入力した際の処理を第3図電:示すリスター
ト処理フローチャート図及び第2図の0を用いて説明す
る。″lLルベルのWD’l’信号がフo セ’) +
7に入力されると、プロセッサ7内で実行されている
プログラムのメインフローよりコールされリスタート処
理が行なわれる。ステップ(1) t:おいてリスター
ト信号1’L8Tが出力中か否かを判断し、出力中でな
い場合はステップ(2) +:移る。Next (=, Machine room B (==The processor 7 of the elevator control device installed
The process when the DT signal is input will be explained using the restart process flowchart shown in Figure 3 and 0 in Figure 2. ``The WD'l' signal of the lL level is Fuse') +
7, it is called from the main flow of the program being executed in the processor 7 and restart processing is performed. Step (1) At t:, it is determined whether the restart signal 1'L8T is being outputted, and if it is not being outputted, the process moves to step (2) +:.
R8T8T出力カウント値が4以下の場合メンテナンス
データλをセットしメ(ステップ(3) )7 RsT
信号を出力するヂ(ステップ(4) )’、その後、R
f9T出カ回数カ回数値けカウントアツプしくステップ
(5))、メインフローへもどる。メンテナンスデータ
人をセットスルことは、機械室(;設けたプロセッサ7
I=よってかご室のプロセッサ1が再起動をかけられた
ことを記録することであり、保守時に確認できるもので
ある。If the R8T8T output count value is 4 or less, set the maintenance data λ (step (3)) 7 RsT
Output the signal (step (4))', then R
The number of f9T outputs is counted up (step (5)), and the process returns to the main flow. Maintenance data can be set up by a person in the machine room (; equipped with a processor 7
I = Therefore, it is to record that the processor 1 in the car room has been restarted, and can be confirmed at the time of maintenance.
ステップ(4)において、RAT信号が出力されると、
出力緩衝器8によりR8T信号は″″HHルベル” L
’レベルとなる。几BT信号の変化I:よりかご宮人
6=設けられた入力緩衝器9の出力6aは@Hルベルよ
り1L”レベルL:推移する。この信号は反転器10に
より反転され、分局器3及びフリップフロップ4をリセ
ットする。フリップフロップ4がリセットされると出力
4aが@L”レベルより”H”レベル推移するので、そ
の出力4aがプロセッサ1を再起動させる。又、wDT
信号も−Lルベルより@H”レベルC;復帰する。この
VDT信号が@H’レベルにもどることI:よってプロ
セッサ7はR8T信号を@L”レベルより@H”レベル
1二復帰させる。R8T出力が3回くり返したならば、
ステップ(2)を実行後、ステップ(6) (7)及び
(8)を実行する。In step (4), when the RAT signal is output,
The R8T signal is set to ``HH level'' by the output buffer 8.
'Level. Change in the BT signal I: The output 6a of the provided input buffer 9 changes to 1L" level L from the @H level. This signal is inverted by the inverter 10, and the output 6a of the provided input buffer 9 changes. The flip-flop 4 is reset. When the flip-flop 4 is reset, the output 4a changes from the @L" level to the "H" level, so the output 4a restarts the processor 1. Also, wDT
The signal also returns from the -L level to the @H" level. This VDT signal returns to the @H' level. Therefore, the processor 7 returns the R8T signal from the @L" level to the @H" level. R8T If the output repeats three times,
After performing step (2), steps (6), (7), and (8) are performed.
かご室のプロセッサ1の異常署−より故障状態となった
ことを示すメンテナンスデータBをセットし、次1;故
障表示指令を出力し、起動停止指令フラグセットを行う
。その後メインフローに復帰し、起動停止指令フラグI
:より以後のエレベータの起動を停止させる。Maintenance data B indicating a failure state is set from the abnormality indicator of the processor 1 in the car room, and then a failure display command is output and a start/stop command flag is set. After that, it returns to the main flow, and the start/stop command flag I
: Stops the elevator from starting further.
以上(二よりかご室に設けたコンピュータのプログラム
実行異常時屯;機械室I:設けたプロセッサ::より自
動的6:再起動を行うことができ、保守時(二異常の状
態をメンテナンスデータによって確認テきる。Above (2) When the program execution of the computer installed in the car room is abnormal, machine room I: installed processor: 6: restart can be performed automatically, I can confirm.
次6ニプロセツサ7の他の処理を示す。Next, other processing of the six processors 7 will be described.
かご家人よりプログラム異常検知信号VDTが機械室B
の入力緩衝器11を介して、プロセッサ76二人力した
場合、プロセッサ7I−おける処理を第4図及び第5図
を用いて説明する。第4図はVDT検出検出処理フロー
チャー全図し、第5図は乗場呼び各階停止処理フローチ
ャート図を示す。プログラム異常検知信号WDTが入力
すると、プロセッサ7のメインフローよりサブルーチン
のWDT処理フローがコールされ牽。ステップ(1)4
二おいて各階乗場及びかご家郷に故障表示指令を出力す
る。ステップ(2) +:おいて乗場呼び(−よる各階
停止運転指令を出力し、メインフロー1;復帰する。そ
の後、メイン70−より乗場呼びによる各階停止処理フ
ローがコールされる。ステップ(3)4二おいてVDT
信号が入力される以前の正常運転処理時において乗場呼
び(:応答したものが上昇運転用であるならば、ステッ
プ(4)を実行し、下降運転用であるならば、ステップ
(5)を実行する。ステップ(4)は最上階(二模擬呼
びを作成する。ステップ(5)では最下階に模擬呼びを
作成する。そこでステップ(6) Eおいて各階停止運
転指令を出力する。ある階床で上昇運転用乗場呼びボタ
ンが押されると、最上階(:模擬呼びが設定され、かつ
各階運転指令4=より各階停止をしながら最上階まで運
転する。乗客は各階停止運転中に行先階にて行先階(二
で降りば良く、下降についても同様である。かご室I:
設けたコンピュータシステムのプログラムの実行異常1
二より正常−一かご呼登録が行なわれない場合であって
も、乗客を目的階I:運ぶことができる。The program abnormality detection signal VDT was sent from the car manager to machine room B.
When the processor 76 is operated by two people via the input buffer 11, the processing in the processor 7I- will be explained with reference to FIGS. 4 and 5. FIG. 4 shows the entire flowchart of the VDT detection process, and FIG. 5 shows the flowchart of the hall call stopping process for each floor. When the program abnormality detection signal WDT is input, the subroutine WDT processing flow is called from the main flow of the processor 7. Step (1) 4
2, a failure display command is output to each floor landing and car home. Step (2) +: outputs a stop operation command for each floor based on a hall call (-), and returns to main flow 1; thereafter, the main 70- calls a stop processing flow for each floor based on a hall call. Step (3) 42 VDT
During normal operation processing before the signal is input, the hall call (: If the answered one is for upward operation, execute step (4); if it is for downward operation, execute step (5) Step (4) creates two simulated calls for the top floor. Step (5) creates a simulated call for the bottom floor. Then, in step (6) E, outputs a stop operation command for each floor. When the platform call button for ascending operation is pressed on the floor, the ride to the top floor (simulated call is set, and each floor operation command 4 = is used to stop at each floor). You can get off at the destination floor (2), and the same goes for descending. Car room I:
Program execution error 1 of the installed computer system
2. Normal - Passengers can be transported to destination floor I even if car call registration is not performed.
〔発明の効果〕
本発明は、かご室幅一般けられ九コンピュータにおける
プログラム異常を検知して、機械室6二設けたエレベー
タ制御装置のプロセッサが、かご室のプロセッサを再起
動させ、あるいは各階停止運転を行なわせることI:よ
って、エレベータの運転を第1図は本発明(−基づくエ
レベータの制御装置の回路図、第2図は第1図1=示す
回路図の各部波形図、第3図はりスタート処理のフロー
チャート図、第4図は第1図に示すエレベータの制御装
置のプロセッサで行なわれる各階停止運転指令出カフロ
ーチャート図、第5図は乗場呼各階停止処理フローチャ
ート図である。[Effects of the Invention] The present invention detects a program abnormality in the car width 9 computer and causes the processor of the elevator control device provided in the machine room 62 to restart the car processor or stop each floor. 1 is a circuit diagram of an elevator control device based on the present invention (-), FIG. 2 is a waveform diagram of each part of the circuit diagram shown in FIG. FIG. 4 is a flowchart for issuing a stop operation command for each floor executed by the processor of the elevator control device shown in FIG. 1, and FIG. 5 is a flowchart for processing for stopping each floor for hall calls.
Claims (2)
する第1の演算手段と、 この第1の演算手段の出力するプログラム異常検知用信
号が所定時間以上変化しなかつた際に第1の演算手段に
起動停止指令及びプログラム異常検知信号を出力するプ
ログラム異常検知手段と、前記プログラム異常検知手段
からのプログラム異常検知信号により前記第1の演算手
段に対し再起動指令を出力する第2の演算手段と を有するエレベータの制御装置。(1) A first calculation means provided in the car and outputting a program abnormality detection signal; and a first calculation means that outputs a program abnormality detection signal when the program abnormality detection signal outputted by the first calculation means does not change for a predetermined period of time or more. a program abnormality detection means for outputting a start stop command and a program abnormality detection signal to the means; and a second calculation means for outputting a restart command to the first calculation means in response to a program abnormality detection signal from the program abnormality detection means. An elevator control device comprising:
する第1の演算手段と、 この第1の演算手段の出力するプログラム異常検知用信
号が所定時間以上変化しなかつた際に第1の演算手段に
起動停止指令及びプログラム異常検知信号を出力するプ
ログラム異常検知手段と、機械室に設けられ前記プログ
ラム異常検知手段からのプログラム異常検知信号が入力
した際に終端階へ模擬呼びを発生し各階停止運転指令を
出力する第2の演算手段と を有するエレベータの制御装置。(2) a first calculation means provided in the car and outputting a signal for detecting a program abnormality; a program abnormality detection means for outputting a start/stop command and a program abnormality detection signal to the means; and a program abnormality detection means provided in the machine room, when a program abnormality detection signal from the program abnormality detection means is input, a simulated call is generated to the terminal floor and each floor is stopped. A control device for an elevator, comprising a second calculation means for outputting an operation command.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP60228794A JPS6288791A (en) | 1985-10-16 | 1985-10-16 | Controller for elevator |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP60228794A JPS6288791A (en) | 1985-10-16 | 1985-10-16 | Controller for elevator |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS6288791A true JPS6288791A (en) | 1987-04-23 |
Family
ID=16881955
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP60228794A Pending JPS6288791A (en) | 1985-10-16 | 1985-10-16 | Controller for elevator |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS6288791A (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2005255272A (en) * | 2004-03-09 | 2005-09-22 | Toshiba Elevator Co Ltd | Elevator control device |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5415246A (en) * | 1977-07-04 | 1979-02-05 | Hitachi Ltd | Device for controlling elevator cage |
JPS55106976A (en) * | 1979-02-02 | 1980-08-16 | Hitachi Ltd | Controller for elevator |
-
1985
- 1985-10-16 JP JP60228794A patent/JPS6288791A/en active Pending
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5415246A (en) * | 1977-07-04 | 1979-02-05 | Hitachi Ltd | Device for controlling elevator cage |
JPS55106976A (en) * | 1979-02-02 | 1980-08-16 | Hitachi Ltd | Controller for elevator |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2005255272A (en) * | 2004-03-09 | 2005-09-22 | Toshiba Elevator Co Ltd | Elevator control device |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
GB2041581A (en) | Elevator control system | |
JPS6124298B2 (en) | ||
JPH033876A (en) | Elevator controller | |
US5780788A (en) | Special emergency service control arrangement for elevator car | |
JPS5856716B2 (en) | elevator equipment | |
JPS6288791A (en) | Controller for elevator | |
JPS6238270B2 (en) | ||
JPS6250394B2 (en) | ||
JPS62126090A (en) | Terminal stair deceleration monitor device for elevator | |
JPS6113490Y2 (en) | ||
JPH0751430B2 (en) | Elevator control device | |
JPS60178175A (en) | Controller for speed of elevator | |
JPS5856712B2 (en) | Elevator control operation method | |
JPS6351954B2 (en) | ||
JPS62222989A (en) | Automatic rescue driving device for elevator | |
JPH03162380A (en) | Operating device for elevator in case of power failure | |
WO2019171424A1 (en) | Elevator safety control device | |
JPS62215483A (en) | Starting controller for elevator | |
CN116924169A (en) | Elevator car control method and device and readable storage medium | |
JPS59158777A (en) | Drive for elevator | |
JPH0248388A (en) | Elevator controller | |
JPS6229355B2 (en) | ||
JPH03102086A (en) | Control operation device for elevator during power failure | |
JPS6347278A (en) | Group controller for elevator | |
JPS633822B2 (en) |