JPS6287872A - 電力測定装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明は交流電力、特に無効電力（ＶＡＲ’Ｓ）を測定
する電子回路に係る。

交流電力を測定する電子回路はすでに公知であり、その
−例として、被測定回路の電流と電圧の積を表わす信号
を形成するのに乗算回路を利用するものがある。この積
の大きさを表わす出力信号を形成するには電圧／周波数
コンバータを利用すればよい。

電流と電圧の積を表わすこの信号を形成する方法として
すでに種々の方法が公知である。

本願の出願人に譲渡された１９８０年１月８日付Ｈｅ１
ｎｒｉｃｈ外の米国特許第４．１８２，９８３号はｄｉ
／ｄｔアナログ入力信号を、測定すべき交流電力電流成
分の振幅を表わすパルス幅変調信号に変換する交流電力
測定電子回路を開示している。パルス幅変調（ＰＷＭ）
信号は変調周波数信号及び電流成分に比例する電流アナ
ログ信号を導出する積分回路を含む第１変調回路によっ
て形成される。乗算回路が電圧アナログ人力信号を受信
してこれを第２変調回路の基準入力に供給する。第２変
調回路の変調制御回路がパルス幅変調信号を受信し、そ
の結果、乗算回路は平均電力測定値に等しい平均値を有
する可変振幅パルス幅変調信号を形成する。第２積分回
路を含むアナログ／周波数コンバータが乗算回路の出力
を受信して量子化された電力量を表わす出力パルスを形
成する。

Ｋｏｂａｙａｓｈｉの１９８４年７月３１日付米国特許
４．４６３，３１１号は電力線と接続する変圧器及び変
流器のいずれか一方と接続して必要な遅延時間を設定す
ると共に遅延回路を構成する遅延時間設定回路を含む電
子式電力メータを開示している。この電子メータの一実
施例はパルス幅変調信号に所定の時間遅延を設定するた
めにシフトレジスタを利用する。また、シフトレジスタ
を通過するデータの速度を制御するために定周波数クロ
ックを利用し、シフトレジスタの異なる段からパルス幅
変調信号を出力することによって種々の時間遅延を得る
。時間遅延を長くするにはシフトレジスタの比較的遅い
段からパルス幅変調信号を出力させ、逆に時間遅延を短
くするにはシフトレジスタの比較的速い段からパルス幅
変調信号を出力させる。シフトレジスタの出力段を適当
に選択することにより、パルス幅変調電流信号を信号の
９０°位相偏移に相当する時間出力だけ遅延させること
ができる。

本願の出願人に譲渡されたＭａｃｋｅｎｚｉｅ等の１９
８６年５月２７日付米国特許第４，５９１，８１０号は
方形波クロック信号及び被測定回路における電流の時間
微分（ｄｉ／ｄｔ）に比例する正弦波信号を入力される
積分回路を含む電子式キロワット時メータのためのパル
ス幅変調器を開示している。このパルス幅変調器は積分
回路出力と接続して被測定電流に比例するデユーティサ
イクルを有するパルス幅変調信号を発生するコンパレー
タとして作用する複数の直流インバータから成り、最終
インバータの出力と積分回路人力との間に接続されて積
分回路及びインバータから生ずる誤差を補償する低帯域
フィルタを含む負帰還パルスを提供する。

本発明の主要目的は特定の料金算定期間中の消費電力量
に関して個々の消費者に公正な料金請求書を発行できる
ように無効電力を測定するため電子式電力測定回路に組
み込むことのできる電力測定装置を提供することにある
。

この目的を達成するため、本発明は、回路を流れる交流
の時間微分に比例する信号を発生する電流入力手段と、
周波数がほぼ一定の第１クロックパルス列を発生する第
１クロック手段と、電流入力手段及び第１クロック手段
と接続し、交流の時間微分に比例する信号でクロックパ
ルス列を変調し、第１パルス幅変調信号を出力する積分
手段とを含む電力測定装置において、第１パルス幅変調
信号を所定時間量だけ遅延させ、第２パルス幅変調信号
を出力する遅延手段と、遅延手段と接続する出力を有し
、回路を流れる交流の周波数との所定の関係に従って変
化する可変周波数の第２クロックパルス列を発生する第
２クロック手段と、回路の電圧と比例する信号を発生す
る電圧入力手段と、遅延手段の出力及び電圧入力手段の
出力と接続し、第２パルス幅変調信号と回路の電圧と比
例する信号との積にに比例することを発生する電力測定
装置を提供する。

以下、添付図面を参照して本発明の実施例を詳細に説明
する。

交流電力測定値を表わす信号の形成に関して本発明に近
いと思われる公知例を明細書導入部に列記したが、本発
明の理解を容易にするため、さらにいくつかの公知例を
挙げる。

Ｍｅｔｃａｌｆの１９８０年１２月３０日付米国特許第
４．２４２，６３４号は電子式電力量計用の乗算回路を
開示している。この回路は一方の対のコレクタが他方の
対のコレクタと交差接続している２対のエミッタ接続ト
ランジスタ対を含むような可変相互コンダクタンス乗算
回路から成る。乗算回路への人力信号の１つの有効極性
を偏流修正のため随時反転させることができるようにす
るため、この入力信号を半導体スイッチング回路に供給
し、半導体スイッチング回路がこの人力信号を別設のエ
ミッタ接続トランジスタ対の各ベースに供給するように
構成する。この別設トランジスタ対のコレクタは可変相
互コンダクタンス乗算回路中の２対のエミッタ接続トタ
ンジスタの互いに接続しているエミッタと直列に接続し
ている。

Ｓｔｅｉｎｍｕｌｌｅｒの１９８１年３月３日付米国特
許第４，２５４，３７６号はＡＣ回路における電力測定
装置を開示している。この装置はパルス長／波高変調の
原理に従って動作する乗算回路を含む。負荷電流及び負
荷電圧に比例する変数が負荷電流及び負荷電圧からそれ
ぞれ直接取り出される。

Ｇａｍｏｈの１９８２年２月９日付米国特許第４．３１
５，２１２号は給電線の負荷電圧に比例する電圧信号を
パルス幅変調することによってパルス幅デユーティサイ
クル信号を得るパルス幅変調回路を含む電子式電力量計
を開示している。乗算回路は給電線の消費電流に比例す
る電圧信号と、負荷電圧に比例する電圧信号を表わすパ
ルス幅デユーティサイクル信号との積から絶対値の等し
い正及び負のＤＣＴＬ圧が得られるように、パルス幅デ
ユーティサイクル信号によって選択的に操作される複数
のアナログ・スイッチを含む。さらに、正負のＤＣ電圧
を周波数信号に変換するデュアルスロープ形周波数変換
回路をも含む。

Ｐｅｔｒの１９７８年１１月７日付米国特許第４．１２
４，８２１号は課金量補正方式による電流または電圧測
定値に比例する周波数の出力の出力信号を形成するアナ
ログ７周・波数コンパ−タを開示している。このような
アナログ／周波数コンバータは被測定回路における電圧
と電流の積を表す電圧信号のようなアナログ量を周波数
が入力信号に比例するパルス列に変換する電子メータ用
として好適である。

本願出願人に譲渡された）Ｉｅｉｎｒｉｃｈ等の１９８
４年３月１９日付米国特許出願第５９１，１３１号（Ｗ
、Ｅ、ケース番号４９，３０９号）は１対の相互インダ
クタンス変流器、パルス幅変調回路、アナログスイッチ
及び電圧／周波数コンバータを含むソリッドステート電
力メータ用電子回路を開示している。パルス幅変調回路
は電力周波数において一定の直流利得及び可変利得を提
供する帰還回路を備えた第１演算増幅器を有する積分回
路を含む。パルス幅変調回路はまた、コンパレータとし
て構成されかつコンパレータの基準レベルが第１演算増
幅器の平均直流出力に比例するように第１演算増幅器と
接続する第２演算増幅器を含む。さらに、積分回路の入
力と接続し、抵抗値が等しく、共通のアレイとして形成
された加算抵抗器をも含む。

ここに開示する電力測定装置は被測定回路中の交流時間
微分（ｄｉ／ｄｔ）に比例する信号を発生する電流入力
手段を含む。この電流入力手段は空心変成器で構成する
ことができる。

Ｍｉｌｌｅｒの１９８３年１月１１日付特許第４，３５
８，４２４　　′号は交流時間微分に比例する信号を発
生させるのに好適なトランスジューサを開示している。

積分用パルス幅変調器（ＰＷＭ）は周期クロックパルス
列を発生するクロックとこの時間微分信号を併用するこ
とによって、デユーティサイクルが被測定回路中の電流
大きさを表わすパルス幅変調波形の出力信号を形成する
。

このパルス幅変調信号に、被測定回路の電圧の大きさを
表す電圧信号を乗算すればよく、電圧／周波数コンバー
タを利用することで積信号の大きさを表わす信号パルス
を形成することができる。

被測定回路の電流大きさを表わすパルス幅変調信号を所
定時間遅延させる手段を設ける。本発明の好ましい実施
例では、この遅延手段を、パルス幅変調電流信号をデジ
タル的にシフトするシフトレジスタで構成する。本発明
はシフトレジスタ中のデータのシフト速度を制御するク
ロックを前記遅延手段と併用する。このクロックは周波
数が電力線周波数に応じて決定されるパルス列を発生さ
せる。

このクロックの周波数とシフトレジスタの段数を互いに
相関させかつ適当に設定することにより、パルス幅変調
信号を、被測定回路中の電流を表すパルス幅変調信号に
対して所定量、本発明の好ましい実施例では９０°遅延
を表す量だけシフトする。

出力が被測定回路の電圧に比例する信号となる電圧入力
手段をも設ける。この電圧入力手段としては、被測定電
圧を電子測定回路の他の成分に適した大きさにまで低下
させるのに好適な巻数比の変圧器を利用することができ
る。電圧入力手段からの信号に、シフトさせたパルス幅
変調器信号を乗算することによって無効電力（ＶＡＲ’
　Ｓ）の大きさを表す信号を形成する。このＶＡＲ信号
を人力された電圧／周波数コンバータはその入力信号を
表わすパルス列を形成する。本発明の好ましい実施例で
は、この周波数信号を、パルスを累算するカウンタに入
力してＶＡＲＨ’ｓを表すカウントを得る。

第１図は本発明を略伝するダイヤグラムである。被測定
回路１２に空心変成器のような電流入力手段１０を接続
して、被測定回路１２中の交流電流ＡＣ電流の時間微分
（ｄｉ／ｄｔ）に比例する信号を発生させる。この信号
を入力された積分用パルス幅変調器（ＰＷＭ）　１４は
この信号を利用してクロック１６から受信したクロック
信号を変調する。

本発明は第１図図示回路のうち、特に無効電力（ＶＡＲ
’Ｓ）の測定を行う部分に係るが、第１図はワット測定
回路をも図示している。バルス幅変調信号はライン１８
によってシフトレジスタ２０に送られる。このシフトレ
ジスタ２０は周波数を被測定回路１２の周波数の整合さ
せたパルス列を発生するクロック２２と連携する。本発
明の好ましい実施例では、パルス幅変調信号のシフトレ
ジスタ２０通過を９０°に相当する時間だけ遅延させる
ように、シフトレジスタ２０の段数をクロック２２から
の周波数信号と関連させる。従って、シフトレジスタ２
０からアナログ乗算回路２４へ出力されるパルス幅変調
信号のデジタル表示は変調器１４からのパルス幅変調信
号に対して回路１２の被測定電流周期の１／４に相当す
る量（即ち、π／２ラジアン）だけ遅延する。

この９０°遅延を達成するため、本発明の好ましい実施
例は２２．５段のシフトレジスタ２０と、回路１２が正
確に５０）１ｚの周波数を呈する場合、周波数が５，２
［！０１（Ｚのパルス列を発生するクロック２２を利用
する。この関係は式１％式％ 式１において、クロック２２によって与えられる周波数
ｆｃｌｏ。ｋはシフトレジスタ２０の段数−１７２に被
測定回路１２の回路周波数ｆｃｌｒｃｕｌｔの４倍を乗
算した値に等しい。式１中の数「４」はパルス幅変調信
号の全周期の１７４に等しい遅延を意味し、これはパル
ス幅変調器から出力されるパルス幅変調信号の９０°シ
フトまたは遅延に相当する。尚、本発明の範囲内でシフ
トレジスタ２０の段数Ｎを適宜選択することができる。

具体的な段数Ｎは所与の回路周波数ｆｅｌｒｃｕｌｔに
対応する必要周波数ｆｃｌ。。ｋによって決定される。

遅延したパルス幅変調信号はアナログ乗算回路２４に送
られ、電圧入力手段２６、例えば変圧器から受信された
電圧信号を乗算される。変圧器２６の巻数比その他の物
理的特性は被測定回路１２、及び第１図図示の回路を実
施するのに選択される具体的な回路素子に応じて決定さ
れる。例えば、電圧入力手段２６として使用される変圧
器の巻数比□は被測定回路１２の電圧をアナログ乗算回
路２４と併用するのに適した大きさまで低下させるよう
に選択する。

アナログ乗算回路２４の出力は被測定回路１２の電圧と
、シフトレジスタ２０からの位相偏穆電流との積を表す
電圧信号である。この積信号を入力された電圧／周波数
コンノ（−タ２８は周波数がアナログ乗算回路２４から
の受信される積信号を表すパルス列を形成する。この周
波数信号は回路１２の無効電力をモニタするためにパル
スを累算するＫＶＡＲＨカウンタ３０へ出力される。

積分回路をリセットする固定電荷を提供するため電圧／
周波数コンバータ２８にリセ・ント・パルス３２が供給
される。乗算回路からの人力信号を利用して積分コンデ
ンサを放電する。放電がレベル感知器によって感知され
ると、次のリセット・パルスが供給される。

本発明の必要な素子ではないが、第１図はワット測定を
目的とする変調器１４からのパルス幅変調信号の利用も
示している。パルス幅変調信号のこの利用は無効電力（
ＶＡＲ’Ｓ）の測定を目的とする上述のパルス幅変調信
号の利用と同様であるが、遅延信号を利用しない。変調
器１４からのパルス幅変調信号を入力されたアナログ乗
算回路３４はこのパルス幅変調信号に電圧入力手段２６
からの受信した電圧信号を乗算する。この乗算方法は乗
算回路２４との関連で上述した方法と同様であり、被測
定電流と被測定電圧との積を表す信号が得られる。この
積信号が電圧／周波数コンバータ３６に入力され、コン
バータ３６はそれぞれが所定の電力消費量を表す複数パ
ルスから成る出力信号を形成する。

本発明をさらに詳細に説明するため、第１図図示の回路
の所定部分における波形を第２図及び第３図に示した。

第１図、第２図及び第３図に沿って本発明を以下に説明
する。上述のように、電流入力手段１０は被測定回路１
２を流れる電流の時間微分（ｄｉ／ｄｔ）に比例する信
号を出力する。この時間微分信号が積分用パルス幅変調
器１４内で積分され、第２図に曲線Ａで示すような正弦
波に近い波形となる。この波形Ａは被測定回路１２の電
流波形を表す。波形Ａはパルス幅変調器１４がライン１
１を介して受信する時間微分信号の積分を表すから、時
間微分信号（ｄｉ／ｄｔ）に対して位相偏穆関係にある
。

第１図のクロック１６はあらかじめ選択された一定周波
数の、第２図に波形Ｂで示すパルス列を形成する。本発
明の好ましい実施例では、公称６０Ｈｚである電流信号
Ａと非同期の信号が得られるようにこの周波数を６８３
Ｈｚに設定する。クロック・パルスＢが積分されて第２
図に示す三角信号Ｃを形成する。波形Ａを利用して波形
Ｃを変調することにより、パルス幅変調信号を形成し、
この信号はパルス幅変調器１４からライン１８を介して
出力される。第２図の波形りはこの２つの信号Ａ及びＣ
の組合わせであり、波形Ｅはパルス幅変調器１４から出
力される変調信号である。当業者には明かなように、変
調信号Ｅ中の高及び低信号は電流波形Ａの大きさと関連
する。

例えば、第２図で波形Ｅで示すように、高信号の幅　［
ａ］は分数ａ／　（ａ＋ｂ）が波形の該当部分における
電流の大きさに比例する値を表すように低信号の幅［ｂ
ｌ　と関連する。パルス幅変調信号Ｅはシフトレジスタ
２ｏに人力される。パルス幅変調信号はシフトレジスタ
２゜を通過する過程で電流波形Ａの１７４サイクルまた
はπ／２ラジアンに相当する量だけ遅延させられる。そ
の結果、遅延波形Ｆが形成されてアナログ乗算回路２４
に送られる。第２図に矢印５０で示すように、波形Ｆは
波形Ｅと同じであるが、９０′だけ、即ち、波形Ａの１
７４周期だけシフトされる。

波形Ｅ及びＦの利用をさらに判り易く説明するため、他
の関連波形と共に第３図に示した。被測定回路１２によ
って使用される電力量を測定するため、波形已に電圧入
力手段２６から受信した電圧信号Ｇを乗算する。この乗
算により、電圧（波形Ｇ）と電流のパルス幅変調信号（
波形Ｅ）との積を表す積信号Ｈが形成される。信号Ｈは
電圧／周波数コンバータ３６に入力され、その結果形成
されたパルス列がライン３７を介してキロワット時カウ
ンタ３８に入力される。

以　　下　　余　　白 シフトしたパルス幅変調信号（波形Ｆ）も第３図に示し
た。本発明はこの信号にアナログ乗算回路２４によって
電圧波形Ｇを乗算する。その結果、電圧（波形Ｇ）と遅
延パルス幅変調電流信号（波形Ｆ）との積を表す積信号
（波形Ｉ）得られる。この積信号が電圧／周波数コンバ
ータ２８に送られ、その結果、形成されるパルス列がＫ
ＶＡＲＨカウンタ３０に出力され、カウンタ３０は被測
定回路１２の無効電力量（ＶＡＲＨ’Ｓ）を表すパルス
・カウントを累算する。

第１図に関連して述べたように、変調器１４から受信さ
れるパルス幅変調信号を正確に９０°遅延させるため、
クロック２２をシフトレジスタ２０と併用する。パルス
幅変調信号を被測定回路１２を流れる電流の１７４サイ
クルに相当する量だけ正確に遅延させるためにクロック
２２とシフトレジスタ２０が併用されるから、被測定回
路１２内の電力周波数に生ずる変化を補償するためクロ
ック２２を被測定回路１２と機能的に連携させねばなら
ない。常態では、この電力周波数は６０Ｈｚであるが、
この公称周波数がややずれることもあり得る。公称電力
線周波数は５８Ｈｚと６２Ｈｚの間で変化すると考えら
れる。式１によれば、もし２２．５段のシフトレジスタ
を利用すると、クロック周波数は５　、１０４ｆｌｚと
５　、４５５Ｈｚの間で変化することになる。本発明の
好まいし実施例のように２２．５段のシフトレジスタを
使用すれば、このシフトレジスタ周波数は電力線周波数
ともパルス幅変調電流信号周波数とも非同期のままであ
る。第４図はクロック２２の構成に利用される回路素子
を示す。

電力線周波数に応じて変化する可変周波数を提供するこ
とのできるクロック２２を使用することにより、パルス
幅変調電流信号を表すデジタル信号は電力線周波数に応
じて異なる速度でシフトレジスタ２０中をシフトする。

本発明は所定段数のシフトレジスタを使用する。シフト
レジスタ２０との間のパルス幅変調電流信号人出力に使
用される段は一定である。米国特許第４，３６３，１１
１号に開示されているような別の方式では、必要な時間
遅延を発生させる手段として種々の段が選択されるシフ
トレジスタに関連して一定クロック周波数を用いる。こ
のような方式では、シフトレジスタの種々の段を出力段
として選択することにより、種々の時間遅延を設定する
。種々の出力端を選択することにより、シフトレジスタ
によって与えられる有効時間遅延は段階的に変化し、増
分時間遅延の大きさはシフトレジスタの段数及びシフト
レジスタを駆動するクロックパルスの周波数によって決
定される。本発明のメータの利点は一定段数のシフトレ
ジスタを、広い周波数範囲内で連続的に変化させること
のできる可変クロック・パルス周波数と共に用いること
にある。これにより、電力線周波数に応じてシフトレジ
スタの有効時間遅延を高い分解能で正確に設定すること
ができる。

クロック２２はカッド２人力（ｑｕａｄ２−ｉｎｐｕｔ
）　Ｎ　Ａ　Ｎ　Ｄシュミット・トリガー６０を含む。

このシュミット・トリガーはシングル・モノリシック構
造のＭＯＳ　　Ｐ−チャンネル及びＮ−チャンネル・エ
ンハンスメント・モード装置で構成されている。この種
の装置は主として低ワット損及び高い雑音排除性が必要
な場合に使用される。このような回路素子はＭｏｔｏｒ
ｏｌａ　ＣｏｒｐｏｒａｔｉｏｎからＭＣ１４０９３Ｂ
の商品名で市販されている。シュミット・トリガーの目
的は電圧基準を発生させるＶＣＯｎｔｒａｌにおける信
号の形状を改善することにある。

給電線から１２０Ｈｚ放物線波形が誘導される。

この波形をＲＣ回路でフィルタすることによって直流成
分、及び電力線に現れるノイズ・スパイクのような高調
波を除去する。フィルタされたこの波形を供給されたシ
ュミット・トリガーは１２０Ｈｚ方形波出力を形成する
。ソース・フォロア６８、自己バイアス回路７０及び抑
止入力は本発明と直接関連しないが、シフトレジスタ６
２の構成素子を完全に図示するため第４図に示した。ク
ロック２２は第４図に略伝するシフトレジスタ６２を含
む。

シフトレジスタ６２は（第４図にその１つを示す）２つ
の位相コンパレータ、電圧制御オツシレータ（ＶＣＯ）
　６６、ソース・フォロア６８及び（第４図には図示し
ない）ツェナー・ダイオードを含む。自己バイアス回路
７０は増幅器の線形域における小さい電圧信号を調整す
る。立上がり感知ロジックを含む位相コンパレータ６４
がデジタル・エラー信号ＰＣ２ｏｕｔを形成する。線形
ＶＣ０６６は出力信号ＶＣＯ０，を形成し、その周波数
は入力ＶＣＯ、。及びビン接続コンデンサＣＩＡ、Ｃｌ
Ｂ１抵抗Ｒ１、Ｒ２の電圧によって決定される。抑止入
力ＩＮＨはもし高ければｖＣＯ及びソース・フォロアを
ディスエーブルすることによって予備電力消費を最小限
にする。シフトレジスタ６２はＭｏｔｏｒｏｌａ　Ｃｏ
ｒｐｏｒａｔｉｏｎからＭＣ１４０４６Ｂの商品名で市
販されている。

本発明ではｖＣＯｏｕｔ信号をシフトレジスタ・クロッ
ク・パルスとして利用すると共に、１２ビツト２進カウ
ンタ８０への入力信号としても利用する。第４図に示す
ように、ＰＣ２゜ｕｔは抵抗Ｒ５Ｉ、ＲＳ２及びコンデ
ンサＣ１、Ｃ２から成る適当なフィルタ回路を介してＶ
ＣＯ、わと接続する。第４図に略伝した２進カウンタ８
０はＭＧ５　Ｐ−チャンネル及びＮ−チャンネル・エン
ハンスメント・モード装置ヲシングル・モノリシック構
造に構成したものである。この装置は入力波形整形回路
及び１２段リプル・キャリー２進カウンタで構成され、
クロックパルスの立下がりエツジでカウントを進め、遅
延回路、カウンタ制御回路及び周波数駆動回路に組み込
むことはできる。１２ビツト２進カウンタはＭｏｔｏｒ
ｏｌａ　ＣｏｒｐｏｒａｔｉｏｎからＭＣＩ４０４０Ｂ
の商品名で市販されている。１２ビツト２進カウンタ８
０からの３つの出力が入力として４−人力ＡＮＤゲート
８２と接続している。これらの出力を第４図にＱ３、Ｑ
４及びＱ６として示した。ＡＮＤゲート８２の出力はラ
イン８４を介して１２ビツト２進カウンタのリセット人
力と接続し、２進カウンタ８０のクロック人力はライン
８０を介してシフトレジスタ６２のＶＣＯＯＵＴと接続
する。ＡＮＤゲート８２はＭｏｔｏｒｏｌａＣｏｒｐｏ
ｒａｔｉｏｎからＭＣ１４０８２Ｂの商品名で市販され
ており、シングル・モノリシック構造のＰ−チャンネル
及びＮ−チャネンル・エンハンスメント・モード装置で
構成されている。これは相補形ＭＯ５技術を応用したも
のであり、主に低ワット損及び高い雑音排除性を必要と
する部分に利用される。第４図に示すクロック２２はシ
フトレジスタ２０の段数と協働して変調器１４から受信
されるパルス幅変調信号に常に９０°遅延を与えるよう
に回路１２の周波数と関連する可変周波数を有する信頼
性の高い信号を形成するために利用される。

現実の、または真の電力Ｐｒは式 ％式％（２） により決まると共にワット単位で測定され、想像上の、
または無効電力Ｐ、は式 ％式％（３） により決まると共に無効電力（ＶＡＲ’Ｓ）として測定
される。ただし、■は被測定回路１２における電圧、■
は被測定回路における電流、項ＣＯＳφは単位がなく力
率として既知である。従って、本発明はパルス幅変調電
流信号を９０°だけシフトさせ、これに被測定回路の電
圧を乗算することによって無効電力を測定する手段を提
供する。

表１は本発明のプロトタイプの製造に使用した回路素子
のタイプである。

表　　１ ２４　　　　ＭＣ１４０１６Ｂ ３４　　　　Ｍｅ　１４０１６Ｂ ６０　　　　ＭＧ　１４０９３Ｂ ６２　　　　ＭＧ　１４０４６Ｂ ８　０　　　　　　　　　　　　　　　ＭＧ　　１４０
４０Ｂ本発明のプロトタイプ回路は上記の素子を使用し
て製造したが、本発明回路を単数または複数のセミカス
タムまたはカムタムの集積回路チップを使用して製造し
ても第１図に関連して述べたのと同じ機能を得ることが
できる。同様に、セミカスタムまたはカスタムの集積回
路チップを利用して第４図に示すクロック２２を得るこ
とができる。従って、表１に示す特定回路素子は本発明
の範囲を限定するものではなく、市販の各素子を利用し
て製造できるメータ回路の一例を提示しているに過ぎな
い。

本発明は被測定回路の無効電力の測定に利用できる電子
回路を提供する。また、本発明は現実の、または真の電
力を測定する電子回路と容易に連携させることができる
。第１図に示すように単一のパルス幅変調器を使用する
ことにより、パルス幅変調電流信号に電圧信号を乗算し
てワットを求め、シフト波形として、電圧信号を乗算し
てＶＡＲ’ｓを求めることができる。以上、本発明を単
相メータに関して詳述したが、複数のパルス幅変調器、
シフトレジスタ、アナログ乗算器を利用すれば、本発明
の範囲内で多相メータをも同様に構成することができる
。

【図面の簡単な説明】

第１図は本発明を略伝するブロックダイヤグラム。 第２図は第１図のダイヤグラム中の各点に現れる種々の
波形例を示す波形図。 第３図は第１図の回路における各点に現れるその他の波
形例を示す波形図。 第４図は本発明のシフトレジスタと併用されるクロック
を略伝するダイヤグラムである。 １０・・・・電力入力手段 １２・・・・被測定回路 １４・・・・パルス幅変調器 ２０・・・・シフトレジスタ ２２・・・・クロック発生器 ２４・・・・アナログ乗算回路 ２８・・・・電圧／周波数コンバータ ３０・・・・ＫＶＡＲ）Ｉカウンタ し稙切創１１床

Claims (1)

1. 【特許請求の範囲】 １、回路を流れる交流の時間微分に比例する信号を発生
   する電流入力手段と、周波数がほぼ一定の第１クロック
   パルス列を発生する第１クロック手段と、電流入力手段
   及び第１クロック手段と接続し、交流の時間微分に比例
   する信号でクロックパルス列を変調し、第１パルス幅変
   調信号を出力する積分手段とを含む電力測定装置におい
   て、第１パルス幅変調信号を所定時間量だけ遅延させ、
   第２パルス幅変調信号を出力する遅延手段と、遅延手段
   と接続する出力を有し、回路を流れる交流の周波数との
   所定の関係に従って変化する可変周波数の第２クロック
   パルス列を発生する第２クロック手段と、回路の電圧と
   比例する信号を発生する電圧入力手段と、遅延手段の出
   力及び電圧入力手段の出力と接続し、第２パルス幅変調
   信号と回路の電圧と比例する信号との積に比例する信号
   を発生する第１乗算手段と、第１乗算手段の出力が回路
   の無効電力量（ＫＶＡＲＨ）に比例することを特徴とす
   る電力測定装置。 ２、遅延手段がシフトレジスタから成ることを特徴とす
   る特許請求の範囲第１項に記載の装置。 ３、第２クロック信号手段が位相ロック・ループから成
   ることを特徴とする特許請求の範囲第１項または第２項
   に記載の装置。 ４、第１乗算手段と接続し、それぞれが所定量のボルト
   アンペア・リアクタンスを表わす第１複数パルスから成
   る出力信号を発生する第１電圧／周波数コンバータをも
   含むことを特徴とする特許請求の範囲第１項または第２
   項に記載の装置。 ５、第１電圧／周波数コンバータと接続し、第１電圧／
   周波数コンバータからの第１複数パルスのカウントを累
   算する第１カウンタをも含むことを特徴とする特許請求
   の範囲第４項に記載の装置。 ６、積分手段の出力及び電圧入力手段の出力と接続し、
   第１パルス幅変調信号と回路の電圧に比例する信号との
   積に比例する信号を発生する第２乗算手段をも含み、第
   ２乗算手段の出力が回路のワット時（ＫＷＨ）に比例す
   ることを特徴とする特許請求の範囲第１項、第２項また
   は第３項に記載の装置。 ７、第２乗算手段と接続し、それぞれが所定ワット量を
   表わす第２複数パルスから成る出力信号を発生する第２
   電圧／周波数コンバータを含むことを特徴とする特許請
   求の範囲第６項に記載の装置。 ８、第２電圧／周波数コンバータと接続し、第２電圧／
   周波数コンバータからの第２複数パルスのカウントを累
   算する第２カウンタを含むことを特徴とする特許請求の
   範囲第７項に記載の装置。