JPS628604Y2 - - Google Patents
Info
- Publication number
- JPS628604Y2 JPS628604Y2 JP1981161355U JP16135581U JPS628604Y2 JP S628604 Y2 JPS628604 Y2 JP S628604Y2 JP 1981161355 U JP1981161355 U JP 1981161355U JP 16135581 U JP16135581 U JP 16135581U JP S628604 Y2 JPS628604 Y2 JP S628604Y2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- switch
- resistor
- oscillator
- frequency amplifier
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 230000005236 sound signal Effects 0.000 claims description 13
- 238000001514 detection method Methods 0.000 claims description 11
- 230000010355 oscillation Effects 0.000 claims description 3
- 239000003990 capacitor Substances 0.000 description 8
- 230000007423 decrease Effects 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
Landscapes
- Transceivers (AREA)
- Noise Elimination (AREA)
Description
【考案の詳細な説明】
本考案はトランシーバ等の受信装置に関し、い
わゆるスタンバイ時にスピーカから発生する残音
のレベルを低下させるようにしたものである。[Detailed Description of the Invention] The present invention relates to a receiving device such as a transceiver, and is designed to reduce the level of residual sound generated from a speaker during so-called standby.
トランシーバ等の受信装置は、従来第1図のよ
うに構成されていた。図において、アンテナ1か
らの信号が高周波アンプ2を通じて周波数ミキサ
ー3に供給され、また局部発振器4からの局部発
振信号がミキサー3に供給されて所望の中間周波
信号が取り出される。この中間周波信号が中間周
波アンプ5を通じて検波回路6に供給され、音声
信号が取り出される。 A receiving device such as a transceiver has conventionally been configured as shown in FIG. In the figure, a signal from an antenna 1 is supplied to a frequency mixer 3 through a high frequency amplifier 2, and a locally oscillated signal from a local oscillator 4 is supplied to the mixer 3 to extract a desired intermediate frequency signal. This intermediate frequency signal is supplied to a detection circuit 6 through an intermediate frequency amplifier 5, and an audio signal is extracted.
さらにノイズリミツター用の直流バイアスが抵
抗器14、抵抗器12、ダイオード15、抵抗器
16を通じて接地される。 Further, a DC bias for a noise limiter is grounded through a resistor 14, a resistor 12, a diode 15, and a resistor 16.
また抵抗器14と抵抗器12との接続中点がコ
ンデンサー13により接地される。 Further, the connection midpoint between the resistor 14 and the resistor 12 is grounded by the capacitor 13.
そしてダイオード15からの信号がコンデンサ
17を通じて切替スイツチ18の固定接点18b
に供給される。このスイツチ18の可動接点18
dが可変抵抗器19、抵抗器20を通じて接地さ
れ、可変抵抗器19の摺動子からの信号が低周波
アンプ21を通じてスピーカ22に供給される。
また可変抵抗器19と抵抗器20の接続中点が切
替スイツチ23の固定接点23bに接続され、こ
のスイツチ23の可動接点23dが接地される。 Then, the signal from the diode 15 passes through the capacitor 17 to the fixed contact 18b of the changeover switch 18.
is supplied to Movable contact 18 of this switch 18
d is grounded through a variable resistor 19 and a resistor 20, and a signal from a slider of the variable resistor 19 is supplied to a speaker 22 through a low frequency amplifier 21.
Further, a midpoint between the variable resistor 19 and the resistor 20 is connected to a fixed contact 23b of a changeover switch 23, and a movable contact 23d of this switch 23 is grounded.
また中間周波アンプ5からの受信信号のレベル
に応じた電位の信号が、抵抗器24、可変抵抗器
25、抵抗器26を通じて接地され、可変抵抗器
25の摺動子からの信号がコンデンサ27を通じ
て接地されると共に、トランジスタ28のベース
に供給される。このトランジスタ28のエミツタ
が接地され、コレクタが抵抗器29を通じて電源
端子30に接地されると共に、コレクタがコンデ
ンサ31を通じて接地される。さらにトランジス
タ28のコレクタからの信号がダイオード32を
通じてダイオード15とコンデンサ17との接続
中点に供給されると共に、表示信号発振器33の
制御端子に供給される。この発振器33の電源端
子が切替スイツチ34の可動接点34dに接続さ
れ、スイツチ34の固定接点34cが電源端子3
0に接続される。そして発振器33からの信号が
抵抗器35を通じてスイツチ18の固定接点18
cに供給される。 Further, a signal with a potential corresponding to the level of the received signal from the intermediate frequency amplifier 5 is grounded through a resistor 24, a variable resistor 25, and a resistor 26, and a signal from a slider of the variable resistor 25 is connected through a capacitor 27. It is grounded and also supplied to the base of transistor 28. The emitter of this transistor 28 is grounded, the collector is grounded through a resistor 29 to a power supply terminal 30, and the collector is grounded through a capacitor 31. Furthermore, a signal from the collector of the transistor 28 is supplied through the diode 32 to the midpoint between the diode 15 and the capacitor 17, and is also supplied to the control terminal of the display signal oscillator 33. The power terminal of this oscillator 33 is connected to the movable contact 34d of the changeover switch 34, and the fixed contact 34c of the switch 34 is connected to the power terminal 34.
Connected to 0. The signal from the oscillator 33 passes through the resistor 35 to the fixed contact 18 of the switch 18.
c.
この回路において、オフ(不動作)ではスイツ
チ18,23,34が固定接点18a,23a,
34aに接続される。従つて検波回路6からの音
声信号はスイツチ18で遮断され、発振器33の
電源がスイツチ34で遮断されると共に表示信号
がスイツチ18で遮断されてスピーカ22から音
は発せられない。 In this circuit, when the switches 18, 23, and 34 are off (non-operating), the fixed contacts 18a, 23a,
34a. Therefore, the audio signal from the detection circuit 6 is cut off by the switch 18, the power to the oscillator 33 is cut off by the switch 34, and the display signal is cut off by the switch 18, so that no sound is emitted from the speaker 22.
またオン(受信)ではスイツチ18,23,3
4が固定接点18b,23b34bに接続され
る。従つて検波回路6からの音声信号がスイツチ
18、可変抵抗器19を通じて低周波アンプ2
1、スピーカ22に給給される。このとき抵抗器
20はスイツチ23を通じてシヨートされるの
で、音声信号は可変抵抗器19で最小から最大ま
で制される。さらに中間周波アンプ5からの受信
信号のレベルに応じた電位の信号が可変抵抗器2
5を通じてトランジスタ28に供給されることに
より、トランジスタ28は受信信号が低レベルの
ときオフ、高レベルのときオンとなる。そしてト
ランジスタ28がオフの期間、トランジスタ28
のコレクタ電位が上昇し、ダイオード32が導通
し、電源端子30、抵抗器29、ダイオード3
2、抵抗器16の経路が導通して音声信号がスケ
ルチされる。 Also, when on (receiving), switches 18, 23, 3
4 are connected to fixed contacts 18b, 23b34b. Therefore, the audio signal from the detection circuit 6 passes through the switch 18 and the variable resistor 19 to the low frequency amplifier 2.
1. The signal is supplied to the speaker 22. At this time, the resistor 20 is switched off through the switch 23, so the audio signal is controlled by the variable resistor 19 from the minimum to the maximum. Furthermore, a signal with a potential corresponding to the level of the received signal from the intermediate frequency amplifier 5 is transmitted to the variable resistor 2.
5 to the transistor 28, the transistor 28 is turned off when the received signal is low level and turned on when the received signal is high level. Then, during the period when the transistor 28 is off, the transistor 28
The collector potential of increases, the diode 32 becomes conductive, and the power supply terminal 30, the resistor 29, and the diode 3
2. The path of the resistor 16 becomes conductive and the audio signal is squelched.
さらにスタンバイ(受信待機)ではスイツチ1
8,23,34が固定接点18C,23c,34
cに接続される。従つて発振器33に電源が投入
され、発振器33からの表示信号がスイツチ1
8、可変抵抗器19を通じて低周波アンプ21、
スピーカ22に供給される。このとき可変抵抗器
19に直列に抵抗器20が接続されるので、表示
信号は可変抵抗器19を最小にしても所定のレベ
ルが保存される。さらにトランジスタ28のコレ
クタ電位が発振器33に供給されてコレクタ電位
が高電位の期間に発振器33の発振が停止される
ことにより、受信信号が高レベルのときトランジ
スタ28がオンされ、コレクタ電位が低下されて
発振器33が発振される。 Furthermore, in standby (waiting for reception), switch 1
8, 23, 34 are fixed contacts 18C, 23c, 34
connected to c. Therefore, the power is turned on to the oscillator 33, and the display signal from the oscillator 33 is sent to the switch 1.
8. Low frequency amplifier 21 through variable resistor 19;
The signal is supplied to the speaker 22. At this time, since the resistor 20 is connected in series with the variable resistor 19, the display signal is maintained at a predetermined level even if the variable resistor 19 is set to the minimum value. Furthermore, the collector potential of the transistor 28 is supplied to the oscillator 33, and the oscillation of the oscillator 33 is stopped while the collector potential is at a high potential, so that when the received signal is at a high level, the transistor 28 is turned on and the collector potential is lowered. The oscillator 33 oscillates.
このようにして、受信時に受信信号のレベルが
低下すると音声信号のスケルチが行われ、受信待
機時に受信信号のレベルが上昇するとスピーカ2
2から表示音が発せられる。なおスケルチ及び表
示音の発生を行う受信信号のレベルの設定が可変
抵抗器25にて行われる。 In this way, when the level of the received signal decreases during reception, the audio signal is squelched, and when the level of the received signal increases during reception standby, the speaker 2
A display sound is emitted from 2. Note that the variable resistor 25 is used to set the level of the received signal that generates the squelch and display sound.
ところがこの回路において、受信待機時に受信
信号のレベルが低いと、発振器33は不動作にな
る。その場合に発振器33の出力端はいわゆる浮
いた状態になり、熱雑音等のノイズが可変抵抗器
19を通じて低周波アンプ21、スピーカ22に
供給される。このため音量を最大とすべく可変抵
抗器19の摺動子の位置を設定するとかなりのレ
ベルのいわゆる残音がスピーカ22から発生さ
れ、問題となつていた。 However, in this circuit, if the level of the received signal is low during reception standby, the oscillator 33 becomes inactive. In this case, the output end of the oscillator 33 is in a so-called floating state, and noise such as thermal noise is supplied to the low frequency amplifier 21 and speaker 22 through the variable resistor 19. For this reason, when the position of the slider of the variable resistor 19 is set to maximize the volume, a considerable level of so-called after-sound is generated from the speaker 22, which has become a problem.
本考案はこのような点にかんがみ、簡単な構成
で残音のレベルを低下させるようにしたものであ
る。以下に図面を参照しながら本考案の一実施例
について説明しよう。 In consideration of these points, the present invention is designed to reduce the level of residual sound with a simple configuration. An embodiment of the present invention will be described below with reference to the drawings.
第2図において、コンデンサ17からの信号が
可変抵抗器19を通じて接地され、可変抵抗器1
9の摺動子からの信号がスイツチ18の固定接点
18bに供給される。このスイツチ18の可動接
点18dからの信号が直接に低周波アンプ21に
供給される。またスイツチ18の固定接点18b
と可動接点18dとの間が抵抗器20を通じて接
続される。さらに抵抗器12とコンデンサ11と
の接続中点が切替スイツチ36の固定接点36c
に接続され、このスイツチ36の可動接点36d
が接地される。他は第1図と同様に構成される。 In FIG. 2, the signal from capacitor 17 is grounded through variable resistor 19, and variable resistor 1
The signal from the slider 9 is supplied to the fixed contact 18b of the switch 18. A signal from the movable contact 18d of this switch 18 is directly supplied to the low frequency amplifier 21. Also, the fixed contact 18b of the switch 18
and the movable contact 18d are connected through a resistor 20. Furthermore, the connection midpoint between the resistor 12 and the capacitor 11 is the fixed contact 36c of the changeover switch 36.
The movable contact 36d of this switch 36
is grounded. The rest of the structure is the same as in FIG.
この回路において、オフ(不動作)ではスイツ
チ18,34,36が固定接点18a,34a,
36aに接続される。従つて検波回路6からの音
声信号はスイツチ18で遮断され、発振器33の
電源がスイツチ34で遮断されると共に表示信号
がスイツチ18で遮断されてスピーカ22から音
は発せられない。 In this circuit, when the switches 18, 34, 36 are off (non-operating), the fixed contacts 18a, 34a,
36a. Therefore, the audio signal from the detection circuit 6 is cut off by the switch 18, the power to the oscillator 33 is cut off by the switch 34, and the display signal is cut off by the switch 18, so that no sound is emitted from the speaker 22.
またオン(受信)ではスイツチ18,34,3
6が固定接点18b,34b,36bに接続され
る。従つて検波回路6からの音声信号が可変抵抗
器19、スイツチ18を通じて低周波アンプ2
1、スピーカ22に供給される。このとき抵抗器
20はスイツチ18を通じてシヨートされるの
で、音声信号は可変抵抗器19で最小から最大ま
で制御される。さらに中間周波アンプ5からの受
信信号のレベルに応じた電位の信号が可変抵抗器
25を通じてトランジスタ28に供給されること
により、トランジスタ28は受信信号が低レベル
のときオフ、高レベルのときオンとなる。そして
トランジスタ28がオフの期間、トランジスタ2
8のコレクタ電位が上昇し、ダイオード32が導
通し、電源端子30、抵抗器29、ダイオード3
2、抵抗器16の経路が導通して音声信号がスケ
ルチされる。 Also, when on (receiving), switches 18, 34, 3
6 are connected to fixed contacts 18b, 34b, and 36b. Therefore, the audio signal from the detection circuit 6 passes through the variable resistor 19 and the switch 18 to the low frequency amplifier 2.
1, supplied to the speaker 22. At this time, the resistor 20 is switched off through the switch 18, so the audio signal is controlled by the variable resistor 19 from the minimum to the maximum. Furthermore, a signal with a potential corresponding to the level of the received signal from the intermediate frequency amplifier 5 is supplied to the transistor 28 through the variable resistor 25, so that the transistor 28 is turned off when the received signal is low level and turned on when the received signal is high level. Become. Then, during the period when transistor 28 is off, transistor 2
8 collector potential rises, diode 32 becomes conductive, power supply terminal 30, resistor 29, diode 3
2. The path of the resistor 16 becomes conductive and the audio signal is squelched.
さらにスタンバイ(受信待機)ではスイツチ1
8,34,36が固定接点18c,34c,36
cに接続される。従つて発振器33に電源が投入
され、発振器33からの表示信号がスイツチ18
を通じて低周波アンプ21、スピーカ22に供給
される。このとき抵抗器20を通じて可変抵抗器
19が接続されるので、この可変抵抗器19にて
表示信号の音量調整を行うことがきると共に、可
変抵抗器19に直列に抵抗器20が接続されるの
で、表示信号は可変抵抗器19を最小にしても所
定のレベルが保存される。さらにトランジスタ2
8のコレクタ電位が発振器33に供給されてコレ
クタ電位が高電位の期間に発振器33の発振が停
止されることにより、受信信号が高レベルのとき
トランジスタ28がオンされ、コレクタ電位が低
下されて発振器33が発振される。また抵抗器1
2とコンデンサ11との間が接地されることによ
り、ダイオード15が逆バイアスされ、音声信号
が遮断される。 Furthermore, in standby (waiting for reception), switch 1
8, 34, 36 are fixed contacts 18c, 34c, 36
connected to c. Therefore, the power is turned on to the oscillator 33, and the display signal from the oscillator 33 is sent to the switch 18.
The signal is supplied to a low frequency amplifier 21 and a speaker 22 through the signal. At this time, since the variable resistor 19 is connected through the resistor 20, the volume of the display signal can be adjusted with this variable resistor 19, and the resistor 20 is connected in series with the variable resistor 19. , the display signal is maintained at a predetermined level even when the variable resistor 19 is set to the minimum value. Furthermore, transistor 2
8 is supplied to the oscillator 33, and the oscillation of the oscillator 33 is stopped while the collector potential is at a high level. When the received signal is at a high level, the transistor 28 is turned on, the collector potential is lowered, and the oscillator 33 is turned on. 33 is oscillated. Also resistor 1
2 and the capacitor 11, the diode 15 is reverse biased and the audio signal is cut off.
このようにしてこの回路においても、受信時に
受信信号のレベルが低下すると音声信号のスケル
チが行われ、受信待機時に受信信号のレベルが上
昇するとスピーカ22から表示音が発せられる。
なおスケルチ及び表示音の発生を行う受信信号の
レベルの設定が可変抵抗器25にて行われる。 In this manner, also in this circuit, when the level of the received signal decreases during reception, the audio signal is squelched, and when the level of the received signal increases during reception standby, the speaker 22 emits a display sound.
Note that the variable resistor 25 is used to set the level of the received signal that generates the squelch and display sound.
そしてこの回路において、受信待機時に受信信
号のレベルが低く、発振器33が不動作になつて
も、低周波アンプ21の入力端は抵抗器20及び
可変抵抗器19を介して接地れることに加えてこ
の可変抵抗器19の一端に検波回路6の出力端が
接続されるためこの検波回路6の出力インピーダ
ンスを介しても接地されることとなる。従つて本
願考案は発振器33の不動作時における残音レベ
ルの低減特に音量を最大とすべく可変抵抗器19
の摺動子が位置している場合には顕著な効果を発
揮するものである。 In this circuit, even if the level of the received signal is low during reception standby and the oscillator 33 is inoperative, the input terminal of the low frequency amplifier 21 is grounded via the resistor 20 and the variable resistor 19. Since the output end of the detection circuit 6 is connected to one end of the variable resistor 19, it is also grounded through the output impedance of the detection circuit 6. Therefore, in order to reduce the residual sound level when the oscillator 33 is not operating, and especially to maximize the volume, the present invention uses the variable resistor 19.
A remarkable effect is exhibited when the sliders are located in the same position.
こうして受信時のスケルチ及び受信待機時の表
示信号の発生が行われるわけであるが、本考案に
よれば受信待機時に発振器33が不動作になつて
も、発振器33の出力端にスケルチ回路が接続さ
れているので、残音レベルを低下させることがで
きる。 In this way, the squelch during reception and the generation of the display signal during reception standby are performed. According to the present invention, even if the oscillator 33 becomes inactive during reception standby, the squelch circuit is connected to the output terminal of the oscillator 33. This makes it possible to reduce the after-sound level.
なお発振器33からの信号の供給点はスイツチ
18の固定接点18b側でもよい。さらに信号バ
イパス回路としての抵抗器20は低抵抗値で足り
るので、この抵抗器20による若干の検波出力の
低下は認めるならば、第3図に示すようにスイツ
チ18を省略することもできる。 Note that the supply point of the signal from the oscillator 33 may be on the fixed contact 18b side of the switch 18. Furthermore, since a low resistance value of the resistor 20 as a signal bypass circuit is sufficient, the switch 18 can be omitted as shown in FIG. 3 if a slight decrease in the detection output due to the resistor 20 is accepted.
こうして本考案によれば、極めて簡単な構成
で、いわゆるスタンバイ時の残音レベルを低下さ
せることができる。 Thus, according to the present invention, it is possible to reduce the so-called standby sound level with an extremely simple configuration.
第1図は従来の装置の構成図、第2図は本考案
の一例の構成図、第3図は他の例の構成図であ
る。
19は可変抵抗器、20は抵抗器、21は低周
波アンプ、32はスケルチ用ダイオード、33は
発振器である。
FIG. 1 is a block diagram of a conventional device, FIG. 2 is a block diagram of an example of the present invention, and FIG. 3 is a block diagram of another example. 19 is a variable resistor, 20 is a resistor, 21 is a low frequency amplifier, 32 is a squelch diode, and 33 is an oscillator.
Claims (1)
路と、上記受信信号が所定レベル以上のときに発
振信号が出力される発振器と、信号バイパス回路
が並列接続されたスイツチと、低周波アンプとを
備え、上記スイツチの一端に上記検波回路の出力
端が接続され、上記スイツチの他端には上記低周
波アンプの入力端が接続されると共に上記発振器
の出力端が接続されることにより上記スイツチが
開いている場合においても上記抵抗器及び上記検
波回路の出力インピーダンスを介して上記低周波
アンプの入力端が接地されるようにした受信装
置。 It includes a detection circuit for detecting an audio signal from a received signal, an oscillator that outputs an oscillation signal when the received signal is above a predetermined level, a switch in which a signal bypass circuit is connected in parallel, and a low frequency amplifier. , the output end of the detection circuit is connected to one end of the switch, the input end of the low frequency amplifier is connected to the other end of the switch, and the output end of the oscillator is connected to open the switch. The receiving device is configured such that the input end of the low frequency amplifier is grounded through the output impedance of the resistor and the detection circuit even when the low frequency amplifier is connected to the ground.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP1981161355U JPS5866744U (en) | 1981-10-29 | 1981-10-29 | receiving device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP1981161355U JPS5866744U (en) | 1981-10-29 | 1981-10-29 | receiving device |
Publications (2)
Publication Number | Publication Date |
---|---|
JPS5866744U JPS5866744U (en) | 1983-05-06 |
JPS628604Y2 true JPS628604Y2 (en) | 1987-02-27 |
Family
ID=29953725
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP1981161355U Granted JPS5866744U (en) | 1981-10-29 | 1981-10-29 | receiving device |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS5866744U (en) |
-
1981
- 1981-10-29 JP JP1981161355U patent/JPS5866744U/en active Granted
Also Published As
Publication number | Publication date |
---|---|
JPS5866744U (en) | 1983-05-06 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPH05315856A (en) | Power amplifier | |
US5014017A (en) | Power-saving low-frequency power amplifier | |
US4688264A (en) | AM/FM receiver with automatic tuning system | |
JPS628604Y2 (en) | ||
JPH05175767A (en) | Current control circuit | |
US3372338A (en) | Radio communication receiver with standby control and warning circuit | |
JP3015392B2 (en) | AM radio receiver | |
JP3060708B2 (en) | FM receiver | |
JPS5852737Y2 (en) | Receiving machine | |
JPH0416311Y2 (en) | ||
JPS6125111Y2 (en) | ||
JPS6141359Y2 (en) | ||
JPS5844675Y2 (en) | radio receiver | |
JPH0212758Y2 (en) | ||
JPS5861552U (en) | Receiving machine | |
US3379978A (en) | Combination agc delay and bfo disabling circuit for radio receiver | |
JPS596558Y2 (en) | tape recorder with radio | |
US3027454A (en) | Squelch system | |
JPS6240807A (en) | Muting circuit | |
JPS5834810Y2 (en) | squelch circuit | |
JPS6236366Y2 (en) | ||
JPS6117599Y2 (en) | ||
JPH0319109Y2 (en) | ||
JPS6324671Y2 (en) | ||
JPS6036904Y2 (en) | radio receiver |