JPS6281232U - - Google Patents
Info
- Publication number
- JPS6281232U JPS6281232U JP17273385U JP17273385U JPS6281232U JP S6281232 U JPS6281232 U JP S6281232U JP 17273385 U JP17273385 U JP 17273385U JP 17273385 U JP17273385 U JP 17273385U JP S6281232 U JPS6281232 U JP S6281232U
- Authority
- JP
- Japan
- Prior art keywords
- clock
- switching circuit
- switching
- clocks
- control signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000001360 synchronised effect Effects 0.000 claims 1
- 238000010586 diagram Methods 0.000 description 2
Description
第１図は本考案の一実施例に係るクロツク切換
回路のブロツク図、第２図はそのタイミングチヤ
ート、第３図は従来の構成を示すブロツク図、第
４図はそのタイミングチヤートである。 １……ＡＮＤゲート、２……フリツプフロツプ
、３……デコーダ、４……ＯＲゲート、５ａ〜５
ｃ……分周回路、６〜８……フリツプフロツプ、
９……ＮＡＮＤゲート。
回路のブロツク図、第２図はそのタイミングチヤ
ート、第３図は従来の構成を示すブロツク図、第
４図はそのタイミングチヤートである。 １……ＡＮＤゲート、２……フリツプフロツプ
、３……デコーダ、４……ＯＲゲート、５ａ〜５
ｃ……分周回路、６〜８……フリツプフロツプ、
９……ＮＡＮＤゲート。
Claims (1)
- 使用クロツクを選択用の制御信号に応じて切換
える切換回路であつて、選択切換えるべき２種以
上のクロツクを所定の原クロツクから分周して得
る手段と、前記制御信号に基づいて前記原クロツ
クと同期したパルスを形成すると共に、このパル
スによる前記各クロツクのクリアの解除の際に使
用クロツクの切換えを行なう手段とを有すること
を特徴とするクロツク切換回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17273385U JPS6281232U (ja) | 1985-11-09 | 1985-11-09 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17273385U JPS6281232U (ja) | 1985-11-09 | 1985-11-09 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6281232U true JPS6281232U (ja) | 1987-05-23 |
Family
ID=31109540
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP17273385U Pending JPS6281232U (ja) | 1985-11-09 | 1985-11-09 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6281232U (ja) |
-
1985
- 1985-11-09 JP JP17273385U patent/JPS6281232U/ja active Pending