JPS6278875A

JPS6278875A - イメ−ジセンサ

Info

Publication number: JPS6278875A
Application number: JP60218528A
Authority: JP
Inventors: Teikou Tei; 鄭　貞浩
Original assignee: Fuji Xerox Co Ltd
Current assignee: Fujifilm Business Innovation Corp
Priority date: 1985-09-30
Filing date: 1985-09-30
Publication date: 1987-04-11

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】し産業上の利用分野］本発明は、イメージセンサに係り、特に、密着型イメー
ジセンサにおける読み取り出力のむらの低減化に関する
。

［従来技術およびその問題点］水素化アモルファスシリコン（ａ−ｓ　ｉ　：　Ｈ）等
のアモルファス半導体薄膜を光導電体層として用いたサ
ンドイッチ型の光電変換素子は、優れた光電変換特性を
有しており、かつ構造が簡単で大面積化が容易であるこ
とから、原稿と同一幅のセンサ部を有する長尺読み取り
素子を用いた密着型イメージセンサすなわち、縮小光学
系を必要としない大面積デバイスとして原稿読み取り装
置への幅広い利用が注目されている。

このイメージセンサのセンサ部の基本構造は、第５図（
ａ）および第５図（ｂ）（第５図（ｂ）は第５図（ａ）
のａ−ａ断面図）に示す如く、基板１０１上に１列に配
列された多数個の下部電極１０２と透光性の上部電極１
０３とによって光導電体層１０４を挾んだ構造となって
おり、等価的には、各下部電極に対応して、フォトダイ
オードとコンデンサとの並列回路からなる各受光素子が
多数個並設された回路を構成している。

密着型イメージセンサにおいては、長尺基板上に、この
ような受光素子が原稿を解像するのに必要な密度（例え
ば８本／履）で主走査方向に必要な数だけ配列されてお
り、これらは夫々配線部を介して駆動部に接続されてい
る。

第６図に、通常の密着型イメージセンサの等価回路の１
例を示す。ここで１０５８はフォトダイオード、１０５
ｂはコンデンサであり、これらの並列回路からなる各受
光素子（センサ）１０５が多数個並設され、夫々配線部
１０６を介して駆動部りに接続されている。駆動部りは
電源１０７とシフトレジスタ１０８と、このシフトレジ
スタの駆動によって順次、各センサと電源１０７との間
のスイッチングを行なうように各センサに接続されるモ
ス電界効果型トランジスタ１０９　（ＭＯＳＦＥＴ）と
から構成され、該シフトレジスタ１０８の１回目の駆動
に基づいて各ＨＯ３ＦＥＴが順次オン−オフされると、
電源１０７と各センサ１０５との間で順次閉ループが形
成され、センサ自体によるコンデンサ１０５ｂと配線部
１０６によるコンデンサ１０６ｂとに蓄えられる。この
電荷は各センサに入射した光量により中和せしめられる
か又は残留するが、この後、２回目のシフトレジスタ１
０８の駆動により再び各ＭＯ３ＦＥＴが順次オン−オフ
され、これらのコンデンサ１０５ｂ、１０６ｂの再充電
が行なわれると信号線１０９には、各ビット毎のコンデ
ンサ１０５ｂ、１０６ｂの残留電荷に応じた電流が流れ
る。この電流がビット毎に出力されて、この密着型イメ
ージセンサの読み取り出力となる。この動作が一ライン
毎に繰り返されて、原稿読み取りを行なうわけである。

ところで、この配線部は通常、駆動部りと各センサを接
続するように、センサ部と同一の基板１０１上に形成さ
れるが、シフトレジスタあるいはＭＯＳＦＥＴとのワイ
ヤボンディング等による接続上の問題から各センサによ
って長さに差を生じることは免れ得ない事実であり、従
って配線部１０６によって形成されるコンデンサ１０６
ｂで表わされる容ＩＣｘにも当然ばらつきを生じること
になる。

このように、密着型イメージセンサの出力信号は、セン
サ部分のコンデンサ１０５ｂで表わされる容ｆｆ１ｃＳ
と、駆動回路部までの配線部１０６の容ｆｌＣＸとによ
って決まる。

近年、センサの受光面積を規定するのに、第７図に示す
如く、サンドインチ型の受光素子（光電変換素子）上に
パッシベーション膜１１６を介して開口１１７を有する
遮光膜１１８を配設したものが提案されている。

このようなセンサの場合、フォトダイオードとしての特
性を一定に維持すべく、各受光素子の受光面積を規定す
る一方、下部電極と上部電極との重なり合う部分の面積
を各素子毎に設定し、受光素子自体のもつ静電容量を調
整することにより、配線部等の付属回路による静電容量
のばらつきを補正し、受光素子自体のもつ静電容ａと配
線部の静電容量との和が一定となるようにし、読み取り
出力むらの発生を防止する工夫もなされている。

（特願昭５９−１６０１２５号）しかしながら、この上部電極と下部電極との重なり部分
による静電容量は、主として光が照射されない部分によ
るもので、光が照射されると、開口内および光のまわり
込みによりその周囲部分で導電率が高まり、容量成分は
著しく変化してしまうため、光照射時の出力むらは依然
として±３５％とばらつきが大きい。

また、上部電極膜は、透光性を維持するために薄く形成
する必要があるため、容量を大きくするために上部電極
と下部電極との重なり部分を太きくしでも、実際には、
上部電極そのものの抵抗が大きくなり、電圧降下（ＩＲ
ドロップ）が大きくなってしまうという不都合があった
。

本発明は、前記実情に鑑みてなされたもので、出力むら
がなく、動作特性の良好な密着型イメージセンサを提供
することを目的とする。

［問題点を解決するための手段］そこで、本発明では、受光素子の上部電極上に直接、開
口を有する遮光性の導Ｔｉｎを形成することにより、受
光面積を一定に維持する一方、下部電極と上部電極との
重なり合う部分の面積を各素子毎に設定し、受光素子自
体のもつ静電容量を調整することにより配線部等の付属
回路による静電容量のばらつきを補正し、受光素子自体
のもつ静電容量と配線部の静電容量との和が一定となる
ようにし、読み取り出力むらの発生を防止するようにし
ている。

［作用］すなわち、パッシベーション膜等を介在させることなく
、上部電橋上に直接導電性の遮光膜を形成するようにし
ているため、遮光膜下への光のまわり込みが少なく、ま
た、上部電極そのものによる抵抗が小さくなるため、無
駄な電力消費らなく、均一で良好な出力特性を得ること
ができる。

［実施例］以下、本発明の実施例について図面を参照しつつ詳細に
説明する。

本発明実施例の密着型イメージセンサは、第１図および
第２図に示す如く、絶縁性のガラス基板１上にｎ個の受
光素子Ｐ１・・・Ｐｏが１列に並設されると共に、これ
らの各受光素子は、前記ガラス基板１上に形成された配
線部を介して駆動部に接続されている。（第２図は第１
図のＡ−Ａ断面を示す。）各受光素子Ｐ１・・・Ｐ、はいずれも、前記ガラス基板
１上に所望の形状にバターニングされた下部電極２とし
てのクロム電極と、この上層に順次積層せしめられる光
導電体１１３としての水素化アモルファスシリコン層と
透光性の下部電極４としての酸化インジウム錫層とより
構成される充電変換部旦を有しており、この先電変換部
旦は開口部６を有するクロム層からなる導電性の遮光ｍ
７で被覆されている。前記下部電極２は各素子毎に夫々
所定の長さを有しており（幅Ｗ＝一定）、素子毎に下部
電極２と透光性の上部電極４との重なり部分の面積の調
整がなされている。すなわち、第１図にその１部を示す
如く、第１の受光素子Ｐ１、第２の受光素子Ｐ２、第３
の受光素子Ｐ３、・・・第ｎの受光素子Ｐ　の下部電極
の良さＬ　　、Ｌ　　。

ｎ　　　　　　　　　　１２Ｌ３・・・Ｌｎは、中央部にあるグループでは一定であ
り両端に近づく程小さくなっており、次式（１）％式％従って、下部電極２と透光性の上部電極４との重なり部
分の面積Ｇ１・・・Ｇｏは、次式（２）の関係を満たし
ており、Ｇ１くＧ２くＧ３・・・Ｇｎ−２〉Ｇｎ−１〉Ｇｎ・・
・（２）素子自体の静電容ｆｆ１ｃ１．・・・Ｃｔｎは、第３図
（ａ）に示す如く、中央部にあるグループでは一定、両
端Ｐ１．Ｐｎに近づく程小さくなっている。（横軸は素
子番号を示し、縦軸は静電容量を示す。）また、前記遮
光Ｗ４７に設けられている開口部６は、一定の幅で各受
光素子Ｐ１・・・Ｐ、全体にわたるように形成されてお
り、従って受光面Ｗ４（光電変換部として機能する部分
の面積）は一定となっている。

ここで、配線部による静電容ｆｆ１Ｃ２１・・・Ｃ２ｎ
は、第３図（１））に示す如き分布を示している。従っ
て、素子自体の静電容量Ｃ１，・・・Ｃ２ｎと配線部に
よる静電容ｆｌｌＣ２１・・・Ｃ２ｎとの和は各受光素
子Ｐ１・・・Ｐｎにおいてほぼ一定となり、第３図（Ｃ
）に示す如く、各素子の出力特性は均一である。

ちなみに、補正のために各素子に追加する静電容量（横
軸）と、それによって１０００Ｘの光照射時に低下する
出力電圧ｆｆ１（ｌｆｆｌ軸）との関係は第３図（ｄ）
に示す如くであった。

このように、かかる構成によれば、出力むらがなく、正
確な読み取りを行なうことのできる密着型イメージセン
サを得ることが可能となる。

また、シェーディング補正等の補正回路を必要としない
ため、回路的にもコスト的にも有利である。

更に、透光性の上部電極上に形成された導電性の遮光膜
は、上部電極によるＩＲドロップを小さく抑えるのに役
立ち、無駄な電力消費を生じることもない。

次に、この密着型イメージセンサの製造方法について説
明する。

パターン設計を行なうにあたってはまず下部電極の幅Ｗ
および長さＬ１各素子の間隔、光導電体層および透光性
の上部電極の幅、遮光体の開口幅等を概略的に決定し、
その値に対応するように、駆動部と各素子とを接続する
ための配線部のパターン設計を行なう。

そして、該配線部の配線長、線間距離、基板の誘電率等
のデータをもどにして、配線部における静電容量Ｃ・・
・Ｃを各素子Ｐ１・・・Ｐｏ毎に算出２１　　２ｎする。

これにより、理想合成容量Ｃから、配線部における静電
容！ＢＬＣ２１・・・Ｃ２ｎを減じた値すなわちＣＩ＋
ａ＝Ｃ−Ｃ２，が夫々の素子部における静電容量Ｃ１゜
となるように各素子毎に必要な重なり部分Ｇ１・・・Ｇ
ｏの面積を決定する。

このようにして算出された重なり部分の面積から各素子
毎の下部電極の長ざＬｌ・・・Ｌｏを決定する。

このように、パターン設計が終了すると、これに従って
ガラス基板１上に通常の手段を用いて各素子の作り込み
がなされるわけであるが、遮光膜の形成工程を付加する
ことと、下部電極のバターニングに際してフォトリソエ
ツチング工程で用いられるフォトマスクのパターンを所
定のｌ１ｆｆｌ形状が得られるように変更するのみで良
く、他の工程では従来の工程を変更することなく製造で
き、製造が容易である。

ここで遮光膜の形成は、透光性の上部電極の損傷を防ぐ
べく、リフトオフ法によって行なうようにする。

なお、実施例においては、下部電極と透光性の上部電極
との重なり部分の面積を調整するにあたり下部電極の電
極幅Ｗを一定とし、電極の長さしを調節するようにした
が、遮光膜に形成する開口部を一体的に形成するのでは
なく、第４図に示す如く、各素子毎に窓部１７を独立的
に形成するようにし、電極幅を可変にする等、他の方法
をとっても良いことは言うまでもない。

また、導電性の遮光膜としては、クロム層の他、他の金
属、導電性の高分子化合物、動物性タンパク質等から、
適宜選択可能である。

［発明の効果］以上、説明してきたように、本発明のイメージセンサに
よれば、各受光素子の受光面積を上部電極上に直接積層
せしめられた開口部を有する導電性の遮光膜によって規
定する一方、素子自体の静電容量に配線部等の付属回路
による静電容量も含めた各素子毎の合成容量が一定とな
るように補正すべく、下部電極と上部電極との重なり合
う部分の面積を各素子毎に設定し、受光素子自体のもつ
静電容量を調整するようにしているため、読み取り出力
にむらが生じることなく、正確な読み取りを行なうこと
が可能となる。

また、シェーディング補正回路等の他の補正回路を付加
する必要がなく、製造コストも低減される。

【図面の簡単な説明】

第１図は本発明実施例の密着型イメージセンサの１部を
示す図、第２図は第１図のＡ−Ａ断面を示す図、第３図
（ａ）は本発明実施例の原稿読み取り装置における各素
子Ｐ１・・・Ｐｏの素子自体による静電容量の分布を示
す図、第３図（ｂ）は同装置の配線部による静電容量の
分布を示す図、第３図（Ｃ）は同装置の出力電流の分布
を示す図、第３図（ｄ）は各素子に追加する容量と出力
電圧の低下伍との関係を示す図、第４図は本発明の他の
実施例を示す図、第５図（ａ）および第５図（ｂ）は従
来例のイメージセンサを示す図、第６図は原Ｗ４読み取
り装置の等何回路を示す図、第７図は従来例のイメージ
センサを示す図である。１０１・・・基板、１０２・・・下部電極、１０３・・
・上部電極、１０４・・・光導電体層、１０５・・・受
光素子、１０５ａ・・・フォトダイオード、１０５ｂ・
・・コンデンサ、１０６・・・配線部、１０７・・・電
源、１０８・・・シフトレジスタ、１０９・・・ＨＯ３
ＦＥＴ、Ｄ・・・駆動回路部、１・・・ガラス基板、２
・・・下部電極、３・・・光導電体層、４・・・透光性
の上部電極、旦・・・光電変換部、６・・・開口部、７
・・・遮光膜、Ｐｌ・・・Ｐｏ・・・受光素子、１７・
・・窓部。 □θ −（ｊ　　　　　　　　本違ｎｏヤヤｌマシタンス第３図（ｄ）第４図

Claims

【特許請求の範囲】

（１）基板上に、上部電極と下部電極とによって光導電
体層を挟んだサンドイッチ型の受光素子を複数個並設せ
しめてなるイメージセンサにおいて、所定の大きさの開
口窓を有する導電性の遮光膜を該上部電極上に直接積層
せしめることによって、各受光素子の受光面積を規定す
ると共に、各受光素子の下部電極と上部電極との重なり合う部分の
面積を受光素子毎に設定し、受光素子自体のもつ静電容量によって配線部等の付属回
路による静電容量のばらつきを補正するようにしたイメ
ージセンサ。
（２）前記遮光膜は、金属膜である特許請求の範囲第（
１）項記載のイメージセンサ。
（３）前記遮光膜は、導電性の高分子化合物である特許
請求の範囲第（１）項記載のイメージセンサ。
（４）前記遮光膜は、導電性の動物性タンパク質である
特許請求の範囲第（１）項記載のイメージセンサ。