JPS6273758A - Microwave monolithic integrated circuit - Google Patents

Microwave monolithic integrated circuit

Info

Publication number
JPS6273758A
JPS6273758A JP21372485A JP21372485A JPS6273758A JP S6273758 A JPS6273758 A JP S6273758A JP 21372485 A JP21372485 A JP 21372485A JP 21372485 A JP21372485 A JP 21372485A JP S6273758 A JPS6273758 A JP S6273758A
Authority
JP
Japan
Prior art keywords
metal
layer
mmic
circuit
thin film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP21372485A
Other languages
Japanese (ja)
Inventor
Ikuro Ichitsubo
市坪 幾郎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP21372485A priority Critical patent/JPS6273758A/en
Publication of JPS6273758A publication Critical patent/JPS6273758A/en
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0605Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits made of compound material, e.g. AIIIBV

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Bipolar Integrated Circuits (AREA)
  • Junction Field-Effect Transistors (AREA)

Abstract

PURPOSE:To obtain an MMIC which has a sort developing period at a low price by disposing in parallel a plurality of at least one of FET, a diode and a resistor on a substrate, depositing metal on the back surface, forming a distributed constant line on the formed dielectric thin film, and connecting the line with the FET, diode and resistor of the positions from which the thin film is removed. CONSTITUTION:A microwave monolithic integrated circuit MMIC is formed of a 3-layer basic structure. The uppermost layer is formed of a thin metal film, and formed with a microstrip line of a high frequency circuit and the upper metal of an MIM capacitor. An intermediate layer is formed of a dielectric thin film layer adapted for an MMIC such as SiO2, Si3N4, polyimide, and operates as a protective film for the FET of the lower layer, and an insulator of the MIM capacitor. The lower layer is a semiconductor substrate having sufficient crystallinity to form a semiconductor element, the FET, resistor on the surface, and the lower layer metal of the capacitor and an earth electrode formed of viahole. The electrode of the lower layer substrate and the upper layer metal are connected in a portion (window) W in which the dielectric film of the intermediate layer is partly removed in a circuit manner.

Description

【発明の詳細な説明】 〔発明の技術分野〕 この発明は、開発期間を短く低価格にできるマイクロ波
モノリシック集積回路に関する。
DETAILED DESCRIPTION OF THE INVENTION [Technical Field of the Invention] The present invention relates to a microwave monolithic integrated circuit that can be developed in a short period and at a low cost.

〔発明の技術的背景とその問題点〕[Technical background of the invention and its problems]

MMIC(Monolithic Microwave
 IntegratedC1rcuit )は半導体能
動素子が形成される半導体基板上に、キヤ・臂シタ、イ
ンダクタ、分布定数線路などから成るマイクロ波回路を
一体に形成したもので、小形化、高信頼性、高性能、量
産性などの点で従来MIC(Microwave In
tsgratedClrcuit )よシすぐれ、今後
の発展が期待される。
MMIC (Monolithic Microwave)
IntegratedC1rcuit) is a microwave circuit consisting of a capacitor, an inductor, a distributed constant line, etc. formed integrally on a semiconductor substrate on which semiconductor active elements are formed, and is compact, highly reliable, high performance, and mass-produced. Conventional MIC (Microwave In
tsgratedClrcuit) is excellent and we look forward to its future development.

MMICの半導体材料には、高周波動作を可能とするた
めにキャリア移動度が高いことが必要であるとともに、
マイクロストリップ線路の誘電体基板材料としての高い
絶縁性も要求される。
Semiconductor materials for MMICs need to have high carrier mobility to enable high frequency operation, and
High insulation properties are also required as a dielectric substrate material for microstrip lines.

これらの点から、半導体材料には主としてGaAsが用
いられ、現在数100 MHzからミリ波帯にわたυ、
増幅器、発振器、ミク′すなどのMMICが研究、試作
され、実用化が始まろうとしている( Rob@rt 
A、 Pueel @’Design Con5ide
rationfor Monolithic Micr
owaveC1rcuit ’ IFJEETrans
 PP513〜534MIT−2946.1981)。
From these points of view, GaAs is mainly used as a semiconductor material, and currently the semiconductor material is
MMICs such as amplifiers, oscillators, and mixers are being researched and prototyped, and practical application is about to begin (Rob@rt
A, Puel @'Design Con5ide
ratio for Monolithic Micro
owaveC1rcuit 'IFJEETrans
PP513-534MIT-2946.1981).

第7図はMMICの構造を説明するものである( V、
 Re CH’EN andD、R,Dsck@sr、
 ”MMIC’S ’、 TheNext Gvn*r
atton  of  Miorovave  Com
ponents  ’Mlorowave  Jour
nal、PP 66−78、May−1980)。
Figure 7 explains the structure of MMIC (V,
Re CH'EN and D, R, Dsck@sr,
``MMIC'S'', The Next Gvn*r
atton of Miorovave Com
ponents 'Mlorowave Jour
nal, PP 66-78, May-1980).

MMICを構成する主な回路要素は、FET、キャパシ
タ、インダクタ、線路、抵抗、ピアホールVh (Vi
a −hole )である。
The main circuit elements that make up an MMIC are FETs, capacitors, inductors, lines, resistors, and peer holes Vh (Vi
a-hole).

FIT Jは絶縁性の高いGaAa基板2上にエピタキ
シャル成長させた純度の高い単結晶層(〜1μm)の表
面層(〜0.2μm)をイオン打込みなどの方法によ、
9n形化し、細長い微細f−)i極(幅0、25 Am
 〜1 μm、長さl 00 amオーダー)の両側に
ソースおよびドレイン電1J(r−)・ソース間隔数μ
rn)t−設けたものである。
In FIT J, a surface layer (~0.2 μm) of a highly pure single crystal layer (~1 μm) epitaxially grown on a highly insulating GaAa substrate 2 is formed by a method such as ion implantation.
9n shape, elongated fine f-)i pole (width 0, 25 Am
~1 μm, length l on the order of 00 am) with a source and drain voltage of 1 J (r-) and a source spacing of several μ on both sides.
rn) t-provided.

半導体微細加工技術の限界に近い精度全必要とするため
に、MMICのプロセス土竜も時間を要し歩留りに対す
る最もクリティカルな要素である。
Because it requires precision close to the limit of semiconductor microfabrication technology, the MMIC process also takes time and is the most critical factor for yield.

また、FETの製造プロセスには、エピタキシャル結晶
成長、イオンインプランテーション、電子線による微細
パターン描画、エツチングの各段階で高度の技術、高価
な設備、十分管理されたプロセスとが要求される。
Further, the FET manufacturing process requires advanced technology, expensive equipment, and well-controlled processes at each stage of epitaxial crystal growth, ion implantation, fine pattern drawing using electron beams, and etching.

キャパシタにはzai類の構造がある。その一つはイン
タディノタルキャiJ?シタ4で櫛状の多くのフィンが
か相互に対向するように電極を配置して形成される。こ
のインタデイノタルキャパシタはあま夛大きな容量は作
成できない。フィンガー長色、幅弼、間隔(S)は容量
によシ決まるがL=50〜200Am、W=3〜30#
+s、S= 3〜30μmであり、比較的高い精度のパ
ターン加工を必要とする。
Capacitors have a ZAI type structure. One of them is Interdino Tarkya iJ? The cover 4 is formed by arranging electrodes such that many comb-shaped fins face each other. This interdinotal capacitor cannot have a very large capacitance. Finger length, width, and spacing (S) are determined by capacity, but L = 50~200Am, W = 3~30#
+s, S=3 to 30 μm, and requires pattern processing with relatively high precision.

他の=つはMIM (Metal −In5ulaLo
 Metal )キャノ4?シタ5で、金属電極間にス
ノダツタなどの方法で堆積された誘電体層(0,1μm
 % 0.5μm)を挾んだ多層構造で、数10PF以
上の大きい容量が得られる。
The other = MIM (Metal -In5ulaLo
Metal) Cano 4? A dielectric layer (0.1 μm
% 0.5 μm), a large capacity of several tens of PF or more can be obtained.

インダクタおよび線路6は金属薄膜で形成されたストリ
ップ4体で、MICのス) IJタッグ体幅よシも比較
的細いパターン(インダクタで最小5μmオーダー、5
00線路は100μm幅)を必要とするが、基本的技術
は従来MICの高周波回路パターンと同一技術に基づく
The inductor and the line 6 are four strips made of metal thin film, and the width of the IJ tag body is also relatively thin (minimum of 5 μm order for the inductor, 5 μm).
The 00 line requires a width of 100 μm), but the basic technology is the same as the high frequency circuit pattern of conventional MIC.

また、抵抗7はnまたはn”[−形成して作成される。Further, the resistor 7 is formed by forming n or n''[-.

ダートを開放したFETのソース・ドレイン間チャンネ
ルを抵抗として用いることもできる。
The channel between the source and drain of the FET with the dirt open can also be used as a resistor.

ピアホールは第8図に示すように、GaAs基板8(1
00〜200μm)に表面から裏面に貫通する穴をあけ
て表面導体9を裏面の地導体と接続し、表面にほぼ理想
的な接地電位を実現するのに用いられる。たとえばソー
ス接地FETアングの場合、ソースをピアホールによ)
接地する。
As shown in FIG.
A hole penetrating from the front surface to the back surface is made in the diameter (00 to 200 μm) to connect the front conductor 9 to the ground conductor on the back surface, and is used to realize an almost ideal ground potential on the front surface. For example, in the case of a source-grounded FET Ang, the source is connected to a peer hole)
Ground.

このピアホールを形成するには、MMIC!A面から基
板をエツチングし穴をあけることがなされるが、エツチ
ングの異方性、エツチングすべき基板の厚みなどのため
に精度良い加工はかならずしも容易ではない。
To form this peer hole, MMIC! Holes are made by etching the substrate from the A side, but accurate machining is not always easy due to the anisotropy of etching and the thickness of the substrate to be etched.

ピアホールに頼らず、 MMICのチッグ周辺において
地導体と表面導体2接続して接地をとる方法もちる。こ
の場合はチッグアセンブリに余分の工程を要し、Mli
iIC/#ターンレイアウトにもかなり制約を受ける。
Instead of relying on peer holes, there is also a method of grounding by connecting the ground conductor and surface conductor 2 around the MMIC chip. In this case, an extra step is required for the Chig assembly, and Mli
There are also considerable restrictions on the iIC/# turn layout.

以上、MMICの基本的構成について概要全通べた。M
MICの具体的製造では、各メーカ独自のプロセスによ
る場合が多く、そのプロセスの工程数もきわめて多い。
This completes the overview of the basic configuration of MMIC. M
In the specific manufacture of MIC, each manufacturer often uses its own unique process, and the number of steps in the process is extremely large.

前述のごとくそのプロセス中にはいぐりかのクリティカ
ルな要因が多く、最終的なMMX Cの収率は一般的に
は極めて低い。
As mentioned above, there are many critical factors during the process, and the final MMX C yield is generally very low.

特に後述するこの発明との関連でとらえるならば、従来
MMICの問題は半導本電極形成とマイクロ波回路構成
とが同一プロセス中でなされる点にちる。このことはM
MIC開発の際には特に重大である。すなわち、高周波
回路を完全に正確に設計することは極めて困難であるた
めに、半導体などの回路部品プロセスが良好であっても
高周波回路設計の不十分さのためMMICとしては希望
の特性を出せぬ場合が多い。
Particularly in relation to the present invention, which will be described later, the problem with conventional MMICs is that semiconductor main electrode formation and microwave circuit configuration are performed in the same process. This is M
This is especially important during MIC development. In other words, it is extremely difficult to design a high frequency circuit completely accurately, so even if the process for circuit components such as semiconductors is good, the desired characteristics cannot be achieved as an MMIC due to insufficient high frequency circuit design. There are many cases.

また、開発すべき回路機能が異なると、たとえば使用F
ETの全f−)長や抵抗値など半導体や部品レベルの特
性を変えることを余儀なくさ汎るため、半導体プロセス
において歩留−り低下全招きやすい。このためMMIC
の将来発展の前には以下のような難点がある。
Also, if the circuit functions to be developed differ, for example, the F used
Since it is necessary to change characteristics at the semiconductor or component level, such as the total length and resistance value of the ET, it is easy to cause a decrease in yield in the semiconductor process. For this reason, MMIC
The following difficulties exist before the future development of

(1)  MMICの開発期間が長ずざる。すなわち、
MMICの開発には回路設計からMMICプロセス完了
まで約6ケ月金要する。
(1) The development period for MMIC is not long. That is,
It takes approximately six months to develop an MMIC from circuit design to completion of the MMIC process.

(2)コストが高い。すなわち、マイクロ波回路では比
較的少量で多種のコンポーネントが必要とされる。これ
らコンポーネントをMMIC化するには開発費が膨大で
あるために単品の価格が極めて高くなる。
(2) Cost is high. That is, microwave circuits require a relatively small amount and a wide variety of components. Since development costs are enormous to convert these components into MMICs, the price of each component becomes extremely high.

(3)  メーカが限定される。すなわち、MMICに
は多大の技術、ノウハウの蓄積と高価な設備と全必要と
する。このため、MMICの開発は一部の犬メーカに限
られ、従来MICで相当のマーケットシェア金持つ中小
メーカは、MMICの恩恵に浴せない。これはFiMI
Cの発展を阻害1〜でいる要因の一つである。
(3) Manufacturers are limited. In other words, MMIC requires a large amount of technology, accumulated know-how, and expensive equipment. For this reason, the development of MMIC is limited to a few dog manufacturers, and small and medium-sized manufacturers that have traditionally had a considerable market share in MIC cannot benefit from MMIC. This is FiMI
This is one of the factors that hinder the development of C.

〔発明の目的〕[Purpose of the invention]

この発明は、上記従来の欠点を除去するためになさnた
もので、開発期間が短かく、しかも低価格のマイクロ波
モノリシック集積回路を提供すること上目的とする。
The present invention was made in order to eliminate the above-mentioned conventional drawbacks, and an object thereof is to provide a microwave monolithic integrated circuit which can be developed in a short period of time and is inexpensive.

〔発明のW1要〕 この発明のマイクロ波モノリンツク集積回路は、半導体
基板の表面に能動素子、ダイオード、抵抗の少なくとも
いずれかを複数個並列に配置し、この半導体基板の裏面
に金属を蒸着させ、半導体基板上に誘琺本#膜を形成し
、この誘電体薄膜上に分布定数線路を形成し、この分布
定数線路を誘電体薄膜を除去した部位の能動素子、ダイ
オード、抵抗などと接続して高周波回路全形成したもの
である。
[W1 essential point of the invention] The microwave monolink integrated circuit of the present invention has a plurality of at least one of active elements, diodes, and resistors arranged in parallel on the front surface of a semiconductor substrate, metal is vapor-deposited on the back surface of the semiconductor substrate, A dielectric thin film is formed on a semiconductor substrate, a distributed constant line is formed on this dielectric thin film, and this distributed constant line is connected to active elements, diodes, resistors, etc. in areas where the dielectric thin film has been removed. The high frequency circuit is completely formed.

〔発明の実施例〕[Embodiments of the invention]

以下、この発明のマイクロ波モノリシック集積回路の実
施例につ込て図面に基づき説明する。
Embodiments of the microwave monolithic integrated circuit of the present invention will be described below with reference to the drawings.

第1図はその−′iA施例の構成を示す平面図である。FIG. 1 is a plan view showing the configuration of the -'iA embodiment.

この第1図に示すMMI Cはマイクロ波帯広帯域増幅
器としてしばしば用いられる第2図のような抵抗RI還
形増幅器の例である。
The MMIC shown in FIG. 1 is an example of a resistive RI amplifier as shown in FIG. 2, which is often used as a microwave broadband amplifier.

この第2図に示すように、高周波人力信号RFINはコ
ンデンサC4と分布定数線路tlf通してFIET Q
 1のr−)に入力するようになっている。このコンデ
ンサC4と分布定数線路t1との間は抵抗R3f、介し
てアースされている。
As shown in Fig. 2, the high frequency human input signal RFIN is passed through the capacitor C4 and the distributed constant line tlf to the FIET Q
1 r-). The capacitor C4 and the distributed constant line t1 are grounded via a resistor R3f.

FET Q 1のソースはコンデンサC1とソース抵抗
R1の並列回路を介してアースされている。
The source of FET Q1 is grounded through a parallel circuit of capacitor C1 and source resistor R1.

FgT Q 1のドレイ/は分布定数線路t2および1
3、コンデンサC2、抵抗R2i介してコンデンサC4
と分布定数線路41との接続点に接続され、フィードバ
ック回路1c構成している。
The dray/of FgT Q 1 is distributed constant line t2 and 1
3. Capacitor C4 via capacitor C2 and resistor R2i
and the distributed constant line 41, forming a feedback circuit 1c.

分布定数線路t2と63との接続点はコンデンサC65
(介してアースされているとともに分布定数線路t4、
コンデンサC5、マイクロストリップ線路L6に通して
、高周波出力RFOUTが出力さnるよつになっている
The connection point between the distributed constant lines t2 and 63 is the capacitor C65.
(A distributed constant line t4, which is grounded through
A high frequency output RFOUT is output through a capacitor C5 and a microstrip line L6.

分布定数線路t4とコ/7′″ンVCSとの接続点より
分布定数線路t5とコンデンサC3を介シテアースされ
、このコンデ/すC3と分布定数線路t5との接続点よ
り′に圧vDヲ印加するようにしている。
A voltage VD is applied to ' from the connection point between the distributed constant line t4 and the condenser C3 and the distributed constant line t5 through the distributed constant line t5 and the capacitor C3. I try to do that.

次にこの第2図の回路に基づく第1図のMlvlICに
ついて説明する。この第1図のMMICは3層の基本構
造から成っている。この第1図で斜線の部分は最上層の
金属薄膜であり、高周波回路のマイクロストリップ線路
とMIMキャAシタの上部メタルを形成している。中間
層は5io2、si、R4、ポリイミドなどのMiVI
ICに適した誘電体の薄膜層(第1図では省略されてい
る)で、下層部のFETなどの保護膜、およびMIMキ
ャノfシタの絶縁体として機能する。
Next, the MlvlIC shown in FIG. 1 based on the circuit shown in FIG. 2 will be explained. The MMIC shown in FIG. 1 has a basic structure of three layers. The shaded area in FIG. 1 is the uppermost metal thin film, which forms the microstrip line of the high frequency circuit and the upper metal of the MIM capacitor. The middle layer is MiVI such as 5io2, si, R4, polyimide, etc.
A thin film layer (omitted in FIG. 1) of a dielectric material suitable for an IC, which functions as a protective film for the underlying FET, etc., and as an insulator for the MIM capacitor.

下層部は半導体素子を作成するに十分な結晶性を有する
半導体基板(たとえば通常エビタキクヤル成長層を表層
とするGaA−基板)で、その表面に従来例で述べたよ
りなFgT、抵抗が形成されている他、MIMキャパシ
タの下層メタルおよびピアホールで作られたアース電極
も形成されている。
The lower layer is a semiconductor substrate having sufficient crystallinity to create a semiconductor element (for example, a GaA substrate with a normal growth layer as a surface layer), and the FgT and resistance described in the conventional example are formed on the surface of the semiconductor substrate. In addition, a ground electrode made of the lower metal of the MIM capacitor and the peer hole is also formed.

下層基板の電極と上層メタルとは、中間層である誘電体
膜を部分的に除去した部分(窓)で回路的に接続されて
いる(第3図にその構成の断面を示すもので、図中10
1はピアホール、102はアース、XO3は抵抗、10
4はFET 。
The electrodes on the lower substrate and the upper metal are connected in a circuit through a portion (window) where the intermediate dielectric film is partially removed (Figure 3 shows a cross-section of the structure. Junior high school 10
1 is peer hole, 102 is ground, XO3 is resistor, 10
4 is FET.

105はMIMキャ/母シタ、106は下層メタル、1
07はGaAs基板、10&は基板裏面地導体を示す)
、以上の構成は従来FiMIC技術によれば容易に実現
することができる。
105 is the MIM capacitor/mother, 106 is the lower layer metal, 1
07 indicates a GaAs substrate, 10 & indicates a ground conductor on the back side of the substrate)
The above configuration can be easily realized using the conventional FiMIC technology.

この発明のMWI Cの特徴とするところはあらかじめ
下層基板上に形成されfcFET、抵抗、MIM下層メ
タル、アース電極などの複数個の要素が下層基板上にそ
れぞれ独立に分離されておシ、分布定数線路をなす上層
メタルによってこれらの各要素が選択的に接続され、マ
イクロ波回路が構成されている。したがって、下層基板
上にはマイクロ波回路の構成にあずからぬ未結線の回路
要素が存在する場合もあることである。
The feature of the MWI C of this invention is that multiple elements such as fcFET, resistor, MIM lower layer metal, and ground electrode are formed on the lower substrate in advance and are separated independently on the lower substrate. Each of these elements is selectively connected by an upper layer metal forming a line to constitute a microwave circuit. Therefore, there may be unconnected circuit elements on the lower substrate that are not part of the microwave circuit configuration.

次に、この第1図の実施例の具体的説明金(I)下層構
造、(II)誘電体中間層、(ト)上層メタルの三つの
基本構造を項目的に分けて行うことにする。
Next, a detailed explanation of the embodiment shown in FIG. 1 will be given by itemizing the three basic structures of the gold (I) lower layer structure, (II) dielectric intermediate layer, and (g) upper layer metal.

(I)、下層構造 この下層構造において、11はアース′Ii!極でピア
ホールによシ作られている(図中ではEの記号がすべて
アース電極である)。これはDC的にアースを取る目的
の外に、比較的大容量(4PF〜200PF’)を必要
とするバイアス用の高周波バイパスコンデンサ(たとえ
ば、第2図のコンデンサCJ)の下部メタルとしても利
用するに好都合である。
(I), Substructure In this substructure, 11 is earth 'Ii! The electrode is made by a pier hole (all E symbols in the figure are earth electrodes). In addition to the purpose of grounding for DC, this is also used as the lower metal of a bias high-frequency bypass capacitor (for example, capacitor CJ in Figure 2) that requires a relatively large capacity (4PF to 200PF'). It is convenient for

この第1図のアース電極11の形状は 250μmX 250μmであるから、たとえば厚み(
d)1000XのSL、N、 (11R7,o )の誘
電体中間層を採用すればC=t0,4,38.5 pF
’の容量が得られる。
Since the shape of the ground electrode 11 in FIG. 1 is 250 μm x 250 μm, for example, the thickness (
d) If a dielectric intermediate layer of 1000X SL, N, (11R7,o) is adopted, C=t0,4,38.5 pF
' capacity can be obtained.

また、12は単位FBTで、図では2本のフィンガ(長
さ100μm)を持つ200μm)f−)電極幅のFE
Tが示されている。アナログ信号を扱うマイクロ波回路
では様々な電力レベルの信号を対象とし、電力レベルが
高くなる程ダート幅の長in FITが必要となる。
In addition, 12 is a unit FBT, and in the figure, an FE with an electrode width of 200 μm) having two fingers (length 100 μm)
T is shown. Microwave circuits that handle analog signals target signals of various power levels, and the higher the power level, the longer the dart width becomes necessary.

種々の電力レベルに対応するためにこの発明のMMIC
ではFETの基本セルを並列接続の際の分布インダクタ
ンスが問題とならぬ程十分に近接して複数個並列配置し
、電力レベルに応じて適宜数を並列接続して使用する。
MMIC of the present invention to accommodate various power levels.
In this case, a plurality of FET basic cells are arranged in parallel sufficiently close to each other so that the distributed inductance during parallel connection does not become a problem, and an appropriate number is connected in parallel depending on the power level.

この実施例では200μs’r”−ト幅のFIT t−
5個準備し、実質的に1000μml’−)幅まで拡張
できる。
In this embodiment, the FIT t-
By preparing 5 pieces, it is possible to substantially expand the width to 1000 μml'-).

13は2個の単位FISTが並列接続され400μm 
FETとして使用している例である。
13 has two unit FISTs connected in parallel and has a diameter of 400 μm.
This is an example of using it as an FET.

14は不純物を導入して作られた電極つきの抵抗でメツ
クー状に示した部分が抵抗体の伝導路である。マイクロ
波回路では種々の抵抗が必要となるので、FET同様独
立な単位抵抗が近接して複数個並列配置されている。
14 is a resistor with an electrode made by introducing impurities, and the mesh-shaped portion is the conduction path of the resistor. Since microwave circuits require various resistances, a plurality of independent unit resistances are arranged in parallel in close proximity, similar to FETs.

15は第2図で示したセルフバイアス用のソース抵抗R
1’z2個の単位抵抗の並列接続で実現した例でおる。
15 is the source resistance R for self-bias shown in FIG.
This is an example realized by connecting two unit resistors in parallel.

この他にも、第2図で示した抵抗R2,R3が抵抗とし
て回路に接続されている。抵抗を接続するには、抵抗の
両電極の上部に窓を設けて、上部メタルを配線する。
In addition, resistors R2 and R3 shown in FIG. 2 are connected to the circuit as resistors. To connect the resistor, provide a window above both electrodes of the resistor and wire the upper metal.

電極16 ハMIMキャノクシタの下層メタルとなる電
極であシ、この発明のMMICでは、第2図で示したコ
ンデンサCI 、C2,C4,C5が上部メタルの配線
によp MIMキャパシタとして実現される。その容量
の最大値は下部電極の面積で定まるが、」二部メタルの
電極面積を変えることによシ任意の容量値全実現できる
Electrode 16 (c) An electrode that serves as the lower layer metal of the MIM capacitor. In the MMIC of the present invention, the capacitors CI, C2, C4, and C5 shown in FIG. 2 are realized as pMIM capacitors by the upper metal wiring. The maximum value of the capacitance is determined by the area of the lower electrode, but any desired capacitance value can be achieved by changing the area of the two-part metal electrode.

なお、MIMキヤt4シタでは下部メタルを回路に接続
させるために窓17を要する。
Note that the MIM capacitor T4 requires a window 17 to connect the lower metal to the circuit.

さらに、電極18は上層メタルによる高周波回路の利便
のために準備された細長いX極で、たとえば符号19に
示すごとくスパイジル線路のプリクシ19gとして使用
される。かくして、誘電体薄膜で被膜されたGaAs基
板107が形成され、その裏面には、地導体108(第
3図)が金属の蒸着により形成されている。
Further, the electrode 18 is an elongated X-pole prepared for the convenience of a high-frequency circuit using an upper metal layer, and is used as a prixel 19g of a spiral line, for example, as shown by the reference numeral 19. Thus, a GaAs substrate 107 coated with a dielectric thin film is formed, and a ground conductor 108 (FIG. 3) is formed on the back surface of the substrate by metal vapor deposition.

(■)、誘電体中間層 第1図では複雑になるので描かれていないが、MMI 
Cチッゾ全面を被っており、太い破線の部分が上層メタ
ルと下層の電極を接続するために設けられた窓W (訪
?lE体除去部分)でちる。
(■), dielectric intermediate layer Although not shown in Figure 1 because it would be complicated, MMI
It covers the entire surface of the C chip, and the part indicated by the thick broken line is the window W (portion from which the metal body has been removed) provided to connect the upper metal layer and the lower layer electrode.

(6)、上層メタル 第1図において、斜線を施した部分が上層メタルで、下
層に作られた回W!要素の接続と、分布定数線路の形成
に用いられる。tl〜t6は第2図に対応した分布定数
線路である。特に、分布定数t6は50Ω伝送巌路で、
この発明のMMICでは幅W= 110 ttm (基
板厚H=150μm)の線路である。なお、シャント容
量のコンデンサC6もこの発明のMMICではオーグン
スタプの線路で作られている。また、第1図のC1〜C
6は第2図のコア!/lc 1〜C6ニ対応シ、第1図
のR1〜R3は第2図の抵抗R1〜R3に対応している
(6) Upper layer metal In Fig. 1, the shaded part is the upper layer metal, and the times W made in the lower layer! Used to connect elements and form distributed constant lines. tl to t6 are distributed constant lines corresponding to FIG. In particular, the distributed constant t6 is a 50Ω transmission chain,
In the MMIC of this invention, the line has a width W=110 ttm (substrate thickness H=150 μm). Incidentally, in the MMIC of the present invention, the shunt capacitor C6 is also made of an Ogunstap line. Also, C1 to C in Figure 1
6 is the core in Figure 2! /lc 1 to C6 and R1 to R3 in FIG. 1 correspond to resistors R1 to R3 in FIG. 2.

この発明のMMICは第1図に見られるように多くの未
結線回路要素が下層基板上にあり、分布定数線路は誘電
体中間層を挾んでこれら未結線要素とオーバラッグして
作られている。厳密な意味ではこのような重なシはマイ
フロストリラグ線路の特性に影響金与えるので、従来の
liMc金含むマイクロ波回路では、そのような構造と
ならぬように留意されていた。
As shown in FIG. 1, the MMIC of the present invention has many unconnected circuit elements on a lower substrate, and a distributed constant line is formed by overlapping these unconnected elements with a dielectric intermediate layer in between. In a strict sense, such overlapping wires affect the characteristics of the MyFrost relag line, so care has been taken to avoid such a structure in conventional microwave circuits containing LiMc gold.

しかし、重なる回路要素が小さい場合にはその影響は小
さい。特に要素が線路に完全に被われる場合はその影響
は無視できる。回路要素による影響は比較的正確に考慮
することも可能である。たとえば50Ωの分布定数線路
t6と未結線回路要素8との重なりによる影響はたとえ
ば第4図のような等価回路によシ回路設計時に折り込む
ことができる。
However, if the overlapping circuit elements are small, the effect is small. The effect is negligible, especially if the element is completely covered by the track. It is also possible to take into account the influence of circuit elements relatively accurately. For example, the influence due to the overlap between the 50Ω distributed constant line t6 and the unconnected circuit element 8 can be incorporated into the equivalent circuit shown in FIG. 4 when designing the circuit.

ここで、Cは分布定数線路t6と電極18との嵐なりが
作るMIMキャノ9シタの容量、zeは分布定数線路t
6の特性インピーダンス、Lはその隅さ、Rは波長短縮
率でちる。
Here, C is the capacitance of the MIM capacitor created by the storm between the distributed constant line t6 and the electrode 18, and ze is the distributed constant line t.
6, L is the corner, and R is the wavelength shortening rate.

この発明のMMICでは、パイ・?スキイ・ぜシタ用に
使用するMIMキャノ4シタ下層メタルなどの大きな回
路要素は半導体チッグ周辺に配置し、テソゾ中心部に分
布定数回路を置き、小さな回路要素による重なり効果全
無視、もしくは計算できるように形成している。
In the MMIC of this invention, pi? Large circuit elements such as the MIM cano 4-shita lower layer metal used for ski/zeshita are placed around the semiconductor chip, and a distributed constant circuit is placed in the center of the chip, so that the overlap effect due to small circuit elements can be completely ignored or calculated. is formed.

第5図はこの発明のMMI Cの製品化の過程金示すも
ので、その特徴は第1に超微細加工、美大な設備、およ
び長時間の工程を要する半導体プロセスと、従来のMI
Cで行なわれている蒸着、エツチングの7″ロセスが時
系列の上で完全に分離されている点である・ 前工程すなわち、半導体プロセスはこの発明のMMIC
の下層基板および中間層のa電体被膜までのプロセスで
おる。後工程、すなわちMICプロセスは結線のための
誘′鑞体窓あけ、上層メタル蒸着、MIC回路のパター
ンエツチングのプロセスで79ターンルールは約30μ
m以上でなされる加工であるために簡単な設備と短時間
で処理できる。
Figure 5 shows the process of commercializing the MMI C of this invention. Its characteristics are firstly the semiconductor process that requires ultra-fine processing, beautiful equipment, and long process steps, and the conventional MMI C process.
The point is that the 7" process of vapor deposition and etching performed in C is completely separated in time series. The previous process, that is, the semiconductor process is
This is the process up to the lower substrate and intermediate layer a-conductor coating. The post-process, that is, the MIC process, includes dielectric window opening for connection, upper layer metal deposition, and pattern etching for the MIC circuit, and the 79 turn rule is approximately 30μ.
Since it is a process that takes place over m or more, it can be processed with simple equipment and in a short time.

第2の!徴は、前半の半導体プロセスにおいて作成され
る回路要素が標準化されている点である。マイクロ波ア
ナログICでは取り扱う(i号しベルは小イδ号から数
Wの成力にわたり、また機能的にも多岐にわたる。そこ
で、この発明では一つの回路基板で梼々の嵯カレベルに
対応できるようにするために、たとえばFET 、抵抗
のように電力レベルに依存する部品はいくつかの近接並
置したセグメントに分け、これらft電力レベルに応じ
て並列接続して使用するようにした。
Second! A distinctive feature is that the circuit elements created in the first half of the semiconductor process are standardized. Microwave analog ICs handle (I and δ) power ranges from small I and δ to several watts, and have a wide range of functions.Therefore, in this invention, a single circuit board can support a large number of ICs. In order to achieve this, components that depend on the power level, such as FETs and resistors, are divided into several closely spaced segments, and these segments are connected in parallel depending on the power level.

また、回路基板上には種々の回路部品が準備さnてiる
ので、これらを適切に選択的に接続することにより、一
つの標準化された回路基板から様々な機能を持つMMI
C′t−裏作することが可能である。このことは従来の
F611 Cがフルカスタム設計であったこととの重大
な相違である。
Furthermore, since various circuit components are prepared on the circuit board, by appropriately and selectively connecting these components, it is possible to create an MMI with various functions from one standardized circuit board.
C't - It is possible to make a second crop. This is a significant difference from the previous F611C, which was a fully custom design.

これらの特徴のために、この発明のMMICは、前工程
の半導体グロセス完了のウエノ−があれば、非常に短期
間に所要の特性を持つMMICを開発することができる
。七の開発の過楊においては、試作の度毎に全グロセス
金通す必要がないことから、製品価格も非常に安くでき
る。
Because of these features, the MMIC of the present invention can be developed with the required characteristics in a very short period of time if the semiconductor processing process of the previous process is completed. In the seventh development process, there is no need to spend all the gross proceeds each time a prototype is produced, so the product price can be made very low.

また、高周波機器では少量Cはあるが多くの異なった種
類の回路を短期に開発することが必要で、この発明は正
にその要請に答えるものである。
Furthermore, in high-frequency equipment, it is necessary to develop many different types of circuits in a short period of time, although the amount of C is small, and this invention exactly answers that need.

さらに、半導体プロセスとMICゾロセスとが分離され
ているために、半導体プロセス後の素子バラツキ結果を
見て、それに合せてMICを設計でき、結果として半導
体プロセスの歩留りが向上する。
Furthermore, since the semiconductor process and the MIC process are separated, it is possible to check the results of device variations after the semiconductor process and design the MIC accordingly, resulting in an improvement in the yield of the semiconductor process.

また、半導体プロセスが高周波回路技術たるMICグロ
セスと完全に独立し7ていることは、産業の分業を可能
とする。朋ICの半導体プロセスを持つ企業は前工程全
完了した半導体ウニ” ’に販売することができ、回路
技術金持つ多くの企業は専門とする高周波回路設計技術
を駆使して希望するMMICを短期に完成できる。この
ことは、高性能で安価な一周波機器が出現し、産廃が活
性化することにつながる。
Furthermore, the fact that semiconductor processing is completely independent of MIC grossing, which is high-frequency circuit technology, makes it possible to divide industrial labor. Companies with IC semiconductor processes can sell semiconductors that have completed all the pre-processing, and many companies with circuit technology can make full use of their specialized high-frequency circuit design technology to produce the desired MMIC in a short period of time. This will lead to the emergence of high-performance, inexpensive single-frequency equipment, and the revitalization of industrial waste.

なお、上記のこの発すJの説明では、基板上に標準化さ
れる部品として、FET、抵抗、金属薄片(たとえば、
MIM下属メタル、プリツノ用メタル)のみを例に挙げ
たが、マイクロ波回路で使用される他の部品、たとえば
、ミクサダイオード、バラクタダイオードthじめ、半
導体グロセス級の微細加工を要するインタディジタルキ
ャパシタ、ス・ザイラルイングクタなども回路要素とし
て標準化し、半導体基板上に影付しておくことができる
ことはいうまでもない。
In addition, in the above explanation of J, FETs, resistors, thin metal pieces (for example,
Although we have taken only MIM subordinate metals and metals for prisms as examples, other parts used in microwave circuits, such as mixer diodes, varactor diodes, interdigital capacitors that require semiconductor gross-level microfabrication, etc. Needless to say, it is also possible to standardize circuit elements such as spiral inductors and shadow them on the semiconductor substrate.

また、この発明の説明では、上層は蒸着による金属4体
膜であるとしたが、当然印刷厚膜など、他の手段による
メタライぜイシ、ンでも、その効果が同一でおるのは明
らかでおる。
In addition, in the explanation of this invention, the upper layer is a four-metal film formed by vapor deposition, but it is obvious that the same effect can be achieved even if metallization is performed by other means such as printed thick film. .

さらに、最近のMIC技術では、金属導体に限らず、ニ
クロムなどの抵抗薄膜を蒸着エツチングし、抵抗素千金
形成することも容易でおる。
Furthermore, with the recent MIC technology, it is not only possible to use metal conductors, but also to vapor-deposit and etching a resistive thin film such as nichrome to easily form a resistor element using gold.

したがって、半4体の基板上に希望とする抵抗値が得ら
れない場合は、上1−に分布定数線路とともに抵抗薄膜
全作り込むことも可能である。
Therefore, if the desired resistance value cannot be obtained on the half board, it is also possible to fabricate the entire resistive thin film together with the distributed constant line on the upper part.

これも、この発明の主旨の範噴に入ることは言うまでも
ない。
Needless to say, this also falls within the scope of the gist of the invention.

さらに、fiff例と同様に、MIC技術では、誘電体
をスノダツタして、 MIMキャノクシタを作ることは
可能である。この手法2組み合わせる場合は第6図のよ
うにする。
Furthermore, similar to the fiff example, with MIC technology, it is possible to make a MIM canister by laminating dielectric materials. When these two methods are combined, the method shown in FIG. 6 is used.

すなわち、前工程(半導体グロセス)では、GaAs基
板201上に誘電体202(中間層)全形成した後、後
工程(MICfロセス)でこの誘電体202上にこの発
明のMMICの上層メタル203金形成し、その上に誘
電体204fc形成(その一部全除去)してMIMキヤ
・fシタ電極205全形成し、5層構造とする・ この場合には、この発明でいう上層メタルの他に、誘電
体204およびその上のMIMキヤ・ぜシタ電極205
が加わる5層構造であるが、この発明の思想の上に成立
している点で、この発明を拡張した変形例といえる。
That is, in the pre-process (semiconductor processing), after the dielectric 202 (intermediate layer) is completely formed on the GaAs substrate 201, in the post-process (MICf process), the upper layer metal 203 of the MMIC of the present invention is formed on the dielectric 202. Then, a dielectric material 204fc is formed on it (a part of it is completely removed), and the MIM carrier/f-shield electrode 205 is completely formed, resulting in a five-layer structure.In this case, in addition to the upper layer metal referred to in this invention, Dielectric material 204 and MIM capacitor electrode 205 thereon
Although it has a five-layer structure with the addition of , it can be said to be a modified example that extends this invention in that it is based on the idea of this invention.

なお、この発明では、下層基板に形成される回路要素と
して、FET、抵抗、MIMキヤ・センタ下層メタル、
ピアホールによる接地αff1k挙げたが、当然のこと
ながら、ダイオードなどの他の回路要素も標準部品とし
て採用できるし、また、逆にたとえば、Cアホール接地
屯極など、おる橿の回路要素を省くこともできる。
In this invention, the circuit elements formed on the lower substrate include FET, resistor, MIM carrier center lower layer metal,
Although I mentioned the grounding αff1k using a peer hole, it goes without saying that other circuit elements such as diodes can also be used as standard components, and conversely, for example, it is also possible to omit the circuit elements of the pier, such as the C hole grounding pole. can.

〔発明の効果〕〔Effect of the invention〕

以上述べたように、この発明のマイクロ波モノリシック
集積回路によれば、MldICの開発期間の短縮化がで
きる。これにともない、低価格化、MMICグロセス技
術を持たぬ企業群のMMIC事業などへの参入を招来し
、その結果としての産業の活性化などが可能となる。
As described above, according to the microwave monolithic integrated circuit of the present invention, the development period of MldIC can be shortened. This will lead to lower prices, encourage companies without MMIC growth technology to enter the MMIC business, and as a result, revitalize the industry.

【図面の簡単な説明】[Brief explanation of drawings]

第1図はこの発明のマイクロ波モノリシック集積回路の
一実施例の平面図、第2図は同上マイクロ波モノリシッ
ク集積回路化される抵抗フィードバック増幅器の回路図
、第3図は第1図のマイクロ波モノリシック集積回路に
おける下層基板の電極と上層メタルとを中間層の誘電体
膜全部分的に除去した窓で接続した部分の断面図、第4
図は第1図のマイクロ波モノリシック集積回路における
パターン重なり部分の等価回路図、第5図はこの発明の
マイクロ波モノリシック集積回路の製品化過糧を示す図
、第6図はこの発明のマイクロ波モノリシック集積回路
の他の実施例の断面図、第7図は従来のマイクロと 波モノリシック集積回路の斜視図、第谷図は第7図のマ
イクロ波モノリシック集積回路のピアホールの部分の断
面図でおる。 11・・・アース電極、12・・・単位FET、1.1
・・・2個接続されたFET、14・・・抵抗、15・
・・2個接続された抵抗、16・・・MIMキャノタシ
タ下層メタル、ノー・・・中間層誘電体に設けられた窓
、18・・・4極、19・・・ブリツノ、61〜t6・
・・分布定数線路、C1〜C6・・・コンデンサ、RJ
〜R3・・・抵抗。 出願人代理人  弁理士 鈴 工 武 彦21〜!6:
今脅り辰様井 第2図 第4図
FIG. 1 is a plan view of an embodiment of the microwave monolithic integrated circuit of the present invention, FIG. 2 is a circuit diagram of a resistive feedback amplifier configured into the same microwave monolithic integrated circuit, and FIG. 3 is a plan view of an embodiment of the microwave monolithic integrated circuit of the present invention. 4th cross-sectional view of the part where the electrode of the lower substrate and the upper metal in the monolithic integrated circuit are connected by a window in which the intermediate layer dielectric film is partially removed;
The figure is an equivalent circuit diagram of the overlapping pattern part in the microwave monolithic integrated circuit of FIG. 1, FIG. FIG. 7 is a perspective view of a conventional microwave monolithic integrated circuit; FIG. . 11... Earth electrode, 12... Unit FET, 1.1
...Two connected FETs, 14...Resistor, 15.
...2 resistors connected, 16...MIM capacitor lower layer metal, no...window provided in intermediate layer dielectric, 18...4 poles, 19...brittle, 61-t6.
...Distributed constant line, C1 to C6...Capacitor, RJ
~R3...Resistance. Applicant's agent Patent attorney Suzuko Takehiko 21~! 6:
Now threatening Tatsusamai Figure 2 Figure 4

Claims (4)

【特許請求の範囲】[Claims] (1)一方の側に能動素子、ダイオード、抵抗の少なく
ともいずれかが複数個並列に配置され他方の側に金属を
有する半導体基板と、この半導体基板上に形成された誘
電体薄膜と、この誘電体薄膜上に上記金属を地導体とす
るマイクロストリップ線路導体を形成し、このマイクロ
ストリップ線路導体を上記誘電体薄膜を上記半導体基板
上から選択的に除去した部位において上記能動素子、ダ
イオード、抵抗などの一部に接続するマイクロ波モノリ
シック集積回路。
(1) A semiconductor substrate having a plurality of active elements, diodes, and/or resistors arranged in parallel on one side and metal on the other side, a dielectric thin film formed on the semiconductor substrate, and a dielectric thin film formed on the semiconductor substrate. A microstrip line conductor having the metal as a ground conductor is formed on the body thin film, and the microstrip line conductor is connected to the active element, diode, resistor, etc. at a portion where the dielectric thin film is selectively removed from the semiconductor substrate. A microwave monolithic integrated circuit that connects to part of the.
(2)半導体基板は上記マイクロストリップ線路導体と
対向してキヤパシタを形成する金属薄片を表面に有する
ことを特徴とする特許請求の範囲第1項記載のマイクロ
波モノリシック集積回路。
(2) The microwave monolithic integrated circuit according to claim 1, wherein the semiconductor substrate has a thin metal piece on its surface that faces the microstrip line conductor and forms a capacitor.
(3)半導体基板は長方形状の金属薄片を有しかつ上記
マイクロストリップ線路導体は渦状をなし、このマイク
ロストリップ線路導体の一端は上記誘電体薄膜を除去し
た部位においてこの金属薄片の一端に接続され、この金
属薄片により、渦状のマイクロストリップ線路導体の内
側導体を、渦状のマイクロストリップ線路導体の外側に
配置された高周波回路と接続することを特徴とする特許
請求の範囲第1項記載のマイクロ波モノリシック集積回
路。
(3) The semiconductor substrate has a rectangular metal thin piece, and the microstrip line conductor has a spiral shape, and one end of the microstrip line conductor is connected to one end of the metal thin piece at a portion where the dielectric thin film is removed. , the microwave according to claim 1, characterized in that the inner conductor of the spiral microstrip line conductor is connected to a high frequency circuit disposed outside the spiral microstrip line conductor by means of this thin metal piece. Monolithic integrated circuit.
(4)誘電体膜上に形成されたマイクロストリップ線路
導体は抵抗またはキヤパシタを形成してマイクロ波回路
を構成することを特徴とする特許請求の範囲第1項記載
のマイクロ波モノリシック集積回路。
(4) The microwave monolithic integrated circuit according to claim 1, wherein the microstrip line conductor formed on the dielectric film forms a resistor or a capacitor to constitute a microwave circuit.
JP21372485A 1985-09-27 1985-09-27 Microwave monolithic integrated circuit Pending JPS6273758A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP21372485A JPS6273758A (en) 1985-09-27 1985-09-27 Microwave monolithic integrated circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP21372485A JPS6273758A (en) 1985-09-27 1985-09-27 Microwave monolithic integrated circuit

Publications (1)

Publication Number Publication Date
JPS6273758A true JPS6273758A (en) 1987-04-04

Family

ID=16643942

Family Applications (1)

Application Number Title Priority Date Filing Date
JP21372485A Pending JPS6273758A (en) 1985-09-27 1985-09-27 Microwave monolithic integrated circuit

Country Status (1)

Country Link
JP (1) JPS6273758A (en)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02216867A (en) * 1989-02-17 1990-08-29 Sumitomo Electric Ind Ltd Microwave integrated circuit
US5162258A (en) * 1988-10-17 1992-11-10 Lemnios Zachary J Three metal personalization of application specific monolithic microwave integrated circuit
US5426319A (en) * 1992-07-07 1995-06-20 Mitsubishi Denki Kabushiki Kaisha High-frequency semiconductor device including microstrip transmission line
EP0661746A1 (en) * 1993-07-30 1995-07-05 Texas Instruments Incorporated Microwave integrated circuit and their fabrication

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5162258A (en) * 1988-10-17 1992-11-10 Lemnios Zachary J Three metal personalization of application specific monolithic microwave integrated circuit
JPH02216867A (en) * 1989-02-17 1990-08-29 Sumitomo Electric Ind Ltd Microwave integrated circuit
US5426319A (en) * 1992-07-07 1995-06-20 Mitsubishi Denki Kabushiki Kaisha High-frequency semiconductor device including microstrip transmission line
EP0661746A1 (en) * 1993-07-30 1995-07-05 Texas Instruments Incorporated Microwave integrated circuit and their fabrication
US5571740A (en) * 1993-07-30 1996-11-05 Texas Instruments Incorporated Method of making a capped modular microwave integrated circuit

Similar Documents

Publication Publication Date Title
Long Monolithic transformers for silicon RF IC design
JP2008537849A (en) Integrated circuit transformer devices for on-chip millimeter wave applications
US9419580B2 (en) Output matching network having a single combined series and shunt capacitor component
JPH0582736A (en) Inductor
JP2014512135A (en) Improved matching technology for wide bandgap power transistors
JPH0685510A (en) Multi-chip module
US6806106B2 (en) Bond wire tuning of RF power transistors and amplifiers
TW390109B (en) Slotline-mounted flip chip
US6094108A (en) Unbalance-to-balance converter utilizing a transistor
JPS6273758A (en) Microwave monolithic integrated circuit
US7302249B1 (en) High dynamic range mixer apparatus and balun therefor
US7423490B2 (en) Wideband high frequency chokes
McKay et al. A high-performance 2-18.5-GHz distributed amplifier-theory and experiment
JP3004882B2 (en) Spiral inductor, microwave amplifier circuit and microwave amplifier
JPH08222695A (en) Inductor element and manufacture thereof
JP3255287B2 (en) Semiconductor integrated circuit
US5736913A (en) Method and apparatus for providing grounding to microwave circuit by low impedance means
JP3455413B2 (en) Semiconductor device
JPH02288409A (en) Resistance feedback type amplifier
JPH0770887B2 (en) Matching circuit for semiconductor devices
JP3209268B2 (en) Field effect transistor and its active circuit
DE10334384B4 (en) chip device
JP2002111392A (en) High-frequency low-noise amplifier
JPH04287507A (en) Field effect transistor amplifier
JPS6056306B2 (en) Microwave IC device and its manufacturing method