JPS6269288A - コンピユ−タの表示回路 - Google Patents
コンピユ−タの表示回路Info
- Publication number
- JPS6269288A JPS6269288A JP60209639A JP20963985A JPS6269288A JP S6269288 A JPS6269288 A JP S6269288A JP 60209639 A JP60209639 A JP 60209639A JP 20963985 A JP20963985 A JP 20963985A JP S6269288 A JPS6269288 A JP S6269288A
- Authority
- JP
- Japan
- Prior art keywords
- frequency
- display circuit
- crt
- frequency divider
- computer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Synchronizing For Television (AREA)
- Controls And Circuits For Display Device (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業−にの利用分野〕
この発明は、パーソナルコンピュータにかかわり、特に
、ＣＲＴ’ディスプレイ上に文字や図形を表示する為の
各種クロックを発生ずも表示回路に関する。
、ＣＲＴ’ディスプレイ上に文字や図形を表示する為の
各種クロックを発生ずも表示回路に関する。
従来より、ＣＲＴディスプレイを用いたパーソナルコン
ピュータでは、ＣＲＴに対してビデオ信号（例えばＮＴ
ＳＣ方式）で画像信号−を供給する場合１画面にビート
が見えることがあ−２た。この種のパーソナルコンビ１
−夕の表示回路の基本的な構成は第２図のようになって
いる。同１（Ｊｌ信号発生器１は各種同期信号を発生す
る発信器であり。
ピュータでは、ＣＲＴに対してビデオ信号（例えばＮＴ
ＳＣ方式）で画像信号−を供給する場合１画面にビート
が見えることがあ−２た。この種のパーソナルコンビ１
−夕の表示回路の基本的な構成は第２図のようになって
いる。同１（Ｊｌ信号発生器１は各種同期信号を発生す
る発信器であり。
副Ｉｌｌ送波（ｆｓｃ ）や水平−１直間期信号ｃｒｕ
−ｒｖ）などを発生する。しばしば外部より供給され
る同期信号に応答して、外部間ＩＪ１（ジエンロック）
された信号を発生する。この同期信号発生器ｌからの水
平同期信号（ｆ ＩＩ ）はＰ Ｌ Ｉ−、２に供給さ
れる。
−ｒｖ）などを発生する。しばしば外部より供給され
る同期信号に応答して、外部間ＩＪ１（ジエンロック）
された信号を発生する。この同期信号発生器ｌからの水
平同期信号（ｆ ＩＩ ）はＰ Ｌ Ｉ−、２に供給さ
れる。
ＰＬＬ２は水平同期信号（ｆ ＩＩ ）に位相同期した
ドツトクロック（ｆｄｏｔ）を発生する。ドツトクロッ
ク（ｆｄｏｔ）はＣＲＴ上の画素ピッチに相当する周波
数であり、走査速度や解像度により適当な周波数が設定
される。ドツトクロック（ｆｄｏｔ）はそのままＶＲＡ
Ｍ（図示せず）のアクセスタイミングを決める基準信号
となるが、一方では分周器３に供給され１分周されてキ
ャラクタクロック（ｆｃｈ ）となる。キャラクタクロ
ック（ｆｃｈ ）はＲＯＭからキャラクタコードを読み
出すタイミングを決定する為のクロックである。フォン
トは通常、ローマ字・数字では横８ドツト、漢字・ひら
がなでは横１６ドツトの画素よりなることが多く１分周
比も１／８又は１／１６などが選択される。さらにキャ
ラクタクロック（ｆｃｈ ）はＣＲＴＣ（ＣＲＴコント
ローラ）４に供給される。ＣＲＴＣ４はＲＯＭやＲＡＭ
等から読み出された文字・図形コードを、ＣＲＴドライ
ブ回路（図示せず）に供給し。
ドツトクロック（ｆｄｏｔ）を発生する。ドツトクロッ
ク（ｆｄｏｔ）はＣＲＴ上の画素ピッチに相当する周波
数であり、走査速度や解像度により適当な周波数が設定
される。ドツトクロック（ｆｄｏｔ）はそのままＶＲＡ
Ｍ（図示せず）のアクセスタイミングを決める基準信号
となるが、一方では分周器３に供給され１分周されてキ
ャラクタクロック（ｆｃｈ ）となる。キャラクタクロ
ック（ｆｃｈ ）はＲＯＭからキャラクタコードを読み
出すタイミングを決定する為のクロックである。フォン
トは通常、ローマ字・数字では横８ドツト、漢字・ひら
がなでは横１６ドツトの画素よりなることが多く１分周
比も１／８又は１／１６などが選択される。さらにキャ
ラクタクロック（ｆｃｈ ）はＣＲＴＣ（ＣＲＴコント
ローラ）４に供給される。ＣＲＴＣ４はＲＯＭやＲＡＭ
等から読み出された文字・図形コードを、ＣＲＴドライ
ブ回路（図示せず）に供給し。
表示させる機能がある。さらには、ＣＲＴドライブ回路
に供給する為の出力水平同期信号ＣｆＨ’ ）を発生ず
る１即ち分周器としても機能する。ＣＲＴの解像度を横
１０２４ドツトとすると１分周比は１／１２８に設定さ
れる。出力水平同期信号（ｆｌｌ”）は、前述のＰＬＬ
２にも供給され、水平同期信号（ｆｌｌ）と位相比較さ
れる。
に供給する為の出力水平同期信号ＣｆＨ’ ）を発生ず
る１即ち分周器としても機能する。ＣＲＴの解像度を横
１０２４ドツトとすると１分周比は１／１２８に設定さ
れる。出力水平同期信号（ｆｌｌ”）は、前述のＰＬＬ
２にも供給され、水平同期信号（ｆｌｌ）と位相比較さ
れる。
このように構成された従速の表示回路では、ドツトクロ
ック（ｆｄｏｔ）と出力水平同明信号（ｆｉ＋’ ）と
は、整数倍の関係にある。即ち４分周器３の分周比を１
．／ｎ、ＣＲＴＣ４の分周比を１／ｎ１とすれば。
ック（ｆｄｏｔ）と出力水平同明信号（ｆｉ＋’ ）と
は、整数倍の関係にある。即ち４分周器３の分周比を１
．／ｎ、ＣＲＴＣ４の分周比を１／ｎ１とすれば。
ｆｄｏｔ−ロＸ ｍ Ｘ ｆｌｌ’ ・・・・・・・
・・・・・（１）式となる。一方、ＮＴＳＣにおいて副
１般送波（ｆｓｃ ）は。
・・・・・（１）式となる。一方、ＮＴＳＣにおいて副
１般送波（ｆｓｃ ）は。
ｆｓｃ ＝ｆｌ［’ Ｘ ４５５ ／ ２−−（２）式
％式％ 前述の例を上記の（１１式に当てはめると。
％式％ 前述の例を上記の（１１式に当てはめると。
ｆｄｏｔ＝ ８ Ｘ １２８ ＸｆＨ’即ち、（２）式
より。
より。
ｆｄｏｔ＝ｆｓｃ ｘ８ｘ１２８Ｘ２／４５５＝ｆｓｃ
Ｘ ４． ５０１−−−−−となり、ドツトクロック
（ｆｄｏｔ）は副搬送波＜ｆｓＣ）の整数倍とはならな
い。この為、ビートを生じることになる。これを防止す
るには、ドツトクロック（ｆｄｏｔ）を副１股送波（ｆ
ｓｅ ）の整数倍とする必要がある。
Ｘ ４． ５０１−−−−−となり、ドツトクロック
（ｆｄｏｔ）は副搬送波＜ｆｓＣ）の整数倍とはならな
い。この為、ビートを生じることになる。これを防止す
るには、ドツトクロック（ｆｄｏｔ）を副１股送波（ｆ
ｓｅ ）の整数倍とする必要がある。
ｆｄｏｔ ＝ Ｋ Ｘ ｆｓｃ・・・・・・・・・・・
・・・・・・・（３）式前述の例に近い値としては、Ｋ
に４を選択できる。
・・・・・・・（３）式前述の例に近い値としては、Ｋ
に４を選択できる。
ｆｄｏｔ＝ｎｘｍｘ２／４５５Ｘｆｓｅであるから。
ｎＸｍＸ２／４５５＝４
ｎＸｍ＝９１０
一方、ｎの値としては、８又は１６が選択されるので２
ｍは整数とならず、この条件を満足させる為には複雑な
構成となってしまう。
ｍは整数とならず、この条件を満足させる為には複雑な
構成となってしまう。
そこで９本発明は上述の如き問題点に鑑み１画面上にビ
ートが生ぜず、かつ比較的容易な構成でもってドツトク
ロックとキャラクタクロックを得ようとするものである
。
ートが生ぜず、かつ比較的容易な構成でもってドツトク
ロックとキャラクタクロックを得ようとするものである
。
ドツトクロツタを異なる２つの分周比で分周し。
さらにその出力でもって水平同期信号を得るようにした
コンピュータの表示回路であって、ＣＲＴコントローラ
の出力する水平同明信号の周波数とドツトクロックの周
波数とが整数倍の関係がｉｒｌられることを特徴とする
コンピュータの表示回路である。
コンピュータの表示回路であって、ＣＲＴコントローラ
の出力する水平同明信号の周波数とドツトクロックの周
波数とが整数倍の関係がｉｒｌられることを特徴とする
コンピュータの表示回路である。
以下、第１図を参照して１本発明の一実施例を説明する
も、第１図に於いて第２図と対応する部分には、同一符
号を付して重複説明を省略する。
も、第１図に於いて第２図と対応する部分には、同一符
号を付して重複説明を省略する。
本願では、従来の分周器に代わり、可変分周器５と分周
器コントローラ６が使用されている。可変分周器５は例
えば１／ｎ１と１／ｎ２の二つの分周比が選択可能に設
計されており１分周器コントローラ６の制御により、切
り替わる。また分周器コントローラ６はＣＲＴＣ４の出
力に応じて１表示の状態により可変分周器を制御する。
器コントローラ６が使用されている。可変分周器５は例
えば１／ｎ１と１／ｎ２の二つの分周比が選択可能に設
計されており１分周器コントローラ６の制御により、切
り替わる。また分周器コントローラ６はＣＲＴＣ４の出
力に応じて１表示の状態により可変分周器を制御する。
このような構成により１分周比ｎ１が選択されている期
間をｒｎｌ、分周比ｎ２が選択されている期間をｍ２と
すると。
間をｒｎｌ、分周比ｎ２が選択されている期間をｍ２と
すると。
ｆｄｏｔ＝ （ｎ １ ｘｍｌ ＋ｎ Ｉ Ｘｍ２）
Ｘｆｌｌ’が成立する。前述の（３）式の条件を満足す
るべく。
Ｘｆｌｌ’が成立する。前述の（３）式の条件を満足す
るべく。
Ｋ＝４とすれば。
ｆｄｏｔ ＝ ９ １ ０ Ｘｆｌ！’が成立するｎ
１．ｍｌ、ｎ １．ｍ２としては、多くの組合せが考え
られるが、−例として。
１．ｍｌ、ｎ １．ｍ２としては、多くの組合せが考え
られるが、−例として。
ｎｌ＝８
ｍｌ＝１１３
ｎ２＝６
ｍ２；１
がある。ｎｌには８，１６．２４などに決められており
、また、走査期間はｎｌが選択されていなければならな
い。これは次の理由による。
、また、走査期間はｎｌが選択されていなければならな
い。これは次の理由による。
可変分周器の出力はキャラクタクロック（ｆｃｈ ）で
あり５表示期間はキャラクタが読み出される可能性が常
にあり、こ（″・°！１１間はキャラクタクロックを単
一周波数にしておかなければならない。
あり５表示期間はキャラクタが読み出される可能性が常
にあり、こ（″・°！１１間はキャラクタクロックを単
一周波数にしておかなければならない。
上述の例では２分周器５の分周比が１／ｎ２を選択する
のはたった一度（ｍ２＝１）であり、この分周比を水平
ブランキング期間に選択することができる。
のはたった一度（ｍ２＝１）であり、この分周比を水平
ブランキング期間に選択することができる。
上述の実施例の説明から明らかなように９本発明に係る
表示回路では、ＣＲＴ上で表示解像度等は従来と何等変
わることなく、ビートの発生を防止できることになる。
表示回路では、ＣＲＴ上で表示解像度等は従来と何等変
わることなく、ビートの発生を防止できることになる。
第１図は本発明の一実施例を示ずブ１コックダイアグラ
ムであり、第２図は従来の表示回路のブ「１ツクダイア
グラムである。
ムであり、第２図は従来の表示回路のブ「１ツクダイア
グラムである。
Claims (1)
- ＣＲＴディスプレイを表示素子として用いるコンピュー
タの表示回路であって、画素ピッチに対応する周波数の
ドットクロックを発生するクロック発生器と、ドットク
ロックを異なる２つの分周比で選択的に分周する分周器
と、分周器の出力から水平同期信号を発生するＣＲＴコ
ントローラと、上記ＣＲＴコントローラの出力に応じて
上記分周の分周比を選択する分周器コントローラとより
なり、上記ドットクロックの周波数が上記ＣＲＴコント
ローラの発生する水平同期信号の周波数の整数倍となる
ようにしたことを特徴とするコンピュータの表示回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60209639A JPS6269288A (ja) | 1985-09-21 | 1985-09-21 | コンピユ−タの表示回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60209639A JPS6269288A (ja) | 1985-09-21 | 1985-09-21 | コンピユ−タの表示回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6269288A true JPS6269288A (ja) | 1987-03-30 |
Family
ID=16576117
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60209639A Pending JPS6269288A (ja) | 1985-09-21 | 1985-09-21 | コンピユ−タの表示回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6269288A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6473387A (en) * | 1987-09-14 | 1989-03-17 | Anritsu Corp | Video pattern generator |
| JPH03125561U (ja) * | 1990-03-30 | 1991-12-18 |
-
1985
- 1985-09-21 JP JP60209639A patent/JPS6269288A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6473387A (en) * | 1987-09-14 | 1989-03-17 | Anritsu Corp | Video pattern generator |
| JPH03125561U (ja) * | 1990-03-30 | 1991-12-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0103982B1 (en) | Display control device | |
| US5963200A (en) | Video frame synchronization of independent timing generators for frame buffers in a master-slave configuration | |
| KR0162529B1 (ko) | 멀티스캔 lcd 용 디스플레이 제어기와 디스플레이 제어방법 | |
| EP0096627A2 (en) | Interactive computer-based information display system | |
| JPH07110052B2 (ja) | デジタル映像発生器 | |
| JPS5830792A (ja) | カラー表示システム | |
| US5880741A (en) | Method and apparatus for transferring video data using mask data | |
| US4720803A (en) | Display control apparatus for performing multicolor display by tiling display | |
| US5495267A (en) | Display control system | |
| JPS6269288A (ja) | コンピユ−タの表示回路 | |
| JPS61139174A (ja) | 倍速変換装置 | |
| JP2687100B2 (ja) | オンスクリーンディスプレイ回路 | |
| JP3484763B2 (ja) | 映像データ転送装置およびコンピュータシステム | |
| KR0160157B1 (ko) | 와이드 스크린 텔레비전에서 컴퓨터 모니터의 에뮬레이션 방법 및 장치 | |
| JPS61172484A (ja) | ビデオフイ−ルドデコ−ダ | |
| JPH08137444A (ja) | 液晶マルチスキャン表示方法及びその装置 | |
| EP0073916B1 (en) | Circuit for individually controlling the color of the font and background of a character displayed on a color tv receiver or monitor | |
| JPS6153880A (ja) | 文字画像表示制御装置 | |
| JP2588433B2 (ja) | カラー液晶表示装置の１６色発生回路 | |
| KR100261213B1 (ko) | 디스플레이되는 문자마다 바탕색 선택이 가능한 온 스크린 디스플레이장치 | |
| JPH0686315A (ja) | 文字表示装置 | |
| JPH11133939A (ja) | 表示装置 | |
| JP2592264B2 (ja) | ビデオ信号発生装置 | |
| KR100207453B1 (ko) | Osd문자에 테두리를 씌우는 온스크린 디스플레이장치 | |
| JPH0544872B2 (ja) |