JPS6269240A - Semiconductor integrated circuit device - Google Patents
Semiconductor integrated circuit deviceInfo
- Publication number
- JPS6269240A JPS6269240A JP20868085A JP20868085A JPS6269240A JP S6269240 A JPS6269240 A JP S6269240A JP 20868085 A JP20868085 A JP 20868085A JP 20868085 A JP20868085 A JP 20868085A JP S6269240 A JPS6269240 A JP S6269240A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- resistor
- resistance
- trimming
- semiconductor integrated
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Liquid Crystal (AREA)
- Liquid Crystal Display Device Control (AREA)
- Control Of Voltage And Current In General (AREA)
- Continuous-Control Power Sources That Use Transistors (AREA)
Abstract
Description
【発明の詳細な説明】
〔技術分野〕
本発明は、充電池素子からの電圧を受け、液晶ディスプ
レイに供給すべき駆動電圧を形成する安定化電源回路を
含む半導体集積回路装置に関するもので、たとえば太陽
電池を電源に使用する電子卓上計算器に適用されて有効
な技術に関するものである。[Detailed Description of the Invention] [Technical Field] The present invention relates to a semiconductor integrated circuit device including a stabilized power supply circuit that receives voltage from a rechargeable battery element and forms a driving voltage to be supplied to a liquid crystal display. The present invention relates to technology that is effective when applied to electronic desk calculators that use solar cells as a power source.
今日、電子卓上計算器（以下単に電卓とも称する）の多
くは、その表示部にダイナミック駆動方式によって駆動
される液晶ディスプレイが用いられている。この液晶デ
ィスプレイは、その正常動作電圧がある程度の範囲に限
定される。たとえば。Today, most electronic desktop calculators (hereinafter also simply referred to as calculators) use liquid crystal displays driven by a dynamic drive method for their display sections. The normal operating voltage of this liquid crystal display is limited to a certain range. for example.
セグメント型液晶ディスプレイにおいて、電源電圧が正
常動作電圧の範囲を越えると非選択であるべきセグメン
トも黒くなり、逆にこの範囲以下では選択であるべきセ
グメントがうずくなる。この結果、適正な表示が不可能
になる。電卓の電源として太陽電池を用いる場合、その
電圧が光度に応じて大幅に変化してしまうので、その電
圧を液晶ディスプレイの正常動作電圧の範囲で定電圧化
することが必要となる。In a segment type liquid crystal display, when the power supply voltage exceeds the normal operating voltage range, the segments that should be non-selected also turn black, and conversely, below this range, the segments that should be selected become tingling. As a result, proper display becomes impossible. When a solar cell is used as a power source for a calculator, its voltage changes significantly depending on the luminous intensity, so it is necessary to keep the voltage constant within the normal operating voltage range of the liquid crystal display.
そこで従来は１発光ダイオードなどの定電圧素子と電流
制限用の抵抗とを太陽電池に並列接続し。Therefore, in the past, a constant voltage element such as a light emitting diode and a current limiting resistor were connected in parallel to the solar cell.
定電圧素子によって定電圧化された電圧を液晶ディスプ
レイに供給していた。A constant voltage element supplied a constant voltage to the liquid crystal display.
しかしながら、電卓の機能部品のほとんどが半導体集積
回路化されている今日において、上記発光ダイオードを
ＬＳＩチップに外付けする構成では１部品点数の増加や
組み立て工数の増加を招いてしまう。However, in today's world, where most of the functional parts of calculators are semiconductor integrated circuits, the configuration in which the light emitting diode is externally attached to the LSI chip results in an increase in the number of parts and an increase in the number of assembly steps.
このため、本発明者等は、演算増幅器を含むフィードバ
ック回路を基本にＩＣされた安定化電源回路を使用する
ことを検討した。この場合、演算増幅器の基準電圧には
その製造上ばらつきを生ずる。このため、太陽電池駆動
の液晶ディスプレイに上記安定化電源回路を適用しよう
とすると、その安定化電源回路の歩留まりが著しく低下
してしまう。For this reason, the present inventors have considered using a stabilized power supply circuit based on an IC based on a feedback circuit including an operational amplifier. In this case, variations occur in the reference voltage of the operational amplifier due to manufacturing reasons. For this reason, if the above-mentioned stabilized power supply circuit is applied to a solar cell-driven liquid crystal display, the yield of the stabilized power supply circuit will be significantly reduced.
なお、安定化電源回路について記載された文献の例とし
ては、昭和５８年８月２０日オーム社発行の［電子通信
ハンドブックＪＰ６１２〜Ｐ６１３がある。An example of a document describing a stabilized power supply circuit is "Electronic Communication Handbook JP612-P613" published by Ohmsha on August 20, 1980.
本発明の目的は、液晶ディスプレイに供給すべき駆動電
圧を形成する安定化電源回路を構成する増幅器の基準電
圧がその製造上ばらついても、そのばらつきを簡単な構
成によって吸収することができ、歩留まりの向上に寄与
することができる半導体集積回路装置を提供することに
ある。An object of the present invention is to be able to absorb variations in the reference voltage of an amplifier constituting a stabilized power supply circuit that forms a drive voltage to be supplied to a liquid crystal display with a simple configuration even if the reference voltage of an amplifier constituting a stabilized power supply circuit that forms a drive voltage to be supplied to a liquid crystal display can be absorbed by a simple configuration, thereby improving yield. An object of the present invention is to provide a semiconductor integrated circuit device that can contribute to improving the performance.
本発明の前記ならびにそのほかの目的と新規な特徴は１
本明細書及び添付図面から明らかになるであろう。The above and other objects and novel features of the present invention are as follows:
It will become clear from the specification and accompanying drawings.
本願において開示される発明のうち代表的なものの概要
を簡単に説明すれば下記の通りである。A brief overview of typical inventions disclosed in this application is as follows.
すなわち、出力端子の電圧を抵抗分割するものでトリミ
ングによって抵抗値を調整可能なトリミング抵抗回路を
安定化電源回路に設け、トリミング抵抗回路の抵抗値を
安定化電源回路の増幅器の基準電圧に応じて調整するこ
とにより、その増幅器の基準電圧の製造上のばらつきを
吸収し、もって安定化電源回路を含む半導体集積回路装
置の歩留まりの向上を達成するものである。In other words, a trimming resistor circuit that divides the output terminal voltage by resistance and whose resistance value can be adjusted by trimming is provided in the stabilized power supply circuit, and the resistance value of the trimming resistor circuit is adjusted according to the reference voltage of the amplifier of the stabilized power supply circuit. By adjusting the voltage, manufacturing variations in the reference voltage of the amplifier can be absorbed, thereby improving the yield of semiconductor integrated circuit devices including the stabilized power supply circuit.
第１図は本発明の一実施例を適用した電卓の構成ブロッ
ク図である。この電卓は、その主要部として、ＲＯＭや
ＲＡＭを内蔵し、テンキーやファンクションキーなどの
操作部１からの指示にしたがって演算処理を行う演算制
御部２、この演算制御部２に基準クロック信号を供給す
るパルス発生器３．上記演算制御部２による処理の結果
やテンキーによって置数された数字をセグメント型の液
晶ディスプレイ４に表示させる表示ドライバ５゜及び太
陽電池６からの電圧を所定の電圧に安定化させて上記演
算制御部２．パルス発生器３．及び表示ドライバ５に供
給する安定化電源回路７を有する。これらはＭＯ５半導
体集積回路技術によって、シリコンから成る１つの半導
体基板上に形成されている。FIG. 1 is a block diagram of a calculator to which an embodiment of the present invention is applied. This calculator has a built-in ROM and RAM as its main parts, and a calculation control section 2 that performs calculation processing according to instructions from the operation section 1 such as a numeric keypad and function keys, and supplies a reference clock signal to the calculation control section 2. 3. A display driver 5° that displays the results of the processing by the arithmetic control unit 2 and numbers entered using the numeric keypad on the segment type liquid crystal display 4, and a display driver 5° that stabilizes the voltage from the solar cell 6 to a predetermined voltage to control the arithmetic operation. Part 2. Pulse generator 3. and a stabilized power supply circuit 7 that supplies the display driver 5. These are formed on a single semiconductor substrate made of silicon using MO5 semiconductor integrated circuit technology.
第２図は上記安定化電源回路７の一例を示す回路図であ
る。この安定化電源回路７は、太陽電池６からの非安定
な電圧Ｖｓが入力される入力端子と安定化電源回路７に
よって安定化された電圧■ｒａｇが出力される出力端子
との間に、電圧制御手段としてのＰチャンネルデプレシ
ョン型のＭＯ８ＦＥＴＱ８がそのソース・ドレインを介
して設けられる。このＭＯ５ＦＥＴＱ８のゲート電極に
は、後で説明するトリミング抵抗回路９からの出力と基
準電圧Ｖｒｅｆとの比較結果に基づいてＭ○５ＦＥＴＱ
８のオン抵抗をフィードバック制御するバンドギャプリ
ファレフス利得用のＭＯ５差動アンプ１０が接続される
。バンドギャプリファレフス利得用のＭＯ８差動アンプ
１０それ自体は。FIG. 2 is a circuit diagram showing an example of the stabilized power supply circuit 7. As shown in FIG. This stabilized power supply circuit 7 has a voltage between an input terminal to which an unstable voltage Vs from the solar cell 6 is input and an output terminal to which a voltage rag stabilized by the stabilized power supply circuit 7 is output. A P-channel depletion type MO8FET Q8 as a control means is provided via its source and drain. The gate electrode of this MO5FETQ8 is connected to the
An MO5 differential amplifier 10 for band gap preference gain that feedback-controls the on-resistance of 8 is connected. MO8 differential amplifier 10 itself for bandgap preference gain.
公知であるのでその詳細を図示しないが、その概要は次
の通りである。すなわち、差動アンプ１０は、その入力
部にそれぞれのしきい値電圧がＮ型ポリシリコンゲート
電極及びＰ型ポリシリコンゲート電極によってそれぞれ
決まるＮチャンネル型の差動入力ＭＯ８ＦＥＴを持つ、
このＭＯ８差動アンプ１０はその他の演算増幅器に変更
可能であるが、特にこのＭＯ８差動アンプ１０はその反
転入力端子−と非反転入力端子子との間にシリコンのバ
ンドギャップに実質的に等しいような入力オフセット電
圧（以下基準電圧Ｖ ｒ ｅ ｆとも称する）を有する
。この基準電圧Ｖｒｅｆの製造ばらつきを比較的低くす
ることができる。しかしながら。Since it is well known, its details are not shown, but its outline is as follows. That is, the differential amplifier 10 has an N-channel differential input MO8FET at its input portion, each threshold voltage of which is determined by an N-type polysilicon gate electrode and a P-type polysilicon gate electrode.
This MO8 differential amplifier 10 can be changed to other operational amplifiers, but in particular, this MO8 differential amplifier 10 has a band gap substantially equal to that of silicon between its inverting and non-inverting input terminals. It has an input offset voltage (hereinafter also referred to as reference voltage V r e f ). Manufacturing variations in this reference voltage Vref can be made relatively low. however.
この基準電圧Ｖｒａｆは、製造ばらつきに基づく一対の
差動入力ＭＯ５ＦＥＴのサイズの変動、ゲートポリシリ
コンの不純物濃度変化などによって、無視し得ない変動
を生ずる。This reference voltage Vraf causes non-negligible fluctuations due to variations in the size of the pair of differential input MO5FETs due to manufacturing variations, changes in the impurity concentration of the gate polysilicon, and the like.
上記ＭＯ５差動アンプ１０には、出力電圧Ｖｒｅｇを抵
抗分割し、抵抗分割された電圧をその負入力端子に出力
することによって基準電圧Ｖ ｒ ｅｆとの比較に供す
るトリミング抵抗回路９が接続される。A trimming resistor circuit 9 is connected to the MO5 differential amplifier 10, which divides the output voltage Vreg by resistors and outputs the resistor-divided voltage to its negative input terminal for comparison with a reference voltage V r ef. .
トリミング抵抗回路９は、基準電圧Ｖ ｒ ｅ ｆの製
造ばらつきに応じてトリミングされることによりその抵
抗値が調整可能な構成で、特に制限されないが、それぞ
れ同じ抵抗値に設定された複数の調整抵抗Ｒａｉ〜Ｒａ
、が直列接続されて成るｍｕ抵抗体Ｒａと、調整抵抗体
Ｒａに直列接続された基準抵抗Ｒｓを含む、なお、調整
抵抗体Ｒａと基準抵抗Ｒｓの間はＭＯ５差動アンプ１０
の負入力端子に接続される。The trimming resistor circuit 9 has a configuration in which its resistance value can be adjusted by trimming according to manufacturing variations in the reference voltage V r e f, and includes, but is not particularly limited to, a plurality of adjustment resistors each set to the same resistance value. Rai〜Ra
, are connected in series, and a reference resistor Rs is connected in series to the adjustment resistor Ra.The MO5 differential amplifier 10 is connected between the adjustment resistor Ra and the reference resistor Rs.
connected to the negative input terminal of
ここで、上記ＭＯ５差動アンプ１０は、その面入力端子
間の誤差電圧（基準電圧Ｖｒｅｆとトリミング抵抗回路
９からの出力電圧との差）に基づいてこれを増幅し、そ
の出力に応じてＭＯ５ＦＥＴＱ８のオン抵抗を制御する
ことによって出力電圧Ｖｒｅｇを安定化する。斯るＭＯ
８差動アンプ１ｏを備える安定化電源回路７の出力電圧
Ｖ ｒ ｅｇは、上記ＭＯ５差動アンプ１ｏの利得を無
限大と仮定するなら、上記基準抵抗Ｒｓに対する調整抵
抗体Ｒａ及び基準抵抗Ｒｓの比と基準電圧Ｖｒｅｆとの
積に等しくなるように安定化される。Here, the MO5 differential amplifier 10 amplifies the error voltage between its surface input terminals (the difference between the reference voltage Vref and the output voltage from the trimming resistor circuit 9), and depending on the output, MO5FETQ8 The output voltage Vreg is stabilized by controlling the on-resistance of the Vreg. Such MO
If the gain of the MO5 differential amplifier 1o is assumed to be infinite, the output voltage V r eg of the stabilized power supply circuit 7 equipped with the 8 differential amplifier 1o is determined by the difference between the adjustment resistor Ra and the reference resistor Rs with respect to the reference resistor Rs. It is stabilized to be equal to the product of the ratio and the reference voltage Vref.
この観点から、上記一つの調整抵抗Ｒａ１．・・・。From this point of view, the one adjustment resistor Ra1. ....
Ｒａ、及び基準抵抗Ｒｓの値は、特に制限されないが、
次のように設定することができる。たとえば。The values of Ra and reference resistance Rs are not particularly limited, but
It can be set as follows. for example.
ＭＯ８差動アンプ１０の基準電圧Ｖ ｒ ｅ ｆがその
許容製造ばらつきを含めＡｆａ（Ｖ）、液晶ディスプレ
イ４の最適動作電圧を考慮した出力電圧Ｖｒｅｇの最適
値がＢ （Ｖ〕とする（但し、ＢＡＡ）。It is assumed that the reference voltage V r e f of the MO8 differential amplifier 10 is Afa (V) including its allowable manufacturing variation, and the optimum value of the output voltage Vreg considering the optimum operating voltage of the liquid crystal display 4 is B (V) (however, BAA).
このとき、ＭＯ８差動アンプ１０の基準電圧Ｖｒｅｆが
Ａ（Ｖ）のときは（１）式を満足するようにし１、ＭＯ
８差動アンプ１０の基準電圧Ｖｒｅｆがその製造ばらつ
きによってＡ−ａ（Ｖ）のときは（２）式をほぼ満足す
るようにし１ＭＯ８差動アンプ１０の基準電圧Ｖｒｅｆ
がその製造ばらつきによってＡ＋ａ（Ｖ）のときは（３
）式をほぼ満足するように適宜設定することができる。At this time, when the reference voltage Vref of the MO8 differential amplifier 10 is A (V), the formula (1) is satisfied.
When the reference voltage Vref of the 8-8 differential amplifier 10 is A-a (V) due to manufacturing variations, the reference voltage Vref of the 1-MO8 differential amplifier 10 is set so that it almost satisfies equation (2).
is A+a(V) due to manufacturing variations, then (3
) can be appropriately set so as to substantially satisfy the equation.
（（Ｒａ、 ＋ Ｒａ、 ＋ Ｒａ３＋ Ｒａ、）／
Ｒｓ ） Ａ 二Ｂ ・・−（１）（（Ｒａ１＋Ｒａ、
＋Ｒａ３＋Ｒａ、＋Ｒａ、＋Ｒａ。((Ra, + Ra, + Ra3+ Ra,)/
Rs) A two B...-(1)((Ra1+Ra,
+Ra3+Ra, +Ra, +Ra.
＋１Ｒａｔ＋Ｒａ５）／Ｒｓ）（Ａ−６）＝Ｂ、、、、
＋・・・ｍ（２）ＣＲａｘ／ Ｒｓ ）（Ａ ＋ ａ
）＝Ｂ・・・・・・・・・・・・・・・・・・・・・・
・・（３）したがって、一つの調整抵抗Ｒａ、、・・・
、Ｒａ、及び基準抵抗Ｒｓの値をこのように設定してお
くと、基準電圧Ｖｒｅｆの製造ばらつきに応じて調整抵
抗Ｒａ、、・・・、 Ｒａ、の数を選択すれば、基準電
圧ＶｒｅｆがＡ＋ａ（Ｖ〕のようにその許容範囲内でば
らついても、これに起因する出力電圧Ｖ ｒ ｅ ｇの
ばらつきは、何等抵抗調整をしない場合の出力電圧Ｖｒ
ａｇのばらつきである士ａＢ／Ａ（Ｖｌよりも小さくな
り、液晶ディスプレイ４の正常動作電圧の範囲とされる
。+1Rat+Ra5)/Rs)(A-6)=B...
+...m(2)CRax/Rs)(A+a
)=B・・・・・・・・・・・・・・・・・・・・・
...(3) Therefore, one adjustment resistor Ra,...
, Ra, and the reference resistor Rs are set in this manner, the reference voltage Vref can be adjusted by selecting the number of adjusting resistors Ra, ..., Ra, according to manufacturing variations in the reference voltage Vref. Even if there is variation within the allowable range like A+a(V), the variation in the output voltage V r e g caused by this will be the same as the output voltage V r when no resistance adjustment is made.
The variation in ag is smaller than aB/A(Vl) and is within the normal operating voltage range of the liquid crystal display 4.
上記トリミング抵抗回路９においては、所定の調整抵抗
Ｒａ□、・・・、 Ｒａ、を選択できるようにするため
、一つの調整抵抗Ｒａｉ、・・・、Ｒａ、の値に対して
２の累乗倍の抵抗値を採る位置毎にリードＬ１〜Ｌ４が
設けられる。この実施例にしたがえば、上記リードＬ１
は調整抵抗Ｒａ、とＲａ２の間から引き出され、リード
Ｔ、 ２は調整抵抗Ｒａ２とＲａ、の間から引き出され
、リードし３は調整抵抗Ｒａ、と■くａ、の間から引き
出され、リードし４は調整抵抗Ｒａ８と出力電圧Ｖｒｅ
ｇの出力端子との間から引き出される。隣接したリード
Ｉ、１．・・・、Ｌ４の間には、ジュール熱によって溶
断可能な可溶体ＭＪ。In the trimming resistor circuit 9, in order to be able to select a predetermined adjustment resistor Ra□, . . . , Ra, the value of one adjustment resistor Rai, . Leads L1 to L4 are provided at each position where the resistance value is taken. According to this embodiment, the lead L1
is pulled out from between adjusting resistors Ra and Ra2, lead T2 is pulled out from between adjusting resistors Ra2 and Ra, lead 3 is pulled out from between adjusting resistors Ra, and 4 is the adjustment resistor Ra8 and the output voltage Vre
It is pulled out from between the output terminal of g. Adjacent leads I, 1. ..., between L4 is a fusible body MJ that can be fused by Joule heat.
・・・、Ｍ３が接続される。可溶体Ｍ１〜Ｍ３は、特に
制限されないが、ヒユーズ、アルミニウム又は高抵抗ポ
リシリコンなどによって形成される。..., M3 is connected. The fusible bodies M1 to M3 are formed of, but not limited to, a fuse, aluminum, high resistance polysilicon, or the like.
所望の調整抵抗Ｒａ１．・・・、Ｒａ、を選択するには
、選択すべき調整抵抗Ｒａユ、・・・、 Ｒａ、の両端
に位置するリードＬｌ、・・・、Ｌ４に、所定の電圧を
印加すればよい。これによって、そのリード間に位置す
る可溶体ＭＪ、・・・、Ｍ３が溶断され、溶断された可
溶体Ｍ１．・・・、Ｍ３に並列な調整抵抗Ｒａ、。Desired adjustment resistance Ra1. ..., Ra, by applying a predetermined voltage to the leads Ll, ..., L4 located at both ends of the adjusting resistors Ra, ..., Ra to be selected. As a result, the fusible bodies MJ, . . . , M3 located between the leads are fused, and the fused bodies M1 . ..., an adjustment resistor Ra in parallel with M3.
・・・、Ｒａ、が電流経路とされる。このように所望の
調整抵抗Ｒａ工、・・・、Ｒａｓは簡単に選択される。..., Ra are current paths. In this way, the desired adjustment resistance Ra, . . . , Ras is easily selected.
特に、この実施例にしたがえば、一つの調整抵抗Ｒｈ、
・・・、 Ｒａ、の値に対して２の累乗倍の抵抗値を採
る位置毎にリード１．１−・・丁、４が設もつられるか
ら、調整抵抗Ｒａ、、・・・、 Ｒａ、の組合せは２゛
通り↑１）る、二とができ、限られた数の調整抵抗Ｒａ
１〜Ｒ〜とり一ドｒ４１〜丁、４によって、ｆｔ大限
の組合せ数でトリミング抵抗回路９の抵抗調整を行うこ
とができる。In particular, according to this embodiment, one regulating resistor Rh,
. . . Since leads 1, 1 to 4 are provided at each position where the resistance value is a power of 2 times the value of Ra, the adjustment resistors Ra, . . . Ra, There are 2 combinations of ↑1) and 2, and a limited number of adjustment resistors Ra.
The resistance of the trimming resistor circuit 9 can be adjusted with the maximum number of combinations of ft by using 1 to R to r41 to d and 4.
しかも調整抵抗Ｒａｌ、・・・、Ｒａ、は同一のものが
複数使用されでいるから、トリミング抵抗回路９の抵抗
値は（１）〜（３）式に示すように基準抵抗Ｒ５に対す
る調整抵抗Ｒａｉ、・・・、 Ｒａ、の数の比ｅ決まる
。したがって、１−リミング抵抗回路９による抵抗調整
は極めて高精度になる。Moreover, since a plurality of the same adjusting resistors Ral, . ,..., Ra, the number ratio e is determined. Therefore, the resistance adjustment by the 1-rimming resistor circuit 9 becomes extremely accurate.
さらに、トリミング抵抗回路９にはゲート回路が使用さ
れていないので低電圧動作が可能である。Furthermore, since no gate circuit is used in the trimming resistor circuit 9, low voltage operation is possible.
よって、このトリミング抵抗回路９は、太陽電池のよう
にその出力電圧が光度によって比較的大きく変化するよ
うな電圧を安定化する回路には最適である。Therefore, this trimming resistor circuit 9 is most suitable for a circuit that stabilizes a voltage such as a solar cell whose output voltage changes relatively largely depending on the luminous intensity.
次に、上記実施例の全体的な作用を説明する。Next, the overall operation of the above embodiment will be explained.
先ず、トリミング抵抗回路９においては、ＭＯＳ差動ア
ンプ１０の基１ｆｆｉ圧Ｖ ｒ ｅ ｆのばらつきに応
じて所定の調整抵抗Ｒａ、〜Ｒａ、が選択される。First, in the trimming resistor circuit 9, predetermined adjustment resistors Ra, .
上述したように、基準電圧Ｖ ｒ ｅ ｆに許容誤差が
ないときは調整抵抗Ｒａ、〜Ｒａ４が選択され、基準電
圧Ｖ ｒ ｅ ｆがそのばらつき許容値の下限にあると
きは調整抵抗Ｒａ工〜Ｒａ、が選択され、基準電圧Ｖ
ｒ ｅ ｆがそのばらつき許容値の上限にあるときは調
整抵抗Ｒａ、が選択される。基＄電圧Ｖ ｒ ｅ ｆの
誤差が各許容値の中間にあるときはその誤差に応じて比
例配分した抵抗に最も近くなるように調整抵抗Ｒａ、、
・・・、 Ｒａ、を選択する。As described above, when the reference voltage V r e f has no tolerance, the adjustment resistors Ra, ~Ra4 are selected, and when the reference voltage V r e f is within the lower limit of its variation tolerance, the adjustment resistors Ra ~ Ra are selected. Ra, is selected and the reference voltage V
When r e f is at the upper limit of its variation tolerance, adjustment resistor Ra is selected. When the error in the base voltage V r e f is between the allowable values, the adjustment resistor Ra is adjusted so that it is closest to the resistance proportionally distributed according to the error.
..., select Ra.
調整抵抗Ｒａ、、・・・、Ｒａ、の選択動作、すなわち
トリミング処理は、選択されるべき調整抵抗Ｒａ、。The selection operation of the adjustment resistors Ra, .
・・・、Ｒａｓの両側に位置するリードＬｌ、・・・、
Ｌ４に所定の電圧が印加されて行わわる。電圧が印加さ
れると両リード間に位置する可溶体Ｍｌ、・・・Ｍ３が
溶断されることによって所定の調整抵抗Ｒａ工。..., leads Ll located on both sides of Ras, ...,
This is done by applying a predetermined voltage to L4. When a voltage is applied, the fusible elements M1, .
・・・、Ｒａｓが簡単に選択される。..., Ras is easily selected.
ところで、ＭＯＳ差動アンプ１０は、その両入力端子間
の誤差電圧に基づいてこれを増幅し、その出力に応じて
ＭＯ８ＦＥＴＱＩ３のオン抵抗を制御することによって
出力電圧Ｖｒｅｇを安定化する。たとえば、出力電圧Ｖ
ｒ Ｑ ｇが低下すると。By the way, the MOS differential amplifier 10 stabilizes the output voltage Vreg by amplifying the error voltage between its two input terminals and controlling the on-resistance of the MO8FETQI3 according to the output thereof. For example, the output voltage V
When r Q g decreases.
誤差電圧が増大され、これによって出力電圧Ｖｒｅｇの
低下が補われる。また、出力電圧Ｖ ｒ （４ｇが上昇
すると、誤差電圧が減少され、これによって出力電圧Ｖ
ｒｅｇの上昇分が押さえられる。このため、ＭＯＳ差動
アンプ１０の基＄電圧Ｖ ｒ ｅｆがそのばらつき許容
値の中央値よりも小さい場合には、ＭＯＳ差動アンプ１
０の入力端子間の誤差電圧が、基準電圧Ｖ ｒ ｅ ｆ
に誤差のないものに比べて小さくなるから、これを放置
すると、旨゛い換えるなら、上記ｌ−リミング抵抗回路
９で抵抗調整を行わないなら、出力電圧Ｖ ｒ ｅ Ｋ
はその分減少し、その結果出力電圧Ｖｒｅ ｇは液晶デ
ィスプレイの適正動作電圧を下まわってしまう。Ｍ Ｏ
Ｓ差動アンプ１、Ｏの基４電圧Ｖ ｒ ｅ ｆがそのば
らつき許容値の中央値よりも大きい場合には、逆に出力
電圧Ｖ Ｐ ｅ ｇが液晶ディスプレイの適正動作電圧
を越える。The error voltage is increased to compensate for the drop in output voltage Vreg. Also, when the output voltage V r (4g) increases, the error voltage decreases, which causes the output voltage V
The increase in reg is suppressed. Therefore, when the base voltage V r ef of the MOS differential amplifier 10 is smaller than the median value of its variation tolerance, the MOS differential amplifier 1
The error voltage between the input terminals of 0 is the reference voltage V r e f
If this is left as it is, the output voltage V r e K will be smaller than that without any error.
decreases accordingly, and as a result, the output voltage Vreg falls below the proper operating voltage of the liquid crystal display. M.O.
If the base 4 voltage V r e f of the S differential amplifiers 1 and 0 is larger than the median value of the permissible variation value, the output voltage V P e g exceeds the proper operating voltage of the liquid crystal display.
本実施例においては、上述のように、基準電圧Ｖｒｅｆ
のばらつきに応じてトリミング抵抗回路９の抵抗値が調
整されている。たとえば、基準電圧Ｖ ｒ ｅ ｆがそ
のばらつき許容値の中央値よりも小さいときは、調整抵
抗Ｒａ□〜Ｒａ４のほかに更に所定の調整抵抗Ｒａ！ｉ
ｔ・・・、Ｒａ、が組み合わされ追加選択されることに
よって、その抵抗値が増大される。したがって、その分
だけトリミング抵抗回路９からＭＯ８差動アンプ１０に
入力される電圧が小さくなり、ＭＯ５差動アンプ１０の
入力端子間の誤差電圧は基準電圧Ｖｒｅｆに誤差のない
場合とほぼ同等にされる。また、上記とは逆に基準電圧
Ｖ ｒ ｅ ｆがそのばらつき許容値の中央値よりも大
きいときは、調整抵抗Ｒａ１〜Ｒａ、のうちの所定のも
のが組合せ選択されることによって、その抵抗値が減少
される。したがって、この場合にも。In this embodiment, as described above, the reference voltage Vref
The resistance value of the trimming resistor circuit 9 is adjusted depending on the variation in the trimming resistor circuit 9. For example, when the reference voltage V r e f is smaller than the median value of its variation tolerance, a predetermined adjustment resistor Ra! is added in addition to the adjustment resistors Ra□ to Ra4. i
By combining and additionally selecting t..., Ra, the resistance value is increased. Therefore, the voltage input from the trimming resistor circuit 9 to the MO8 differential amplifier 10 is reduced by that amount, and the error voltage between the input terminals of the MO5 differential amplifier 10 is made almost the same as when there is no error in the reference voltage Vref. Ru. Contrary to the above, when the reference voltage V r e f is larger than the median value of its variation tolerance, the resistance value is adjusted by selecting a combination of predetermined ones of the adjustment resistors Ra1 to Ra. is reduced. So also in this case.
その分だけトリミング抵抗回路９からＭＯ８差動アンプ
１０に入力される電圧が大きくなり、ＭＯ８差動アンプ
１０の入力端子間の誤差電圧は基準電圧Ｖ ｒ ｅ ｆ
に誤差のない場合とほぼ同等にされる。この結果出力電
圧Ｖｒｅｇは、液晶ディスプレイの適正動作電圧が維持
される。The voltage input from the trimming resistor circuit 9 to the MO8 differential amplifier 10 increases accordingly, and the error voltage between the input terminals of the MO8 differential amplifier 10 becomes the reference voltage V r e f
is almost the same as when there is no error. As a result, the output voltage Vreg is maintained at a proper operating voltage for the liquid crystal display.
したがって、上記実施例においては、基準電圧Ｖｒｅｆ
がその製造上ばらついていても、そのばらつきを調整抵
抗Ｒａ工、・・・、 Ｒａ、の組合せ選択によって簡単
に吸収することができ、安定化電源回路７を含む半導体
集積回路装置の歩留まりを向上させることができる。Therefore, in the above embodiment, the reference voltage Vref
Even if there is variation in the manufacturing process, this variation can be easily absorbed by selecting a combination of adjusting resistors Ra,..., Ra, improving the yield of semiconductor integrated circuit devices including the stabilized power supply circuit 7. can be done.
以上説明したことから明らかなように、本願において開
示された発明によれば、以下の効果を得るものであるる
（１）液晶ディスプレイに供給すべき駆動電圧を出力す
る出力端子の電圧を抵抗分割するものでトリミングによ
って抵抗値をＷＲ整可能なトリミング抵抗回路を安定化
電源回路に設けることにより。As is clear from the above explanation, according to the invention disclosed in this application, the following effects are obtained: (1) The voltage of the output terminal that outputs the drive voltage to be supplied to the liquid crystal display is divided by resistance. By providing the stabilized power supply circuit with a trimming resistor circuit that can adjust the resistance value WR by trimming.
増幅器の基準電圧がその製造上ばらついていても、その
ばらつきを簡単に吸収することができ、安定化電源回路
を含む半導体集積回路装置の歩留まりを向上させること
ができる。Even if the reference voltage of the amplifier varies due to manufacturing, the variation can be easily absorbed, and the yield of semiconductor integrated circuit devices including a stabilized power supply circuit can be improved.
く２）特に、所定の抵抗値に対して２の累乗倍の抵抗値
を採る位置毎に適宜組合わせて選択可能な調整抵抗体を
含むトリミング抵抗回路を採用すれば、限られたスペー
スであっても最大限の範囲で抵抗調整を行うことができ
る。2) In particular, if a trimming resistor circuit including adjustable resistors that can be selected in appropriate combinations for each position that takes a resistance value that is a power of 2 with respect to a predetermined resistance value is adopted, the space is limited. resistance can be adjusted within the maximum range.
（３）特に、それぞれ同じ抵抗値が設定された複数の調
整抵抗によって調整抵抗体を構成すれば、トリミング抵
抗回路の抵抗値が調整抵抗の数の比に基づいて決まるか
ら、トリミング抵抗回路による抵抗調整は極めて高精度
になる。(3) In particular, if the adjusting resistor is configured with a plurality of adjusting resistors each having the same resistance value, the resistance value of the trimming resistor circuit is determined based on the ratio of the number of adjusting resistors. The adjustment becomes extremely precise.
以上本発明者によってなされた発明を実施例に基づき具
体的に説明したが１本発明は上記実施例に限定されず、
その要旨を逸脱しない範囲において種々変更可能である
。たとえば、上記実施例のトリミング抵抗回路は、可溶
体を溶断してトリミングする形式のものであるが、レー
ザトリミングなどの手段を介して直接調整抵抗体の寸法
を変える構成でもよい、また、調整抵抗体は、同一の抵
抗値を有する複数の調整抵抗によって構成したが、これ
に限定されるものではない。Although the invention made by the present inventor has been specifically explained above based on Examples, the present invention is not limited to the above Examples.
Various changes can be made without departing from the gist of the invention. For example, although the trimming resistor circuit of the above embodiment is of a type in which trimming is performed by cutting the fusible body, it is also possible to directly change the dimensions of the adjusting resistor through means such as laser trimming. Although the body is constituted by a plurality of adjustment resistors having the same resistance value, the present invention is not limited thereto.
以上の説明では主として本発明者によってなされた発明
をその背景となった利用分野であるセグメント型液晶デ
ィスプレイを有する電卓に適用した場合について説明し
たが、それに限定されるものではなく、マトリクス型液
晶ディスプレイを有する電卓やその他太陽電池で駆動さ
れる種々の製品にも適用することができ、要は非安定な
電圧を入力する半導体集積回路装置であればどのような
ものにも利用可能である。In the above explanation, the invention made by the present inventor was mainly applied to a calculator having a segment type liquid crystal display, which is the background field of application, but the present invention is not limited to this. The present invention can be applied to calculators and various other products driven by solar cells.In short, it can be applied to any semiconductor integrated circuit device that inputs an unstable voltage.
第１図は本発明の一実施例を適用した電卓の構成ブロッ
ク図、
第２図は上記電卓に含まれる安定化電源回路の一例を示
す回路図である。
４・・・液晶ディスプレイ、６・・・太陽電池、７・・
・安定化電源回路、Ｑ８・・・ＭＯＳＦＥＴ （電圧制
御手段）、９・・・トリミング抵抗回路、１０・・・Ｍ
Ｏ８差動アンプ（増幅器）、Ｒｓ・・・基準抵抗、Ｒａ
・・・調整抵抗体、Ｒａ１〜Ｒａ、・・・調整抵抗、Ｌ
ｌ〜Ｌ４・・・リード、Ｍ １〜Ｍ ３−＝ ’ｉｉ工
溶体、Ｖ ｒ ｅ ｆ−Ｍ準電圧。
第 １ 図FIG. 1 is a block diagram of a calculator to which an embodiment of the present invention is applied, and FIG. 2 is a circuit diagram showing an example of a stabilized power supply circuit included in the calculator. 4...Liquid crystal display, 6...Solar cell, 7...
・Stabilized power supply circuit, Q8...MOSFET (voltage control means), 9...trimming resistance circuit, 10...M
O8 differential amplifier (amplifier), Rs...Reference resistance, Ra
...adjustment resistor, Ra1~Ra, ...adjustment resistor, L
l~L4... Lead, M1~M3-='ii engineering solution, Vref-M quasi-voltage. Figure 1
Claims (1)
スプレイに供給すべき駆動電圧を出力する出力端子との
間に設けられる電圧制御手段と、出力端子の電圧を抵抗
分割するものでトリミングによって抵抗値を調整可能な
トリミング抵抗回路と、このトリミング抵抗回路からの
出力と基準電圧との比較結果に基づいて上記電圧制御手
段をフィードバック制御する増幅器とを具備することを
特徴とする半導体集積回路装置。 ２、上記トリミング抵抗回路は、直列接続された基準抵
抗及び調整抵抗体と、所定の抵抗値に対して２の累乗倍
の抵抗値を採る位置毎に上記調整抵抗体に設けられたリ
ードと、各リード間に接続されジュール熱によって溶断
可能な可溶体とを具備することを特徴とする特許請求の
範囲第１項記載。 の半導体集積回路装置。 ３、上記調整抵抗体は、それぞれ同じ抵抗値に設定され
た複数の調整抵抗が直列接続されてなるものであること
を特徴とする特許請求の範囲第２項記載の半導体集積回
路装置。 ４、上記調整抵抗は、負荷ＭＯＳＦＥＴであることを特
徴とする特許請求の範囲第３項記載の半導体集積回路装
置。 ５、上記可溶体は、高抵抗ポリシリコンから成るもので
あることを特徴とする特許請求の範囲第２項記載の半導
体集積回路装置。[Claims] 1. Voltage control means provided between an input terminal that receives voltage from a rechargeable battery element and an output terminal that outputs a driving voltage to be supplied to the liquid crystal display, and voltage control means that divides the voltage at the output terminal by resistance. It is characterized by comprising a trimming resistance circuit whose resistance value can be adjusted by trimming, and an amplifier which performs feedback control of the voltage control means based on a comparison result between the output from the trimming resistance circuit and a reference voltage. Semiconductor integrated circuit device. 2. The trimming resistor circuit includes a reference resistor and an adjustment resistor connected in series, and a lead provided on the adjustment resistor at each position where a resistance value is a power of 2 times a predetermined resistance value. The method according to claim 1, further comprising a fusible member connected between each lead and capable of being fused and cut by Joule heat. semiconductor integrated circuit devices. 3. The semiconductor integrated circuit device according to claim 2, wherein the adjusting resistor is formed by connecting a plurality of adjusting resistors in series, each of which is set to the same resistance value. 4. The semiconductor integrated circuit device according to claim 3, wherein the adjustment resistor is a load MOSFET. 5. The semiconductor integrated circuit device according to claim 2, wherein the fusible body is made of high-resistance polysilicon.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60208680A JPH0752261B2 (en) | 1985-09-24 | 1985-09-24 | Semiconductor integrated circuit device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60208680A JPH0752261B2 (en) | 1985-09-24 | 1985-09-24 | Semiconductor integrated circuit device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6269240A true JPS6269240A (en) | 1987-03-30 |
| JPH0752261B2 JPH0752261B2 (en) | 1995-06-05 |
Family
ID=16560285
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60208680A Expired - Fee Related JPH0752261B2 (en) | 1985-09-24 | 1985-09-24 | Semiconductor integrated circuit device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0752261B2 (en) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH08507164A (en) * | 1992-12-23 | 1996-07-30 | ガオ ゲゼルシャフト フェア アウトマツィオンウント オルガニザツィオン ミット ベシュレンクテル ハフツング | System for checking the authenticity of data carriers |
| US6013940A (en) * | 1994-08-19 | 2000-01-11 | Seiko Instruments Inc. | Poly-crystalline silicon film ladder resistor |
| US7215176B2 (en) | 2003-09-29 | 2007-05-08 | Seiko Epson Corporation | Analog value adjustment circuit, display driver circuit, and method of adjusting analog value |
| WO2009122484A1 (en) * | 2008-03-31 | 2009-10-08 | パイオニア株式会社 | Display device |
| JP2012147029A (en) * | 2012-05-07 | 2012-08-02 | Pioneer Electronic Corp | Organic el device |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5689791A (en) * | 1979-12-24 | 1981-07-21 | Suwa Seikosha Kk | Regulated power supply for liquiddcrystal displayyunit |
| JPS59222889A (en) * | 1983-05-31 | 1984-12-14 | シャープ株式会社 | Lquid crystal driving system |
-
1985
- 1985-09-24 JP JP60208680A patent/JPH0752261B2/en not_active Expired - Fee Related
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5689791A (en) * | 1979-12-24 | 1981-07-21 | Suwa Seikosha Kk | Regulated power supply for liquiddcrystal displayyunit |
| JPS59222889A (en) * | 1983-05-31 | 1984-12-14 | シャープ株式会社 | Lquid crystal driving system |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH08507164A (en) * | 1992-12-23 | 1996-07-30 | ガオ ゲゼルシャフト フェア アウトマツィオンウント オルガニザツィオン ミット ベシュレンクテル ハフツング | System for checking the authenticity of data carriers |
| US6013940A (en) * | 1994-08-19 | 2000-01-11 | Seiko Instruments Inc. | Poly-crystalline silicon film ladder resistor |
| US7215176B2 (en) | 2003-09-29 | 2007-05-08 | Seiko Epson Corporation | Analog value adjustment circuit, display driver circuit, and method of adjusting analog value |
| WO2009122484A1 (en) * | 2008-03-31 | 2009-10-08 | パイオニア株式会社 | Display device |
| JP4991933B2 (en) * | 2008-03-31 | 2012-08-08 | パイオニア株式会社 | Organic EL device |
| JP2012147029A (en) * | 2012-05-07 | 2012-08-02 | Pioneer Electronic Corp | Organic el device |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0752261B2 (en) | 1995-06-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0031678B1 (en) | A voltage regulator for a liquid crystal display | |
| US9886045B2 (en) | Voltage regulator equipped with an overcurrent protection circuit capable of adjusting a limited current and a short-circuited current | |
| JP3144700B2 (en) | Ring oscillator, ring oscillator compensation circuit, and ring oscillator compensation method | |
| US10067522B2 (en) | Reference voltage generation circuit, regulator, and semiconductor device | |
| JPH0793006B2 (en) | Internal power supply voltage generation circuit | |
| JPH10260746A (en) | Band gap reference circuit and method therefor | |
| EP1644783B1 (en) | Semiconductor device with high-breakdown-voltage regulator | |
| JP2008021726A (en) | Trimming circuit, and semiconductor device | |
| JPS6269240A (en) | Semiconductor integrated circuit device | |
| JPH0865063A (en) | Semiconductor integrated circuit | |
| TWI629581B (en) | Voltage regulator | |
| JP7265140B2 (en) | Semiconductor device for power supply control, output voltage variable power supply device, and design method | |
| US4163161A (en) | MOSFET circuitry with automatic voltage control | |
| US4068148A (en) | Constant current driving circuit | |
| US6940338B2 (en) | Semiconductor integrated circuit | |
| US8791686B2 (en) | Constant output reference voltage circuit | |
| JPH1167931A (en) | Reference voltage generating circuit | |
| US11841728B2 (en) | Integrated circuit and semiconductor module | |
| JP4868868B2 (en) | Reference voltage generator | |
| JP4717246B2 (en) | Semiconductor device | |
| US10205031B2 (en) | Semiconductor device having resistance voltage dividing circuit | |
| JP5646166B2 (en) | Power circuit | |
| JP3983754B2 (en) | Semiconductor device having overheat protection circuit and electronic circuit using the same | |
| JP3764848B2 (en) | Semiconductor device | |
| JP4285266B2 (en) | Constant current control circuit device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |