JPS6267479A - Dot matrix system display unit - Google Patents

Dot matrix system display unit

Info

Publication number
JPS6267479A
JPS6267479A JP60209084A JP20908485A JPS6267479A JP S6267479 A JPS6267479 A JP S6267479A JP 60209084 A JP60209084 A JP 60209084A JP 20908485 A JP20908485 A JP 20908485A JP S6267479 A JPS6267479 A JP S6267479A
Authority
JP
Japan
Prior art keywords
transistor
pixel
circuit
signal
terminal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP60209084A
Other languages
Japanese (ja)
Other versions
JPH0697380B2 (en
Inventor
Katahiro Yoshimura
吉村 方宏
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Priority to JP60209084A priority Critical patent/JPH0697380B2/en
Publication of JPS6267479A publication Critical patent/JPS6267479A/en
Publication of JPH0697380B2 publication Critical patent/JPH0697380B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Abstract

PURPOSE:To enable selection at a high quality, by incorporating a decision circuit capable of varying a decision level by an external signal to permit the detection of difference and variations in the driving capacity of a transistor according to the results of responding to a plurality of decision levels. CONSTITUTION:A reference level for deciding on the quality of a circuit at a pixel section is applied to a set terminal 12 of a decision circuit 4 from an external terminal Vs and a test operation is started. In the operation, an input control transistor Trin, a train selection transistor Tr4 and a writing transistor Tr1 are closed and a signal is inputted from a terminal Vv to be stored into a storage capacitance Cv. The voltage level at an output terminal T' where the stored signal is read out is compared with the reference level by the decision circuit to decide on the driving capacity of a corresponding pixel. Upon the completion of testing over the entire surface, the reference level is altered several times as required and the same test is carried out. This enables the discrimination of variations in the driving capacity of a transistor at the pixel part.

Description

【発明の詳細な説明】 〈産業上の利用分野〉 本発明は、ドット・マトリックス状に配設した単位画素
毎に、表示体駆動トランジスタ、書き込みトランジスタ
および読み出しトランジスタを備えたテスト可能なドッ
ト・マトリックス方式表示装置に関するものである。
[Detailed Description of the Invention] <Industrial Application Field> The present invention provides a testable dot matrix, which includes a display drive transistor, a write transistor, and a read transistor for each unit pixel arranged in a dot matrix. This invention relates to a method display device.

〈従来の技術〉 従来、トノ1−・マトリックス方式の表示装置のろう各
単位画素毎に表示体駆動トランジスタを有する表示装置
において、各画素の良、不良を判断する手段としては、
表示装置を作製j−で実際2こ表示を行なって判断する
方法によっていたが、特開昭57−99688号公報に
記載の技術における読み出しトランジスタを各画素毎に
設ける手段により電気的なテストが可能とな、った。し
かし7ながら、この方法によると、各画素に駆動トラン
ジスタの“開”又は“閉”に対応するデータを書き込み
、次に駆動トランジスタの状態を検知するために読み出
しトランジスタを通して外部の判定回路を駆動する時、
外部との接続線の容量や抵抗等の負荷が大きく、1画素
当りの判定に時間を要するという欠点がある。
<Prior Art> Conventionally, in a matrix-type display device having a display drive transistor for each unit pixel, the means for determining whether each pixel is good or bad is as follows:
The method used to make a display device was to actually perform two displays and make a judgment, but electrical testing is now possible by providing a readout transistor for each pixel using the technique described in Japanese Patent Application Laid-Open No. 57-99688. It was. However, according to this method, data corresponding to "open" or "close" of the drive transistor is written in each pixel, and then an external determination circuit is driven through the readout transistor to detect the state of the drive transistor. Time,
The disadvantage is that the load such as the capacitance and resistance of the connection line with the outside is large, and it takes time to make a determination for each pixel.

そこで、本1頭と同一出願人は、前記欠点を解消したド
ット・マトリックス方式表示装置を案出し、昭和60年
7月5日付けで既に出願している。この表示装置を第3
図面の簡単な説明すると、ドット・マトリックス状に配
置された表示素子3が垂直走査回路1および水平走査回
路2によって駆動されるものにおいて、各表示素子3毎
に、書き込みトランジスタTr 1.表示体駆動トラン
ジスタTr2.読み出しトランジスタTr3および入力
信号蓄積容量CVが設けられ、列選択トランジスタTr
4により選択される。ある画素をテストする場合、今仮
に例示した第1列第j行の画素をテストする場合に付い
て考えると、各トランジスタTr2.Tr3.Tr4.
制御トランジスタTrsw、および負荷素子Reにより
インバータが形成される。この時、回路が正常であれば
、蓄積容量Cvに蓄積された信号に応じてインバータの
端子T′の電位が決まる。こうして決定された端子T′
の電位の高、低をインパークから成る判定回路1nvで
判定し、その結果を出力制御トランジスタT r o 
u tを通して出力する。この時、判定回路)nvの回
路の設計において充分に外部を駆動できるよう定数を決
定する事で、外に接続される負荷の駆動を容易にする事
ができ、テストが高速化されるものである。
Therefore, the same applicant as the author devised a dot matrix type display device that solved the above-mentioned drawbacks, and filed an application on July 5, 1985. This display device can be
To briefly explain the drawings, in a device in which display elements 3 arranged in a dot matrix are driven by a vertical scanning circuit 1 and a horizontal scanning circuit 2, each display element 3 has a write transistor Tr1. Display drive transistor Tr2. A readout transistor Tr3 and an input signal storage capacitor CV are provided, and a column selection transistor Tr3 is provided.
4 is selected. When testing a certain pixel, if we consider the case of testing the pixel in the first column and jth row, as shown in the example above, each transistor Tr2. Tr3. Tr4.
An inverter is formed by the control transistor Trsw and the load element Re. At this time, if the circuit is normal, the potential of the terminal T' of the inverter is determined according to the signal stored in the storage capacitor Cv. The terminal T′ determined in this way
A determination circuit 1nv consisting of an impark determines whether the potential of
Output through ut. At this time, by determining the constants that can sufficiently drive the external circuit in the design of the judgment circuit (nv), it is possible to easily drive the externally connected load, which speeds up the test. be.

〈発明が解決しようとする問題点〉 前記表示装置は、単位画素の良、不良の判定を高速化で
きる顕著な効果を奏するものであるが、僅かに問題が残
る。即ち、前記装置では、各画素を構成するトランジス
タの短絡や断線の判断は可能であるが、判定回路1nv
の“良”および“不良”の判定レベルが常に一定であっ
て変更不可能であるため、各トランジスタの駆動能力の
差を検出するのが困難である。ところで、この種の表示
装置においては、各画素毎の表示の輝度1反射率および
透過率等の微妙な差が表示の品位を損なって不良品とな
るが、前述のトランジスタの駆動能力の差はこの表示の
微妙な差の原因となる。従って、前述の装置によるテス
トでは、高品位の表示装置であるか、又は若干品位に欠
陥のある表示装置であるかの判定ができない。
<Problems to be Solved by the Invention> Although the display device has a remarkable effect of speeding up the determination of whether a unit pixel is good or bad, a few problems remain. That is, in the above device, although it is possible to determine whether the transistor constituting each pixel is short-circuited or disconnected, the determination circuit 1nv
Since the determination level of "good" and "bad" is always constant and cannot be changed, it is difficult to detect the difference in the driving ability of each transistor. By the way, in this type of display device, subtle differences in display brightness, reflectance, transmittance, etc. for each pixel impair the display quality and result in a defective product, but the difference in the driving ability of the transistors mentioned above This causes subtle differences in display. Therefore, in the test using the above-mentioned device, it is not possible to determine whether the display device is of high quality or has some quality defects.

本発明は、前記従来の問題点に鑑みこれを解消するため
になされたもので、インバータの出力信号の高、低を判
定する判定レベルを外部から可変することにより、複数
の判定レベルに対する応答によってトランジスタの駆動
能力の差やばらつきを検出して高品位の表示装置の選別
を行な得るドット・マトリックス方式表示装置を提供す
ることを目的とするものである。
The present invention has been made in view of the above-mentioned conventional problems and to solve the problems, and by externally varying the judgment level for determining whether the output signal of the inverter is high or low, It is an object of the present invention to provide a dot matrix display device that can detect differences and variations in driving ability of transistors and select high-quality display devices.

く問題点を解決する為の手段〉 本発明は、前記目的を達成するため単位画素をマトリッ
クス状に配列し、各画素毎に、表示体を駆動する駆動ト
ランジスタと、駆動のための映像信号を供給する書き込
みトランジスタと、駆動トランジスタの出力レベルを外
部へ引き出すための読み出しトランジスタとを有し、各
画素毎の画素を構成する回路のテストを電気的に行える
ようにしたドット・マトリックス方式表示装置において
、前記回路の良、不良を判定するものであってギ1定す
る信号レベルが外部から可変できる構成となった判定回
斃を備えた構成としたことを要旨とするものである。
Means for Solving Problems> In order to achieve the above object, the present invention arranges unit pixels in a matrix, and for each pixel, a drive transistor for driving a display body and a video signal for driving are provided. In a dot matrix type display device, which has a write transistor for supplying the signal and a read transistor for extracting the output level of the drive transistor to the outside, and is capable of electrically testing the circuit constituting each pixel for each pixel. The gist of the present invention is to have a configuration including a determination circuit that determines whether the circuit is good or bad, and whose signal level is externally variable.

〈実施例〉 以下、本発明の一実施例を詳説する。<Example> Hereinafter, one embodiment of the present invention will be explained in detail.

第1図において、第3図と同−若しくは同等のものには
同一の符号が付してあり、インバータから成る判定回路
IHvを、外部端子Vsの信号と画素部のトランジスタ
等により構成されるインバータの出力端Tの信号との比
較回路から成る判定回路4に置換した点において第3図
のものと相違している。前記判定回路4の詳細を第2図
に例示してあり、MOS−FET  Tr13〜Tr1
6による差動増幅回路に構成されている。
In FIG. 1, the same reference numerals are given to the same or equivalent components as in FIG. This differs from the one shown in FIG. 3 in that it is replaced with a determination circuit 4 consisting of a comparison circuit with the signal at the output terminal T of the circuit. Details of the determination circuit 4 are illustrated in FIG. 2, and MOS-FETs Tr13 to Tr1
6 is configured as a differential amplifier circuit.

前記構成とした実施例装置の動作に付いて説明する。第
1図に示すように、第i列第j行の画素をテストする場
合を考える。先ず、画素部の回路の“良”、“不良”を
判定する基準レベルを判定回路4の設定端子12に外部
端子Vsより印加し、次にテスト動作に入る。入力制御
トランジスタTrin、列選択トランジスタTr4.書
き込みトランジスタTrlを閉じて端子Vvより信号を
入力し、M積容量CVに蓄積する。この時、出力制御ト
ランジスタTrOutl負荷制御トランジスタTrsw
、読み出しトランジスタTr3は開いておく。然る後に
、閉じていた各トランジスタTrin、Tr4.Trl
を開いて、逆に開いていたトランジスタTr3.Tro
ut、Trswを閉じることにより、各トランジスタT
 r 2 。
The operation of the embodiment apparatus configured as described above will be explained. As shown in FIG. 1, consider the case where a pixel in the i-th column and j-th row is tested. First, a reference level for determining whether the circuit in the pixel section is "good" or "defective" is applied to the setting terminal 12 of the determination circuit 4 from the external terminal Vs, and then a test operation begins. Input control transistor Trin, column selection transistor Tr4. The write transistor Trl is closed, a signal is input from the terminal Vv, and the signal is stored in the M product capacitor CV. At this time, output control transistor TrOutl load control transistor Trsw
, the read transistor Tr3 is left open. After that, each transistor Trin, Tr4 . Trl
Transistor Tr3. Tro
By closing ut and Trsw, each transistor T
r2.

Tr3.Tr4.Trswおよび負荷素子Reによりイ
ンバータを形成する。この時、回路が正常であれば、M
接客MCvに蓄積された信号の読み出しを始めてからの
時間に応じて出力端T′の電位レベルが決定される。こ
うして決定された出力端T′のレベルと基準レベルとを
判定回路4で比較してその結果を出力端子VVから出力
する。
Tr3. Tr4. An inverter is formed by Trsw and load element Re. At this time, if the circuit is normal, M
The potential level of the output terminal T' is determined according to the time since the start of reading out the signals accumulated in the customer service MCv. The determination circuit 4 compares the level of the output terminal T' thus determined with the reference level, and outputs the result from the output terminal VV.

次に判定回路4の動作を説明すると、出力端T′の信号
レベルが決定されると、MOS−FETTrll、Tr
i2を閉じて基準レベルおよび出力端T′の信号レベル
を判定回路の両入力端11゜12にそれぞれ取り込む。
Next, the operation of the determination circuit 4 will be explained. When the signal level of the output terminal T' is determined, the MOS-FETTrll, Tr
i2 is closed, and the reference level and the signal level at the output terminal T' are taken into both input terminals 11 and 12 of the determination circuit, respectively.

この時、MOS−FETTr13.Tri4.Tri7
は開いておく。次に、MOS−FET  Trll、T
ri2を開くと同時にMOS−FET  Tr13.T
ri4゜Tri7を閉じると、出力端T′の信号レベル
と基準レベルとの差が増幅され、この出力は出力制御ト
ランジスタ”l” r o u tを通してテスト結果
として出力端子Vv端子から出力される。尚、クロック
φ、7は、判定回路の各トランジスタが上述の動作をす
るように外部から与えられる。こうして、入力信号と出
力信号を比較してその画素の駆動能力を判定する。1画
素のテストが終了すれば、次の画素を順次選択して同様
のテストを行なう。
At this time, MOS-FETTr13. Tri4. Tri7
Leave it open. Next, MOS-FET Trll, T
At the same time as opening ri2, MOS-FET Tr13. T
When ri4°Tri7 is closed, the difference between the signal level at the output terminal T' and the reference level is amplified, and this output is output from the output terminal Vv terminal as a test result through the output control transistor "l" r out. Note that the clock φ, 7 is externally applied so that each transistor of the determination circuit operates as described above. In this way, the input signal and output signal are compared to determine the driving ability of that pixel. When the test for one pixel is completed, the next pixel is sequentially selected and the same test is performed.

そして、全面のテストが完了したならば、必要に応じて
基準レベルを数回変更して同様のテストを行なうことに
より、画素部分のトランジスタの駆動能力のばらつきが
判別でき、駆動能力の均一な装置の選別を行うことがで
き、表示品質の良好な表示装置を選別することができる
Once the overall test is complete, repeat the same test by changing the reference level several times as necessary to determine variations in the driving ability of the transistors in the pixel area, and create a device with uniform driving ability. It is possible to select display devices with good display quality.

〈発明の効果〉 以上の説明から明らかなように、本発明のドット・マト
リックス方式表示装置によると、判定レベルを外部信号
により可変できる判定回路を内蔵した構成としたので、
複数の判定レベルに対する対応結果によりトランジスタ
の駆動能力の差やばらつきを検出することができ、高品
位の表示装置の選別を行なうことができる。
<Effects of the Invention> As is clear from the above description, the dot matrix display device of the present invention has a built-in determination circuit that can vary the determination level by an external signal.
Differences and variations in the driving ability of transistors can be detected based on the response results for a plurality of determination levels, and high-quality display devices can be selected.

【図面の簡単な説明】[Brief explanation of drawings]

第1図は本発明のドット・マトリックス方式表示装置の
一実施例の構成図、第2図は第1図の判定回路の電気回
路図、第3図は従来装置の構成図である。 Tri・・−書き込みトランジスタ Tr2−・駆動トランジスタ T r 3−読み出しトランジスタ 4−判定回路 Vs−外部端子
FIG. 1 is a block diagram of an embodiment of the dot matrix type display device of the present invention, FIG. 2 is an electric circuit diagram of the determination circuit shown in FIG. 1, and FIG. 3 is a block diagram of a conventional device. Tri...-Write transistor Tr2--Drive transistor Tr 3-Read transistor 4-Judgment circuit Vs-External terminal

Claims (1)

【特許請求の範囲】[Claims] (1)単位画素をマトリックス状に配列し、各画素毎に
、表示体を駆動する駆動トランジスタと、駆動のための
映像信号を供給する書き込みトランジスタと、駆動トラ
ンジスタの出力レベルを外部へ引き出すための読み出し
トランジスタとを有し、各画素毎の画素を構成する回路
のテストを電気的に行えるようにしたドット・マトリッ
クス方式表示装置において、前記回路の良、不良を判定
するものであって判定する信号レベルが外部から可変で
きる構成となった判定回路を備えたことを特徴とするド
ット・マトリックス方式表示装置。
(1) Unit pixels are arranged in a matrix, and each pixel has a drive transistor that drives the display, a write transistor that supplies video signals for drive, and a drive transistor that extracts the output level of the drive transistor to the outside. In a dot matrix display device having a readout transistor and capable of electrically testing a circuit constituting each pixel, a signal for determining whether the circuit is good or bad. A dot matrix display device characterized by comprising a determination circuit whose level can be changed externally.
JP60209084A 1985-09-20 1985-09-20 Dot matrix system display device Expired - Lifetime JPH0697380B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP60209084A JPH0697380B2 (en) 1985-09-20 1985-09-20 Dot matrix system display device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP60209084A JPH0697380B2 (en) 1985-09-20 1985-09-20 Dot matrix system display device

Publications (2)

Publication Number Publication Date
JPS6267479A true JPS6267479A (en) 1987-03-27
JPH0697380B2 JPH0697380B2 (en) 1994-11-30

Family

ID=16567002

Family Applications (1)

Application Number Title Priority Date Filing Date
JP60209084A Expired - Lifetime JPH0697380B2 (en) 1985-09-20 1985-09-20 Dot matrix system display device

Country Status (1)

Country Link
JP (1) JPH0697380B2 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7362304B2 (en) 1999-07-23 2008-04-22 Nec Corporation Liquid crystal display device and method for driving the same

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5738498A (en) * 1980-08-21 1982-03-03 Suwa Seikosha Kk Testing system for active matrix substrate
JPS5799688A (en) * 1980-12-11 1982-06-21 Sharp Kk Display driving circuit

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5738498A (en) * 1980-08-21 1982-03-03 Suwa Seikosha Kk Testing system for active matrix substrate
JPS5799688A (en) * 1980-12-11 1982-06-21 Sharp Kk Display driving circuit

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7362304B2 (en) 1999-07-23 2008-04-22 Nec Corporation Liquid crystal display device and method for driving the same
US7564443B2 (en) 1999-07-23 2009-07-21 Nec Corporation Liquid crystal display device and method for driving the same

Also Published As

Publication number Publication date
JPH0697380B2 (en) 1994-11-30

Similar Documents

Publication Publication Date Title
JP2810844B2 (en) Method for testing TFT / LCD array
US7123044B2 (en) Testing method, semiconductor device, and display apparatus
KR101376404B1 (en) Liquid crystal display apparatus and testing method for liquid crystal display apparatus
US5377030A (en) Method for testing active matrix liquid crystal by measuring voltage due to charge in a supplemental capacitor
KR100845159B1 (en) Electrooptic apparatus substrate and method of examining such a substrate, electrooptic apparatus comprising such a substrate and electronic equipment comprising such an apparatus
JPH05289102A (en) Active matrix substrate and its production
US5994916A (en) LCD panel test system and test method thereof
US7038673B2 (en) LCD, and driving device and method thereof
JPH055866A (en) Method for checking active matrix substrate
JP2003043945A5 (en)
JP2001330639A (en) Array substrate inspecting method
US7269051B2 (en) Inspection method of array board and inspection equipment thereof
US20070158812A1 (en) Method of testing wires and apparatus for doing the same
JPH0643490A (en) Method for manufacturing and inspecting active matrix substrate and manufacture of liquid crystal display device
CN100476909C (en) Electrooptic apparatus substrate and method of examining such a substrate, electrooptic apparatus and electronic equipment
JP4473427B2 (en) Array substrate inspection method and inspection apparatus
JPH0136118B2 (en)
JP3424302B2 (en) Liquid crystal display
JP3203971B2 (en) Display element
JPS6267479A (en) Dot matrix system display unit
JP2003157053A (en) Liquid crystal display device, and inspection method and device therefor
JPH09265063A (en) Device and method for inspecting liquid crystal display element
JPH01227193A (en) Dot matrix displaying device
JP3177702B2 (en) Inspection method of liquid crystal display
JP2001318113A (en) Apparatus and method for inspection of electro-optical device

Legal Events

Date Code Title Description
EXPY Cancellation because of completion of term