JPS6266735A - タイミング抽出回路 - Google Patents
タイミング抽出回路Info
- Publication number
- JPS6266735A JPS6266735A JP20746885A JP20746885A JPS6266735A JP S6266735 A JPS6266735 A JP S6266735A JP 20746885 A JP20746885 A JP 20746885A JP 20746885 A JP20746885 A JP 20746885A JP S6266735 A JPS6266735 A JP S6266735A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- signal
- sum
- double
- delay
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Transmission Systems Not Characterized By The Medium Used For Transmission (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、ＰＣＭ信号受信器のタイミング抽出回路にに
関する。特に、同符号連続入力時のタイミング成分抽出
の安定化に関するものである。
関する。特に、同符号連続入力時のタイミング成分抽出
の安定化に関するものである。
本発明は、ＰＣＭ信号受信器で微分して両波整流を行う
タイミング抽出回路において、 受信等化信号を微分して両波整流した後に互いに異なる
時間遅延した複数の信号を作成し、この複数の信号の和
をタンク回路に与えることにより、同符号連続入力に対
しても安定なりロック信号が得られるようにした゛もの
である。
タイミング抽出回路において、 受信等化信号を微分して両波整流した後に互いに異なる
時間遅延した複数の信号を作成し、この複数の信号の和
をタンク回路に与えることにより、同符号連続入力に対
しても安定なりロック信号が得られるようにした゛もの
である。
従来、タイミング抽出回路は、受信等化出力信号を入力
する微分回路を出力を折返し回路すなわち両波整流に加
え、その出力を直接タイミングタンク回路へ注入して構
成していた。
する微分回路を出力を折返し回路すなわち両波整流に加
え、その出力を直接タイミングタンク回路へ注入して構
成していた。
ＰＣＭ信号受信器では、基本的には各ビットの時間軸上
の位置を正確に再現し、かつ最良の信号対雑音（Ｓ／Ｎ
）比で入力信号を識別するために伝送パルスに同期した
タイミング信号を抽出しクロック信号を生成しなければ
ならない。その有力かつ一般的な方法として受信信号の
微分折返しを行う非線形タイミング抽出がある。この方
法が広く用いられるのは、この方法によると得ようとす
るタイミング周波数の１／２の周波数成分が受信信号中
に十分台まれていればタイミングの抽出が容易にできる
ために、伝送路帯域が伝送速度に比してかなり狭い場合
や伝送符号が非零復帰（ＮＲＺ）信号の場合にも適用で
きるからである。
の位置を正確に再現し、かつ最良の信号対雑音（Ｓ／Ｎ
）比で入力信号を識別するために伝送パルスに同期した
タイミング信号を抽出しクロック信号を生成しなければ
ならない。その有力かつ一般的な方法として受信信号の
微分折返しを行う非線形タイミング抽出がある。この方
法が広く用いられるのは、この方法によると得ようとす
るタイミング周波数の１／２の周波数成分が受信信号中
に十分台まれていればタイミングの抽出が容易にできる
ために、伝送路帯域が伝送速度に比してかなり狭い場合
や伝送符号が非零復帰（ＮＲＺ）信号の場合にも適用で
きるからである。
第３図は従来例のタイミング抽出回路のブロック構成図
である。第４図は従来例のタイミング抽出回路の各部の
電気信号波形を示す図である。第４図の符号は第３図に
示す「×」印の部分の信号を示す。第３図は伝送符号形
式として零復帰（ＲＺ）信号を用いた例である。入力端
子１に受信等化信号ａが入力信号パターンの一例として
第４図に示すように人力されると、微分回路２で１ビッ
ト遅延されかつ反転された信号と合成され、第４図に示
す微分回路出力信号すが現われる。これを両波整流回路
３で波形の中心レベルから下を上側に折返した波形すな
わち第４図に示す両波整流回路出力信号Ｃが現われる。
である。第４図は従来例のタイミング抽出回路の各部の
電気信号波形を示す図である。第４図の符号は第３図に
示す「×」印の部分の信号を示す。第３図は伝送符号形
式として零復帰（ＲＺ）信号を用いた例である。入力端
子１に受信等化信号ａが入力信号パターンの一例として
第４図に示すように人力されると、微分回路２で１ビッ
ト遅延されかつ反転された信号と合成され、第４図に示
す微分回路出力信号すが現われる。これを両波整流回路
３で波形の中心レベルから下を上側に折返した波形すな
わち第４図に示す両波整流回路出力信号Ｃが現われる。
このときにタイミング周波数の１７２の周波数成分から
求めるタイミングスペクトラムが得られ、このタイミン
グ成分のみ、すなわちクロック信号ｆ′がタンク回路６
の出力に得られる。なお第４図に示す各信号波形は実際
の応用例においてそれぞれ正負反転している場合もある
が原理的には全く同一である。
求めるタイミングスペクトラムが得られ、このタイミン
グ成分のみ、すなわちクロック信号ｆ′がタンク回路６
の出力に得られる。なお第４図に示す各信号波形は実際
の応用例においてそれぞれ正負反転している場合もある
が原理的には全く同一である。
（先行技術）
実願昭５６−０５３５２６号
〔発明が解決しようとする問題点〕
しかし、このような従来例のタイミング抽出回路では、
受信等化信号ａが符号「１」の連続あるいは符号「０」
の連続となった場合には、同一連続パルス列の第一ビッ
ト以外は微分出力が中心レベルに固定されパルスのない
状態となり、また両波整流回路出力信号Ｃの折返し出力
パルスも得られずタンク回路６への入力も途絶える欠点
があった。受信等化信号ａのパルス列バタンしだいでは
長時間タンク回路６へのパルス入力が得られず、この間
にタンク回路６の出力クロック信号ｆ′は次のパルス入
力があるまでは次第に小さくなって行くためにクロック
信号ｒ′の振幅および位相の変動が起こりやすくなる。
受信等化信号ａが符号「１」の連続あるいは符号「０」
の連続となった場合には、同一連続パルス列の第一ビッ
ト以外は微分出力が中心レベルに固定されパルスのない
状態となり、また両波整流回路出力信号Ｃの折返し出力
パルスも得られずタンク回路６への入力も途絶える欠点
があった。受信等化信号ａのパルス列バタンしだいでは
長時間タンク回路６へのパルス入力が得られず、この間
にタンク回路６の出力クロック信号ｆ′は次のパルス入
力があるまでは次第に小さくなって行くためにクロック
信号ｒ′の振幅および位相の変動が起こりやすくなる。
すなわち、従来例の非線形タイミング抽出回路は、同符
号連続入力に対し、安定なりロック信号を得ることが極
めて困難である欠点があった。
号連続入力に対し、安定なりロック信号を得ることが極
めて困難である欠点があった。
本発明は上記の欠点を解決するもので、同符号連続入力
に対しても安定なりロック信号が得られるタイミング抽
出回路を提供することを目的とする。
に対しても安定なりロック信号が得られるタイミング抽
出回路を提供することを目的とする。
本発明は、受信等化信号を微分する微分回路と、この微
分回路の出力信号を入力とする両波整流回路と、この両
波整流回路の出力信号を入力し、クロック信号を出力す
るタンク回路とを備えたｐｃ′ｊＩ信号受信器のタイミ
ング抽出回路において、上記両波整流回路と上記タンク
回路との間に、互いに異なる時間の遅延を与える複数個
の遅延回路と、この複数個の遅延回路の出力の和をとる
和回路とを備えたことを特徴とする。
分回路の出力信号を入力とする両波整流回路と、この両
波整流回路の出力信号を入力し、クロック信号を出力す
るタンク回路とを備えたｐｃ′ｊＩ信号受信器のタイミ
ング抽出回路において、上記両波整流回路と上記タンク
回路との間に、互いに異なる時間の遅延を与える複数個
の遅延回路と、この複数個の遅延回路の出力の和をとる
和回路とを備えたことを特徴とする。
本発明は遅延回路の遅延時間が１ビットの時間ずつ異な
る構成であることができる。
る構成であることができる。
両波整流回路の出力信号を複数個の遅延回路で互いに異
なる時間の遅延を与え、この複数の遅延された信号を和
回路で和をとりタンク回路に与えることにより、同符号
連続入力に対しても安定なりロック信号が得られる。
なる時間の遅延を与え、この複数の遅延された信号を和
回路で和をとりタンク回路に与えることにより、同符号
連続入力に対しても安定なりロック信号が得られる。
本発明の実施例について図面を参照して説明する。
第１図は本発明一実施例タイミング抽出回路のブロック
構成図である。第１図において、図外から受信等化信号
ａが入力端子ｌに入力する。入力端子１の受信等化信号
ａは微分回路２の入力に接続され１ビット遅延されかつ
反転された信号と合成される。微分回路２から微分回路
出力信号すが両波整流回路３の入力に接続され、折り返
される。
構成図である。第１図において、図外から受信等化信号
ａが入力端子ｌに入力する。入力端子１の受信等化信号
ａは微分回路２の入力に接続され１ビット遅延されかつ
反転された信号と合成される。微分回路２から微分回路
出力信号すが両波整流回路３の入力に接続され、折り返
される。
ここで本発明の特徴とするところは、一点鎖線で囲む遅
延部分である。すなわち、両波整流回路出力信号Ｃが和
回路５の入力および互いに異なる時間遅延する複数個の
遅延回路４．〜４ｏの人力に接続される。遅延回路４．
〜４、から遅延回路出力信号ｄ、−ｄ、がそれぞれ和回
路５の入力に接続され和がとられる。和回路５から和回
路出力信号ｅがタンク回路６の入力に接続される。タン
ク回路６からクロック信号ｆが出力端子７に接続される
。タンク回路６はタイミング信号周波数の共振回路であ
る。
延部分である。すなわち、両波整流回路出力信号Ｃが和
回路５の入力および互いに異なる時間遅延する複数個の
遅延回路４．〜４ｏの人力に接続される。遅延回路４．
〜４、から遅延回路出力信号ｄ、−ｄ、がそれぞれ和回
路５の入力に接続され和がとられる。和回路５から和回
路出力信号ｅがタンク回路６の入力に接続される。タン
ク回路６からクロック信号ｆが出力端子７に接続される
。タンク回路６はタイミング信号周波数の共振回路であ
る。
このような構成のタイミング抽出回路の動作について説
明する。第２図は本発明のタイミング抽出回路の各部の
電気信号の波形図である。第２図の符号は第１図に示す
「×」印の部分の信号を示す。また遅延回路４の個数ｎ
が２の場合を示す。
明する。第２図は本発明のタイミング抽出回路の各部の
電気信号の波形図である。第２図の符号は第１図に示す
「×」印の部分の信号を示す。また遅延回路４の個数ｎ
が２の場合を示す。
第１図において、第２図に示すように入力された受信等
化信号ａが微分回路２で１ビット分だけ遅延、反転され
た信号と合成され、第２図に示すような微分回路出力信
号すが現れる。比較のため第２図に信号受信等化信号ａ
のバタンは第４図のそれと同じとした。これを両波整流
回路３にて両波整流し、第２図に示す両波整流回路出力
信号Ｃが得られる。ここまでは第３図および第４図に示
した従来例と同じであるが、和回路５を設は両波整流回
路３の出力と和回路５の各入力との間に遅延時間「０」
の直接接続回路および複数の互いに異なる遅延時間をも
つ遅延回路４Ｉ〜４ｆｉを接続して構成するのがこの実
施例の特徴である。この場合に両波整流回路３と和回路
５との間に接続される遅延回路４．〜４１の遅延時間は
、１と７）分の時間の「０」以上の整数倍になっていな
ければならない。直接接続した回路は遅延時間ｒＯＪの
場合の遅延回路を考えればよい。第２図では遅延回路４
Ｉ〜４□の組合せとして、遅延時間がｒＯＪ、「１」ビ
ット分および「３」ビット分の三つの経路のみを両波整
流回路３と和回路５の間に設けられた場合で説明しであ
るが、他の組合せでもよい。
化信号ａが微分回路２で１ビット分だけ遅延、反転され
た信号と合成され、第２図に示すような微分回路出力信
号すが現れる。比較のため第２図に信号受信等化信号ａ
のバタンは第４図のそれと同じとした。これを両波整流
回路３にて両波整流し、第２図に示す両波整流回路出力
信号Ｃが得られる。ここまでは第３図および第４図に示
した従来例と同じであるが、和回路５を設は両波整流回
路３の出力と和回路５の各入力との間に遅延時間「０」
の直接接続回路および複数の互いに異なる遅延時間をも
つ遅延回路４Ｉ〜４ｆｉを接続して構成するのがこの実
施例の特徴である。この場合に両波整流回路３と和回路
５との間に接続される遅延回路４．〜４１の遅延時間は
、１と７）分の時間の「０」以上の整数倍になっていな
ければならない。直接接続した回路は遅延時間ｒＯＪの
場合の遅延回路を考えればよい。第２図では遅延回路４
Ｉ〜４□の組合せとして、遅延時間がｒＯＪ、「１」ビ
ット分および「３」ビット分の三つの経路のみを両波整
流回路３と和回路５の間に設けられた場合で説明しであ
るが、他の組合せでもよい。
遅延回路出力信号ｄ、 、ｄ、は折返し信号Ｃがそれぞ
れの遅延時間を与えられて、第２図に信号ような時間関
係で現われる。これらを和回路５にて和をとると第２図
に示す和回路出力信号ｅのように非常に多くのパルスが
得られ、従来例である第４図に示すタンク回路６の入力
信号である折返し信号Ｃの場合と比べてもわかるように
、パルスが抜ける確率が極めて少なくなる。したがって
タンク回路６の入力パルス列のクロック信号成分が増加
し、変動の少ない非常に安定した振幅および位相をもつ
タンク出力すなわちクロック信号ｆが得られる。
れの遅延時間を与えられて、第２図に信号ような時間関
係で現われる。これらを和回路５にて和をとると第２図
に示す和回路出力信号ｅのように非常に多くのパルスが
得られ、従来例である第４図に示すタンク回路６の入力
信号である折返し信号Ｃの場合と比べてもわかるように
、パルスが抜ける確率が極めて少なくなる。したがって
タンク回路６の入力パルス列のクロック信号成分が増加
し、変動の少ない非常に安定した振幅および位相をもつ
タンク出力すなわちクロック信号ｆが得られる。
なお、この実施例では受信等化信号ａとして零復帰（Ｒ
Ｚ）信号の場合で説明をしたが非零復帰（ＮＲＺ）信号
の場合でも同様に適用できる。
Ｚ）信号の場合で説明をしたが非零復帰（ＮＲＺ）信号
の場合でも同様に適用できる。
以上説明したように、本発明は、受信等化信号を微分し
両波整流した出力信号に対し互いに異なる時間を与える
複数個の遅延回路およびこれらすべての遅延回路出力の
和をとる和回路を設けることにより、タンク回路へのパ
ルス数を増加させ極めて安定なりロック信号を得ること
ができる優れた効果がある。
両波整流した出力信号に対し互いに異なる時間を与える
複数個の遅延回路およびこれらすべての遅延回路出力の
和をとる和回路を設けることにより、タンク回路へのパ
ルス数を増加させ極めて安定なりロック信号を得ること
ができる優れた効果がある。
第１図は本発明一実施例タイミング抽出回路のブロック
構成図。 第２図は本発明のタイミング抽出回路の各部の電気信号
の波形図。 第３図は従来例のタイミング抽出回路のブロック構成図
。 第４図は従来例のタイミング抽出回路の各部の電気信号
の波形図。 １・・・入力端子、２・・パ微分回路、３・・・両波整
流回路、４．〜４ｆｉ・・・遅延回路、５・・・和回路
、６・・・タンク回路、７・・・出力端子、ａ・・・受
信等化信号、ｂ・・・微分回路出力信号、Ｃ・・・両波
整流回路出力信号、ｄ、〜ｄ７・・・遅延回路出力信号
、ｅ・・・和回路出力信号、ｆ、ｆ’・・・クロック信
号。
構成図。 第２図は本発明のタイミング抽出回路の各部の電気信号
の波形図。 第３図は従来例のタイミング抽出回路のブロック構成図
。 第４図は従来例のタイミング抽出回路の各部の電気信号
の波形図。 １・・・入力端子、２・・パ微分回路、３・・・両波整
流回路、４．〜４ｆｉ・・・遅延回路、５・・・和回路
、６・・・タンク回路、７・・・出力端子、ａ・・・受
信等化信号、ｂ・・・微分回路出力信号、Ｃ・・・両波
整流回路出力信号、ｄ、〜ｄ７・・・遅延回路出力信号
、ｅ・・・和回路出力信号、ｆ、ｆ’・・・クロック信
号。
Claims (2)
- （１）受信等化信号を微分する微分回路と、この微分回
路の出力信号を入力とする両波整流回路と、 この両波整流回路の出力信号を入力し、クロック信号を
出力するタンク回路と を備えたＰＣＭ信号受信器のタイミング抽出回路におい
て、 上記両波整流回路と上記タンク回路との間に、互いに異
なる時間の遅延を与える複数個の遅延回路と、 この複数個の遅延回路の出力の和をとる和回路と を備えたことを特徴とするタイミング抽出回路。 - （２）遅延回路は、互いにその遅延時間が１ビットの時
間ずつ異なる構成である特許請求の範囲第（１）項に記
載のタイミング抽出回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20746885A JPS6266735A (ja) | 1985-09-18 | 1985-09-18 | タイミング抽出回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20746885A JPS6266735A (ja) | 1985-09-18 | 1985-09-18 | タイミング抽出回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6266735A true JPS6266735A (ja) | 1987-03-26 |
Family
ID=16540263
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP20746885A Pending JPS6266735A (ja) | 1985-09-18 | 1985-09-18 | タイミング抽出回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6266735A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH07300289A (ja) * | 1994-05-02 | 1995-11-14 | Masahiro Komi | 挾持吊下具 |
-
1985
- 1985-09-18 JP JP20746885A patent/JPS6266735A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH07300289A (ja) * | 1994-05-02 | 1995-11-14 | Masahiro Komi | 挾持吊下具 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4897854A (en) | Alternate pulse inversion encoding scheme for serial data transmission | |
| US3993953A (en) | Apparatus and method for digitally generating a modified duobinary signal | |
| US4323864A (en) | Binary transversal filter | |
| US3968328A (en) | Circuit for automatically correcting the timing of clock pulse in self-clocked pulse signal decoders | |
| EP0151334A3 (en) | Direct conversion frequency modulation radio receiver | |
| US4086587A (en) | Apparatus and method for generating a high-accuracy 7-level correlative signal | |
| JP2955576B1 (ja) | ディジタル通信システムとその送信装置および受信装置、ならびにフレーム同期検出回路 | |
| US5299230A (en) | Digital data transmission system with predistortion of transmitted pulses | |
| US20090066435A1 (en) | Time modulation with cosine function | |
| JPS6266735A (ja) | タイミング抽出回路 | |
| US4661945A (en) | Differential coding system and apparatus therefor | |
| US4213007A (en) | Method and apparatus for monitoring a pulse-code modulated data transmission | |
| US5148383A (en) | Digital transversal filter | |
| US4142065A (en) | Method for bit-synchronous transmission of data | |
| CA1305258C (en) | Bipolar with eight-zeros substitution and bipolar with six-zeros substitution coding circuit | |
| US3515991A (en) | High-speed correlative digital transmission system with orthogonal coherent recovery using absolute reference | |
| JPH02274139A (ja) | データ伝送システム | |
| JPS5974757A (ja) | 同期信号検出回路 | |
| SU1464296A2 (ru) | Формирователь фазоманипулированных сигналов | |
| JP2504581B2 (ja) | ディジタル信号伝送方式 | |
| EP0883841B1 (en) | System and method for waveform synthesis | |
| JPH0254707B2 (ja) | ||
| JPH0468737A (ja) | 差動位相変調通信方式用復調器 | |
| US4249260A (en) | Noise-reducing apparatus | |
| DESETA et al. | Jitter computation using the power and phase spectra of the PAM signals: Comparison with results obtained by simulation(numerical transmission) |