JPS626555Y2 - - Google Patents

Info

Publication number
JPS626555Y2
JPS626555Y2 JP1985101450U JP10145085U JPS626555Y2 JP S626555 Y2 JPS626555 Y2 JP S626555Y2 JP 1985101450 U JP1985101450 U JP 1985101450U JP 10145085 U JP10145085 U JP 10145085U JP S626555 Y2 JPS626555 Y2 JP S626555Y2
Authority
JP
Japan
Prior art keywords
switch
winding stem
gate
signal
circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP1985101450U
Other languages
Japanese (ja)
Other versions
JPS6142494U (en
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed filed Critical
Priority to JP1985101450U priority Critical patent/JPS6142494U/en
Publication of JPS6142494U publication Critical patent/JPS6142494U/en
Application granted granted Critical
Publication of JPS626555Y2 publication Critical patent/JPS626555Y2/ja
Granted legal-status Critical Current

Links

Landscapes

  • Electric Clocks (AREA)

Description

【考案の詳細な説明】 本考案は、電子時計に係り、特にスイツチの誤
入力の補正に関するものである。
[Detailed Description of the Invention] The present invention relates to an electronic timepiece, and particularly to correction of erroneous switch input.

本考案の目的は、外部操作部材の押引の際に、
第1のスイツチ群が誤つて入力されても、簡単に
電子回路で補正する方式を提供するものである。
The purpose of the present invention is to
Even if the first switch group is erroneously input, it provides a method for easily correcting it using an electronic circuit.

第1図に示すのは、回転と押引によつて動作す
るスイツチ構造を示す図面であり、1が回転・押
引を行なう外部操作部材である巻真である。ここ
で巻真1を右回転すると、カム10によりスイツ
チレバー2はピン4を中心に回転され、スイツチ
ピン6にスイツチレバー2のバネ部が接触する。
この時、スイツチレバー2のバネ部は常に回路基
板3の銅箔パターン9に接触していて、電源のプ
ラスに接続されている。又、逆に巻真1が左回転
されると、スイツチレバー2のバネ部は、スイツ
チピン7に接触し、スイツチレバー2は前記に説
明したように、電源のプラスに接続されているた
めスイツチピン7は、プラスに接続される。次に
巻真1を引き出すと、第2図に示すようにスイツ
チレバー2はクリツク部11aの位置から11b
の位置に巻真1に係合して動く、この時スイツチ
レバー2のバネ部の先端が回路基板3の銅箔8に
接触し、スイツチが入る。
What is shown in FIG. 1 is a diagram showing a switch structure that operates by rotation and push/pull. Reference numeral 1 indicates a winding stem which is an external operating member that performs rotation and push/pull. When the winding stem 1 is rotated clockwise, the switch lever 2 is rotated around the pin 4 by the cam 10, and the spring portion of the switch lever 2 comes into contact with the switch pin 6.
At this time, the spring portion of the switch lever 2 is always in contact with the copper foil pattern 9 of the circuit board 3, and is connected to the positive terminal of the power supply. Conversely, when the winding stem 1 is rotated to the left, the spring portion of the switch lever 2 contacts the switch pin 7, and as explained above, the switch lever 2 is connected to the positive terminal of the power supply, so the switch pin 7 is connected to positive. Next, when the winding stem 1 is pulled out, the switch lever 2 moves from the click portion 11a to the 11b position as shown in FIG.
At this time, the tip of the spring portion of the switch lever 2 comes into contact with the copper foil 8 of the circuit board 3, and the switch is turned on.

スイツチの機構については前記に説明した通り
であるが、このスイツチを採用した場合、いくつ
かの不具合点を生じる。それを以下に説明する。
The mechanism of the switch is as described above, but when this switch is employed, several problems arise. This will be explained below.

今、時計の機能として、時計以外に月・日表示
機能、アラーム機能、タイマー機能と持つている
とし、時刻の修正及び各機能の修正或いは設定
は、加算及び減算で可能であるとすると、今、第
1図に示すように巻真1を押し込んだ状態で、巻
真1を右回転すると、時計表示から月・日表示へ
移行し、続いて右回転してゆくと、アラーム表
示・タイマー表示へと移つてゆくものとし、どの
表示状態であつても、巻真を左回転すると時計表
示にもどるとする。次に巻真1を引き出すと、引
き出す前の表示状態の修正ができるものとし、例
えば月・日表示状態であつたとすると、巻真1を
右回転すると月・日に+1日され、左回転すると
−1日される。上記に説明したように巻真1の操
作により状態が変化するのであるが、例えば、
月・日を修正しようと思つて巻真1を引き出した
場合、巻真が回転しながら引き出される場合もあ
りうるのである。つまり第1図の銅箔8にスイツ
チレバー2が接触する以前に、スイツチピン6に
スイツチレバー2が接触してしまうのである。そ
うすると月・日を修正しようと思つて巻真を引き
出しても、前に説明したように、アラーム表示状
態に移行してから、巻真を引き出したのと同じ
で、アラームの修正状態に入つてしまう。逆に、
月・日の修正が終了して、巻真を押し込んだ場合
には、せつかく修正した月・日が、+1日或いは
−1日されてしまう。
Now, suppose that a watch has functions other than a clock, such as a month/day display function, an alarm function, and a timer function, and the time can be corrected and each function can be corrected or set by adding and subtracting. As shown in Figure 1, when the winding stem 1 is pushed in and turned clockwise, the clock display changes to the month/day display, and when the winding stem 1 is then turned clockwise, the alarm display/timer display changes. In any display state, rotating the winding stem counterclockwise returns to the clock display. Next, when you pull out the winding stem 1, you can modify the display state before pulling it out. For example, if the month and day are displayed, turning the winding stem 1 to the right will add 1 day to the month and day, and rotating it to the left will add 1 day to the month and day. -1 day. As explained above, the state changes by operating the winding stem 1. For example,
When you pull out the winding stem 1 to correct the month and day, the winding stem may be pulled out while rotating. In other words, the switch lever 2 contacts the switch pin 6 before the switch lever 2 contacts the copper foil 8 shown in FIG. Then, even if you pull out the winding stem to correct the month and day, as explained earlier, it is the same as pulling out the winding stem after moving to the alarm display state, and it will enter the alarm correction state. Put it away. vice versa,
When you push in the winding stem after completing the correction of the month and date, the corrected month and day will be incremented by +1 or -1 day.

以上、説明したように、巻真1を、まつすぐに
押引しない場合には、他のスイツチの開閉まで行
なつてしまう事になり、製品としては非常に使い
にくいものとなつてしまう。
As explained above, if the winding stem 1 is not pushed or pulled immediately, the winding stem 1 will have to be opened and closed by other switches, making the product extremely difficult to use.

本考案は、以上の欠点を電子回路で改良したも
のであり以下に図面を用いて詳細に説明する。
The present invention improves the above drawbacks by using an electronic circuit, and will be described in detail below with reference to the drawings.

第3図に示すのは、本発明による補正回路の一
実施例である。
FIG. 3 shows an embodiment of a correction circuit according to the present invention.

12,13,14はスイツチであり、第1図の
6,7,8のスイツチと各々対応する。15は一
般的なチヤタリング防止回路であり、それぞれの
スイツチの信号を形成する。そして16,17は
微分回路であり、16はスイツチ12,13が押
された時に微分信号を発生し、17はスイツチ1
4が接触した時と、はなれた時に、それぞれ微分
信号を発生する。
Switches 12, 13, and 14 correspond to switches 6, 7, and 8 in FIG. 1, respectively. Reference numeral 15 denotes a general anti-chattering circuit, which forms signals for each switch. 16 and 17 are differential circuits, 16 generates a differential signal when switches 12 and 13 are pressed, and 17 is a differential circuit that generates a differential signal when switches 12 and 13 are pressed.
4 generates differential signals when they touch and when they separate.

ここで巻真1を右回転しながら引き出したとす
ると、スイツチ12が入つて、その後14のスイ
ツチが入力されるわけであるが、その時の信号の
流れを説明すると、オアゲート19のスイツチ1
2側の入力が、論理レベルの「1」となり、微分
回路16から微分信号が出力され、R−Sタイ
プ・フリツプ・フロツプ20の出力は、論理レベ
ル「0」となり、スイツチ12の信号が入力され
た事を示す。ここで、アンドゲート29及び30
へ出力される出力信号は、スイツチ14が入力さ
れていない時は論理レベル「1」となり、スイツ
チ14が入力された時は論理レベル「0」となる
信号である。まだスイツチ14は入力されていな
いため、アンド・オアゲート33から出力される
スイツチ12の微分信号は、アンドゲート30を
通過でき、2ビツトのモードカウンター27,2
8のクロツクとして入力され、表示モードが1つ
移動する。(モードカウンターとは、前記に説明
した表示状態の4状態を決定するための回路であ
り、この2ビツトの出力によつて、表示信号を選
択し、任意の表示状態を得るものである。)この
時、同じスイツチ12の微分信号が、モードカウ
ンター用メモリー25,26のクロツクとして入
力され、しかもクロツク信号は、モードカウンタ
ー27,28のクロツク信号とは反転されてお
り、表示状態が移る前の状態、つまりスイツチ1
2が入力される前のもとの表状態を決定するモー
ドカウンター27,28の出力が、モードカウン
ター用メモリー25,26に、それぞれ書き込ま
れる。又これと同時に、計測回路18がリセツト
され計測が始まる。この計測回路18が、125m
sec〜250m secを測定する計測回路であると
すると、リセツトされた時に、その出力は論理レ
ベル「1」となり、125m sec〜250m sec経過
すると論理レベル「0」となる。そこで、スイツ
チ12が入力されてから、125〜250m sec以内
に巻真が引き出されスイツチ14が入力される
と、スイツチ14の信号は微分回路17によつて
微分され、この微分信号は、アンドゲート21を
通過し、セレクトゲート31,32を制御し、モ
ードカウンター用メモリー25,26を、モード
カウンター27,28の入力データーとなるよう
選択する。そしてアンドゲート22の入力に加え
られる信号は、第4図に示す22sの様な周期的な
信号であり、スイツチ14の微分信号17sと
は、第4図に示すようなタイミングとなつている
ため、アンドゲート22から1パルスだけ信号が
出力され、アンド・オアゲート33を通してアン
ドゲート30に入力される。ここでアンドゲート
30の他方の入力は、スイツチ14のオン・オフ
に対応する信号でリユーズが引き出され、スイツ
チ14がオンの状態ではその論理レベル「1」で
あるため、モードカウンター27,28の書き込
みクロツクとして入力され、モードカウンター用
メモリーに書き込まれていたデーターがモードカ
ウンター27,28に書き込まれる。これによつ
て、巻真1を引き出した時に誤つてスイツチ12
或いは13が入力された時にでも、もとの表示状
態にもどす事ができる。125m sec〜250m sec
以上経過してから巻真1を引き出した場合は、正
常な操作であるので、計測回路18の出力は論理
レベル「0」となり信号が禁止されてしまうの
で、モードカウンター27,28は、もとにもど
される動作は行なわれない。アンドゲート29は
逆に左回転をしながら巻真1を引き出した時も、
同様の動作を行なうので説明は、省略する。今度
は巻真1が引き出されている時に、回転しながら
巻真1を押し込んだ時に、補正する動作を説明す
る。巻真1を左回転しながら押し込んだ場合を考
えると、まずスイツチ13が入力され、前回の説
明と同様、微分回路16から微分パルスが出力さ
れ、計測回路18がリセツトされ出力は、論理レ
ベル「1」となる。この時R−Sタイプ・フリツ
プ・フロツプ20の出力は、論理レベル「1」と
なり、スイツチ13が入力された事を示す。そし
て、125m sec〜250m sec以内に、巻真1が押
し込まれると、微分回路17から微分パルスが出
力され、アンドゲート21を通過し、EX.オアゲ
ート23の入力に加えられ、スイツチ14の微分
信号が出力されている期間、スイツチ12,13
のどちらが入力されているかを示すR−Sタイ
プ・フリツプ・フロツプ20の出力信号が、
EX・オアゲート23により反転され、今の場合
ではスイツチ13が入力されているのでR−Sタ
イプ・フリツプ・フロツプ20の出力の論理レベ
ル「1」はEX・オアゲート23に入力されるこ
とにより、EX.オアゲート23からは、論理レベ
ル「0」を出力し、又その期間に前記説明と同様
アンドゲート22から1パルス出力され、オアゲ
ート24を通して各カウンターの補正信号となる
補正用パルスを出力する。つまり、巻真1の右回
転、或いは左回転によつて、前記説明したよう
に、各カウンターにおいて加算、或いは減算とい
う所望しない修正が行なわれるので、各カウンタ
ーを正常状態に戻すための修正信号により補正を
する場合には、加算が行なわれた後ならば、減算
を、減算が行なわれた後ならば加算を行なえば良
いのである。ゆえに第3図に示す回路で23sの
信号を加算か減算かを選択する信号とし、24sの
信号を、各カウンター(時計の秒,分,時カウン
ター,月,日表示の月,日カウンター,アラーム
設定用カウンター,タイマーカウンター)の修正
信号とすれば良い。そして125〜250m sec経過
後、巻真1を押し込んだ場合には、計測回路18
の出力は、論理レベル「0」となるため、補正信
号は出力されない。
If the winding stem 1 is pulled out while rotating clockwise, switch 12 is turned on and then 14 switches are input. To explain the signal flow at that time, switch 1 of OR gate 19 is input.
The input on the 2 side becomes a logic level "1", a differential signal is output from the differentiating circuit 16, the output of the R-S type flip-flop 20 becomes a logic level "0", and the signal from the switch 12 becomes an input. indicates that something has been done. Here, and gates 29 and 30
The output signal outputted to the switch 14 is at a logic level "1" when the switch 14 is not inputted, and becomes a logic level "0" when the switch 14 is inputted. Since the switch 14 has not yet been inputted, the differential signal of the switch 12 output from the AND-OR gate 33 can pass through the AND gate 30 and is input to the 2-bit mode counters 27, 2.
8 clock, and the display mode moves by one. (The mode counter is a circuit for determining the four display states described above, and uses this 2-bit output to select a display signal and obtain an arbitrary display state.) At this time, the differential signal of the same switch 12 is input as the clock of the mode counter memories 25 and 26, and the clock signal is inverted from the clock signal of the mode counters 27 and 28, and the clock signal is inverted from the clock signal of the mode counter 27 and 28. state, i.e. switch 1
The outputs of mode counters 27 and 28, which determine the original table state before 2 is input, are written to mode counter memories 25 and 26, respectively. At the same time, the measurement circuit 18 is reset and measurement begins. This measurement circuit 18 is 125m
Assuming that the measurement circuit measures sec to 250 msec, its output becomes logic level "1" when reset, and becomes logic level "0" after 125 msec to 250 msec has elapsed. Therefore, when the winding stem is pulled out and the switch 14 is input within 125 to 250 msec after the switch 12 is input, the signal of the switch 14 is differentiated by the differentiating circuit 17, and this differentiated signal is processed by the AND gate. 21, controls the select gates 31 and 32, and selects the mode counter memories 25 and 26 to be input data to the mode counters 27 and 28. The signal applied to the input of the AND gate 22 is a periodic signal such as 22s shown in FIG. 4, and the differential signal 17s of the switch 14 has a timing as shown in FIG. , one pulse signal is output from the AND gate 22 and inputted to the AND gate 30 through the AND OR gate 33. Here, the other input of the AND gate 30 is pulled out by a signal corresponding to the on/off state of the switch 14, and since the logic level is "1" when the switch 14 is on, the mode counters 27 and 28 are The data inputted as a write clock and written in the mode counter memory is written to the mode counters 27 and 28. As a result, when you pull out winding stem 1, you may accidentally turn on switch 12.
Alternatively, even when 13 is input, the original display state can be restored. 125m sec~250m sec
If the winding stem 1 is pulled out after the above period has elapsed, it is a normal operation, and the output of the measuring circuit 18 becomes logic level "0" and the signal is inhibited, so the mode counters 27 and 28 return to their original state. No undoing action is performed. Conversely, when the AND gate 29 is rotated counterclockwise and the winding stem 1 is pulled out,
Since the operation is similar, the explanation will be omitted. Next, we will explain the correcting operation when the winding stem 1 is pushed in while rotating while the winding stem 1 is being pulled out. Considering the case where the winding stem 1 is pushed in while rotating counterclockwise, the switch 13 is first input, and as in the previous explanation, a differential pulse is output from the differentiating circuit 16, the measuring circuit 18 is reset, and the output is at the logic level " 1”. At this time, the output of the R-S type flip-flop 20 becomes a logic level "1", indicating that the switch 13 has been input. When the winding stem 1 is pushed in within 125 m sec to 250 m sec, a differential pulse is output from the differentiating circuit 17, passes through the AND gate 21, is added to the input of the EX.OR gate 23, and the differential signal of the switch 14 is output. During the period when is being output, switches 12 and 13
The output signal of the R-S type flip-flop 20 indicating which one is being input is
It is inverted by the EX/OR gate 23, and in this case, since the switch 13 is input, the logic level "1" of the output of the R-S type flip-flop 20 is input to the EX/OR gate 23. The OR gate 23 outputs a logic level "0", and during that period, the AND gate 22 outputs one pulse as described above, and the OR gate 24 outputs a correction pulse that becomes a correction signal for each counter. In other words, as explained above, when the winding stem 1 is rotated clockwise or counterclockwise, an undesired correction such as addition or subtraction is performed in each counter. When making corrections, it is sufficient to perform subtraction after addition, and addition after subtraction. Therefore, in the circuit shown in Figure 3, the 23s signal is used as the signal for selecting addition or subtraction, and the 24s signal is used as the signal for selecting addition or subtraction, and the 24s signal is used for each counter (second, minute, and hour counters for the clock, month and day counters for the month and day displays, and alarms). It may be used as a correction signal for a setting counter (setting counter, timer counter). If the winding stem 1 is pushed in after 125 to 250 m sec has passed, the measuring circuit 18
Since the output becomes logic level "0", no correction signal is output.

前記に説明したのは、巻真1を押引する前に、
回転操作が入つた場合の事であつたが、逆に巻真
1の押引後に回転操作が入つた場合の説明を以下
に記載する。
As explained above, before pushing and pulling the winding stem 1,
This was the case when a rotational operation was performed, but the following describes a case in which a rotational operation is performed after the winding stem 1 is pushed or pulled.

第3図に示す34は、18と同じ計測回路であ
るが、34の計測回路は、巻真1が押引された時
に、微分回路17から出力される微分信号によつ
て、リセツトされ、その計測回路34の出力は論
理レベル「0」となり、アンドゲート35に加え
られる。そして、0.25〜0.5m sec後に計測回路
34の出力は論理レベル「1」となる。つまり巻
真1の押引後0.25〜0.5m sec以内は、回転操作
のスイツチ入力は禁止されてしまい、誤操作によ
る入力は受けつけられない。
Reference numeral 34 shown in FIG. 3 is the same measuring circuit as 18, but the measuring circuit 34 is reset by the differential signal output from the differentiating circuit 17 when the winding stem 1 is pushed or pulled. The output of the measurement circuit 34 becomes a logic level "0" and is applied to the AND gate 35. Then, after 0.25 to 0.5 msec, the output of the measuring circuit 34 becomes logic level "1". In other words, within 0.25 to 0.5 m sec after the winding stem 1 is pushed or pulled, switch input for rotation operation is prohibited, and input due to erroneous operation is not accepted.

以上、説明したように本考案を用いれば、外部
操作部材である巻真を操作する事によつて起こる
不具合、即ち、巻真の押引の前後に不要な回転操
作が行なわれたとしても、回転操作が行なわれな
かつた元の状態に自動的に復帰させることにより
実際にこの問題を解決することができる。
As explained above, if the present invention is used, it will be possible to solve problems caused by operating the winding stem, which is an external operating member, even if unnecessary rotational operations are performed before and after pushing and pulling the winding stem. This problem can actually be solved by automatically returning to the original state in which no rotational operation was performed.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図;スイツチ構造平面図、第2図;第1図
の巻真を引き出した状態の平面図、第3図;本考
案による計測回路及び補正回路の回路図、第4
図;第3図の回路図のタイミングチヤート。 1……巻真、2……スイツチレバー、3……回
路基板、4……ピン、5……ピン、6……スイツ
チピン、7……スイツチピン、8……銅箔、9…
…銅箔、10……カム、11……クリツク部、1
2,13,14……スイツチ、15……チヤタリ
ング防止回路、16,17……微分回路、18…
…計測回路、19……ORゲート、20……R−
Sタイプ・フリツプ・フロツプ、21……AND
ゲート、22……ANDゲート、23……EX.−
ORゲート、24……ORゲート、25,26……
モードカウンター用メモリー、27,28……モ
ードカウンター、29……ANDゲート、30…
…ANDゲート、31……セレクトゲート、32
……セルクトゲート、33……AND−ORゲー
ト、34……計測回路、35……ANDゲート。
Figure 1: A plan view of the switch structure, Figure 2: A plan view of the winding stem shown in Figure 1 with it pulled out, Figure 3: A circuit diagram of the measuring circuit and correction circuit according to the present invention, Figure 4.
Figure: Timing chart of the circuit diagram in Figure 3. 1... winding stem, 2... switch lever, 3... circuit board, 4... pin, 5... pin, 6... switch pin, 7... switch pin, 8... copper foil, 9...
...Copper foil, 10...Cam, 11...Click part, 1
2, 13, 14... switch, 15... chattering prevention circuit, 16, 17... differential circuit, 18...
...Measurement circuit, 19...OR gate, 20...R-
S type flip flop, 21...AND
Gate, 22...AND gate, 23...EX.-
OR gate, 24...OR gate, 25, 26...
Memory for mode counter, 27, 28...Mode counter, 29...AND gate, 30...
...AND gate, 31...Select gate, 32
...Select gate, 33...AND-OR gate, 34...Measurement circuit, 35...AND gate.

Claims (1)

【実用新案登録請求の範囲】[Scope of utility model registration request] 外部操作部材の回転操作により開閉される第1
のスイツチと、同一外部操作部材の押引によつて
開閉される第2のスイツチを有する電子時計にお
いて、前記第1のスイツチの操作から前記第2の
スイツチの操作までの時間を測定する計測回路
と、前記第1のスイツチの操作により制御される
モードカウンターと、前記第1のスイツチが操作
される直前の前記モードカウンターの値を記憶し
ているモードカウンター用メモリーと、前記計測
回路により測定される前記第1のスイツチの操作
から前記第2のスイツチの操作までの時間が所定
値以下のときに前記モードカウンターへ前記モー
ドカウンター用メモリーに記憶されている値を書
き込み補正する補正回路を有することを特徴とす
る電子時計。
The first part is opened and closed by rotating the external operating member.
A measuring circuit for measuring the time from the operation of the first switch to the operation of the second switch in an electronic watch having a switch and a second switch opened and closed by pushing and pulling the same external operating member. a mode counter that is controlled by the operation of the first switch; a mode counter memory that stores the value of the mode counter immediately before the first switch is operated; and a mode counter that is controlled by the operation of the first switch; further comprising a correction circuit that writes and corrects the value stored in the mode counter memory to the mode counter when the time from the operation of the first switch to the operation of the second switch is less than or equal to a predetermined value. An electronic clock featuring
JP1985101450U 1985-07-03 1985-07-03 electronic clock Granted JPS6142494U (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP1985101450U JPS6142494U (en) 1985-07-03 1985-07-03 electronic clock

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1985101450U JPS6142494U (en) 1985-07-03 1985-07-03 electronic clock

Publications (2)

Publication Number Publication Date
JPS6142494U JPS6142494U (en) 1986-03-19
JPS626555Y2 true JPS626555Y2 (en) 1987-02-14

Family

ID=30660888

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1985101450U Granted JPS6142494U (en) 1985-07-03 1985-07-03 electronic clock

Country Status (1)

Country Link
JP (1) JPS6142494U (en)

Also Published As

Publication number Publication date
JPS6142494U (en) 1986-03-19

Similar Documents

Publication Publication Date Title
US3841081A (en) Electronic watch with a time display correcting device
US4358837A (en) Time correcting method
US3798428A (en) Electronic time-keeping apparatus
US4349900A (en) Electronic timepiece with error compensation circuit
JPS5833515B2 (en) clock
US4193255A (en) Electronic timepiece with calendar function
JPS626555Y2 (en)
GB1520379A (en) Digital alarm watch
US4370066A (en) Correction signal input system for electronic timepiece
JP2935182B1 (en) Electronic clock
US4344161A (en) Electronic timepiece
US4367958A (en) Correction signal generating system for an electronic timepiece
GB1520604A (en) Time-setting and displaying mode control circuit for an electronic timepiece
JPS641680Y2 (en)
GB2070814A (en) Electronic watch with chronograph function
JPS6126954Y2 (en)
JPS6313159B2 (en)
US4526476A (en) Correction system for hands display type of electronic timepiece
JPS6212870B2 (en)
JPS5920996B2 (en) Keisankitsukitokei
JPS6122310Y2 (en)
JPS634675B2 (en)
JPH01307689A (en) Universal calendar timepiece with analog time display
US4422776A (en) Device for correction of time date displayed by an electronic watch
US4611927A (en) Electronic timepiece having means for correcting the seconds indication