JPS6265390A - 積層型圧電変位素子 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔発明の技術分野〕 この発明は複数の圧電セラミック素子を積層して構成さ
れる積層型圧電変位素子に係り、特に変位センサを一体
化した積層型圧電変位素子に関する。

〔発明の技術的背景とその問題点〕

近年、半導体素子の集積化に伴ない線幅がミクロンから
サブミクロンオーダーへと移行するにつれて、半導体製
造装置におけるマスク位置決め装置等にもサブミクロン
オーダーの精度が要求されるようになってきた。

このような位置決め装置等に使用される微動変位素子と
しては、従来より種々の方式のものが使用されている。

その一つに、複数のリング状圧電セラミック素子を積層
して構成した積層型圧電変位素子がある。圧電変位素子
は電圧によって変位を制御できるため、微°小変位の制
御が容易で、また熱的、電磁的ノイズの発生がない、と
いった特長から、特に電子ビームを用いた露光装置、転
写装置等に好適である。

圧電変位素子をこうした微小変位制御の用途に使用した
場合に問題となるのは、圧電セラミック材料特有の性質
である変位量のヒステリシスの存在と、一定電圧を印加
した時に時間的な変位ドリフトが生じることである。

第５図は積層型圧電変位素子の印加電圧に対する変位量
の変化を示す図である。すなわち、印加電圧を増加して
いった場合、変位量は経路ａを通ってｂ点に達し、次に
電圧を減少させると元の経路ａと異なる経路Ｃを通り、
電圧零においてｄ点に戻る。次に再び電圧を増加させる
と、今度は経路ｅを通ってｂ点に達し、同様に経路Ｃを
通ってｄ点に戻る。一方、最大印加電圧が小さい時は、
経路ｅからｆを通ってｄ点に戻る。

このように印加電圧を増加させていった時と、減少させ
ていった時との変位量が異なるばかりでなく、電圧零の
点においても０〜ｄの変位量の差が生じる。このような
変位量のヒステリシスは、サブミクロンオーダーの変位
制御を行なう場合、精度上大きな問題となる。また、印
加電圧を一定に保持しても、時間的な変位ドリフトが生
じることは避けられず、これも微小変位制御を行なう上
で好ましくない。

このような聞届を解決するため、圧電変位素子の変位量
を検出し、その結果を圧電変位素子の駆動回路にフィー
ドバックすることにより、変位量のヒステリシスを除去
する方法は公知である。ここで、圧電変位素子の変位量
を検出する手段としては、差動トランスやポテンショメ
ータが使用されている。しかし、差動トランスは形状的
に大きく、またポテンショメータは圧電変位素子に固定
した摺動子と、抵抗器との摺動による摩耗という問題が
ある。さらに、いずれの変位検出手段も圧電変位素子に
固定される要素と圧電変位素子の近傍に設置される要素
とからなっているため、設置調整が容易でないという問
題があった。

〔発明の目的〕

本発明はこのような従来の問題点に鑑みてなされたもの
で、簡便で長寿命、且つ高精度の変位検出手段を備えた
積層型圧電変位素子を提供することを目的とする。

〔発明の概要〕

本発明は、積層した複数のリング状圧電セラミック素子
を、その積層方向にボルトを貫通させて一体化した形式
の積層型圧電変位素子において、一体化のためのボルト
の軸部に歪ゲージのような変位センサを取付けることを
特徴とする。

すなわち、ボルトを貫通させて複数のリング状圧電セラ
ミック素子を一体化した構造の積層型圧電変位素子にお
いては、変位素子の変位に応じてボルトも変位を生じる
ことに着目し、そのボルト自体の変位（歪）を検出する
ことで圧電変位素子の変位を検出するようにしたもので
ある。

〔発明の効果〕

本発明によれば、変位検出手段が摺動部分を有しないた
め長寿命であり、また積層型圧電変位素子に変位検出手
段が一体化されるため、圧電変位素子の設置が極めて容
易である。

さらに、ポテンショメータや差動トランスといった従来
の変位検出手段と異なり、圧電変位素子の外部に設ける
構成要素がないため、実使用時に圧電変位素子の変位を
検出して印加電圧を制御することにより変位量のヒステ
リシスやドリフトの除去を行なうことができるばかりで
なく、圧電変位素子の組立て時に積層方向両端の取付は
金具を固定する場合のボルトの締付は度合いを、ボルト
に取付けた変位センサによりモニターすることが可能と
なる。これによりボルトの締付は度合いを常に一定にす
ることができ、変位量のバラツキを小さくできるという
利点がある。

〔発明の実施例〕

第１図は本発明の一実施例に係る積層型圧電変位素子の
構成を示す断面図、第２図はその要部の断面図である。

図において、圧電セラミック素子１は両面にＡｇのよう
な金属材料からなる電極を形成したリング状のもので、
相互間にやはりリング状の電圧印加用電極−板２を介し
て積層されている。この場合、有機系接着剤を用いて圧
電セラミック素子１および電極板２を接合してもよい。

圧電セラミック素子１は、隣接するものどうし逆方向に
分極されているものとする。電極板２の各一部は圧電セ
ラミック索子１の周部より突出しており、圧電セラミッ
ク索子１が並列に接続されるように、突出部にリード線
３．４が接続される。す−ト線３．４は駆動電圧印加端
子５．６にそれぞれ接続され、これらの端子５．６を介
して図示しない駆動回路から圧電セラミック素子１の分
極方向と同一方向に駆動電圧か印加される。

圧電セラミック素子１および電極板２の積層体の積層方
向両端は、リング状の絶縁板７ａ、７ｂを介して取付は
金具８ａ、８ｂが配置され、これらの取付は金具８ａ、
８ｂにより圧電セラミック素子１および電極板２の積層
体内を貫通するボルト９の締付けがなされることによっ
て、全体か堅固に一体化される。

ボルト９の軸部に長さ方向に沿って凹部１０が形成され
ており、この凹部１０に変位センサ１１、例えば歪ゲー
ジが接着剤により接合されている。

変位センサ１１のリード線１２は、絶縁体板７ａの周部
に設けられた溝１３を通して外部に引出される。なお、
リード線１２を引出すための溝は取付は金具８ａ、８ｂ
に設けてもよいし、圧電セラミック素子１および電極板
２の積層体中にリング状の絶縁体板を挟み、その絶縁体
板の周部に溝を設けてもよい。

リード線１２を介して取出された変ｆ１ンセンサ１１の
出力信号は、図示しない検出回路（増幅器等を含む）を
介して圧電変位素子の駆動回路にフィードバックされ、
それにより圧−１ｘ　ｔ　（：を素子の変位Ｍのヒステ
リシスが除去される。

すなわち、圧電変位素子を例えば三（Ｑ波状に変位させ
る場合を考えると、駆動回路から第３図（ａ）に示すよ
うな三角波状の駆動電圧を圧電変位素子に印加した場合
には、第５図に示した変位量のヒステリシスにより実際
の変位波形は第３図（ｂ）のようになる。これに対し、
変位センサ１１の出力信号を駆動回路にフィードバック
して第３図（ｃ）に示すような駆動電圧を圧電変位素ｒ
・に印加すれば、上述したヒステリシスが除去され、圧
電変位素子の変位波）］ａは第３図（ｄ）に示すような
正しい三角波状となる。

また、取付は金具８ａ、８ｂを用いてボルト９を締付け
る場合、変位センサ１０の出力信号を表示器等に供給し
て変位量をモニターすれば、その締付は度合いを一定に
することが可能となり、各素子毎の変位量のバラツキを
小さくすることができる。

なお、本発明は上記実施例に限定されるものではなく、
その要旨を逸脱しない範囲で種々変形して実施か可能で
ある。例えば第４図に示すようにホルト９の軸部の両側
に凹部１０ａ、１９ｂを形成し、その一方に変位センサ
１１を取付けることによって、凹部１０ａ、１０ｂが形
成された部分か′変位を生じやすいようにして、変位検
出感度を実質的に上げることもできる。

【図面の簡単な説明】

第１図は本発明の一実施例に係る積層型圧電変位素子の
断面図、第２図は同実施例の要部の断面図、第３図は圧
電変位素子の変位量のヒステリシスを除去する原理を説
明するための波形図、第４図は本発明の他の実施例にお
ける要部の断面図、第５図は圧電変位素子の印加電圧に
対する変位量の変化を示す図である。 １・・・圧電セラミック素子、２・・・電極板、３，４
・・・リード線、５，６・・駆動電圧印加端子、７ａ。 ７ｂ・・・絶縁体板、８ａ、８ｂ・・取付は金具、９・
・・ボルト、１０・・・凹部、１１・・・変位センサ、
１２・・・リード線、１３・・・溝。 出願人代理人　弁理士　鈴江武彦 第１図 第２図 第３図

Claims (3)

【特許請求の範囲】
1. （１）複数のリング状圧電セラミック素子を積層し、積
   層方向に貫通するボルトにより一体化してなる積層型圧
   電変位素子において、前記ボルトの軸部に変位センサを
   取付けたことを特徴とする積層型圧電変位素子。
2. （２）前記ボルトの軸部に凹部を設け、その凹部に前記
   変位センサを取付けたことを特徴とする特許請求の範囲
   第１項記載の積層型圧電変位素子。
3. （３）前記変位センサが歪ゲージであることを特徴とす
   る特許請求の範囲第１項または第２項記載の積層型圧電
   変位素子。