JPS6264265A - 多出力スイツチングレギユレ−タ - Google Patents
多出力スイツチングレギユレ−タInfo
- Publication number
- JPS6264265A JPS6264265A JP60203046A JP20304685A JPS6264265A JP S6264265 A JPS6264265 A JP S6264265A JP 60203046 A JP60203046 A JP 60203046A JP 20304685 A JP20304685 A JP 20304685A JP S6264265 A JPS6264265 A JP S6264265A
- Authority
- JP
- Japan
- Prior art keywords
- winding
- output
- control
- windings
- load
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M1/00—Details of apparatus for conversion
- H02M1/0083—Converters characterised by their input or output configuration
- H02M1/009—Converters characterised by their input or output configuration having two or more independently controlled outputs
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（産業上の利用分野）
本発明は、複数の電圧出力を有する多出力スイッチング
レギュレータに関する。
レギュレータに関する。
（従来技術）
従来、この種のスイッチングレギュレータは第３図に示
すようなものがある。
すようなものがある。
この回路は、ｎ個の出力を得るためにｎ個のレギュレー
タ回路１１，１□〜１ｏを具備し、それぞれのレギュレ
ータ回路１１，１２〜１１の出力端子０ＵＴＩ、 ０Ｕ
Ｔ２〜０ＵＴｎから所定の出力電圧ｖｏｉ。
タ回路１１，１□〜１ｏを具備し、それぞれのレギュレ
ータ回路１１，１２〜１１の出力端子０ＵＴＩ、 ０Ｕ
Ｔ２〜０ＵＴｎから所定の出力電圧ｖｏｉ。
ＶＯ２〜ＶＯｎを発生するように構成されている。
レギュレータ回路１１．１２〜１ｎはｎ個の２次巻線を
有するトランスＴの所定の該２次巻線Ｎ１、Ｎ２〜Ｈｎ
に夫々接続され、トランスＴの一次巻線ＮｏＩｆｉＤＣ
／ＡＣインバーターＮＶ と整流器ＲＦＣを介して、商
用１００Ｖの交流電源ＡＣに接続している。
有するトランスＴの所定の該２次巻線Ｎ１、Ｎ２〜Ｈｎ
に夫々接続され、トランスＴの一次巻線ＮｏＩｆｉＤＣ
／ＡＣインバーターＮＶ と整流器ＲＦＣを介して、商
用１００Ｖの交流電源ＡＣに接続している。
各レギュレータ回路１．１２〜１ｎは、出力電圧ＶＯＩ
、 ＶＯ２〜ｙｏｎの違いに応じて回路定数が異なるが
、はぼ同一構成となっている。
、 ＶＯ２〜ｙｏｎの違いに応じて回路定数が異なるが
、はぼ同一構成となっている。
レギュレータ回路１１を代表して説明すれば、トランス
Ｔの２次巻線Ｎ１の出力は、可飽和型インダクタンスＭ
１の負荷巻線ＬＳＩを通ってダイオードＤ１に接続し、
フライホイールダイオードＤＦ１と平滑インダクタンス
Ｌ１ならびに平滑化コンデンサＣ１を経て、出力端子６
０１１に接続している。
Ｔの２次巻線Ｎ１の出力は、可飽和型インダクタンスＭ
１の負荷巻線ＬＳＩを通ってダイオードＤ１に接続し、
フライホイールダイオードＤＦ１と平滑インダクタンス
Ｌ１ならびに平滑化コンデンサＣ１を経て、出力端子６
０１１に接続している。
ＤＥＴｌは誤差電圧増幅器であって、出力端子０（ＪＴ
Ｉからの帰還電圧について、その変動分を検出増幅して
可飽和型インダクタンスＭ１の制御巻線ｌｃ１の巻線電
流をコントロールし、負荷巻線ＬＳＩの磁気的結合によ
り出力電圧ＶＯＩの安定化を図るようになっている。
Ｉからの帰還電圧について、その変動分を検出増幅して
可飽和型インダクタンスＭ１の制御巻線ｌｃ１の巻線電
流をコントロールし、負荷巻線ＬＳＩの磁気的結合によ
り出力電圧ＶＯＩの安定化を図るようになっている。
尚１、可飽和型インダクタンスＭ１とダイオードＤ１で
もっていわゆる磁気増幅器を構成し、平滑インダクタン
スＬ１、フライホイールダイオードＤＦＩと平滑コンデ
ンサＣ１で平滑化回路を構成している。
もっていわゆる磁気増幅器を構成し、平滑インダクタン
スＬ１、フライホイールダイオードＤＦＩと平滑コンデ
ンサＣ１で平滑化回路を構成している。
次に作動説明をすると、交流電源ＡＣからの交流電力は
整流回路ＲＦＣで整流され、ＤＣ／ＡＣインバータＩＮ
Ｖで交流に変換された後、トランスＴｌこ供給される。
整流回路ＲＦＣで整流され、ＤＣ／ＡＣインバータＩＮ
Ｖで交流に変換された後、トランスＴｌこ供給される。
トランスＴの２次巻線Ｎ１に（よ、１次巻線ＮＯとの巻
数比に応じた電圧が発生し、上記磁気増幅器で制御され
たのち平滑化回路で平滑化され、安定出力■０１が出力
端子０ＵＴＩｈ＼ら得られる。
数比に応じた電圧が発生し、上記磁気増幅器で制御され
たのち平滑化回路で平滑化され、安定出力■０１が出力
端子０ＵＴＩｈ＼ら得られる。
ところで、出力電圧■０１に変動が生じると、誤差電圧
増幅器ＤＥＴＩがこれを検出し、変動分に相応した電流
を可飽和型インダクタンスＭ１のυ制御巻線ＮＣＩに流
し、負荷巻線ＮＬＩの磁気的結合【こより出力電圧ＶＯ
１の安定化を図られる。
増幅器ＤＥＴＩがこれを検出し、変動分に相応した電流
を可飽和型インダクタンスＭ１のυ制御巻線ＮＣＩに流
し、負荷巻線ＮＬＩの磁気的結合【こより出力電圧ＶＯ
１の安定化を図られる。
他のレギュレータ回路１２〜１ｏも図示するようにレギ
ュレータ回路１１と同じ構成をしており、トランスＴの
夫々の２次巻線Ｎ２〜Ｎｎよりの所定電圧出力が誤差電
圧増幅器ＤＥＴ２〜ＤＥＴｎおよび磁気増幅器（Ｍ２．
Ｄ２、Ｍｎ、Ｄｎ）にて帰還制御され、平滑化回路（Ｌ
２．ＤＦ２．Ｃ２、Ｌｎ、ＤＦ、、Ｃｎ）で平滑化され
て安定出力Ｖｏ２〜ｖＯｎとなって得られるようになっ
ている。
ュレータ回路１１と同じ構成をしており、トランスＴの
夫々の２次巻線Ｎ２〜Ｎｎよりの所定電圧出力が誤差電
圧増幅器ＤＥＴ２〜ＤＥＴｎおよび磁気増幅器（Ｍ２．
Ｄ２、Ｍｎ、Ｄｎ）にて帰還制御され、平滑化回路（Ｌ
２．ＤＦ２．Ｃ２、Ｌｎ、ＤＦ、、Ｃｎ）で平滑化され
て安定出力Ｖｏ２〜ｖＯｎとなって得られるようになっ
ている。
この様に、従来の多出力スイッチングレギュレータは出
力の数だけのレギュレータ回路を別個に備え、レギュレ
ータ回路毎に設けた磁気増幅器と誤差電圧増幅器により
独立に出力電圧を安定化させている。
力の数だけのレギュレータ回路を別個に備え、レギュレ
ータ回路毎に設けた磁気増幅器と誤差電圧増幅器により
独立に出力電圧を安定化させている。
（発明が解決しようとする問題点）
しかしながら、このような従来の多出力スイッチングレ
ギュレータは、各出力毎に磁気増幅器と誤差電圧増幅器
を具備することから、回路構成が複雑かつ高価になる問
題があった。
ギュレータは、各出力毎に磁気増幅器と誤差電圧増幅器
を具備することから、回路構成が複雑かつ高価になる問
題があった。
（問題を解決するための手段）
本発明はこの様な問題点に鑑みてなされたもので、１次
巻線と複数の２次巻線とを有するトランスと、制御巻線
と複数の負荷巻線の各々が磁気的に密結合し、各負荷巻
線の入力端が２次巻線毎に接続する可飽和インダクタン
スと、各負荷巻線の６出力Ｖ端毎に接続する複数の平滑
化回路と、該平滑化回路の出力変動を検出し、変動分に
応じた電流を前記制御巻線に供給する誤差電圧増幅器と
を具備し、それぞれの負荷巻線による出力の制御を少な
い制御巻線の巻線電流のコントロールでもって行うよう
にして、回路構成の簡素化を図った事を技術的要点とす
る。
巻線と複数の２次巻線とを有するトランスと、制御巻線
と複数の負荷巻線の各々が磁気的に密結合し、各負荷巻
線の入力端が２次巻線毎に接続する可飽和インダクタン
スと、各負荷巻線の６出力Ｖ端毎に接続する複数の平滑
化回路と、該平滑化回路の出力変動を検出し、変動分に
応じた電流を前記制御巻線に供給する誤差電圧増幅器と
を具備し、それぞれの負荷巻線による出力の制御を少な
い制御巻線の巻線電流のコントロールでもって行うよう
にして、回路構成の簡素化を図った事を技術的要点とす
る。
（実施例）
第１図は本発明による多出力スイッチングレギュレータ
の一実施例を示す。
の一実施例を示す。
まず、構成を説明すると、商用１００Ｖ等の交流電源Ａ
Ｃ’からの交流電力を整流回路ＲＦＣ’で直流に変換し
、これを自励型インバータＩＮＶ’で交流に変換してト
ランスＴ°の１次巻線Ｎｏ’に供給している。
Ｃ’からの交流電力を整流回路ＲＦＣ’で直流に変換し
、これを自励型インバータＩＮＶ’で交流に変換してト
ランスＴ°の１次巻線Ｎｏ’に供給している。
トランスＴ“には、所定の出力数だけの２次巻線Ｎ１°
、Ｎ２゛〜Ｎｎ′ が設けられており、それぞれの出
力電圧Ｖｏｌ°、Ｖｏ２°〜■ｏｎ’を発生するための
レギュレータ回路１１，１２〜１ｏが設けられている。
、Ｎ２゛〜Ｎｎ′ が設けられており、それぞれの出
力電圧Ｖｏｌ°、Ｖｏ２°〜■ｏｎ’を発生するための
レギュレータ回路１１，１２〜１ｏが設けられている。
第１のレギュレータ回路１１の構成を説明すると、
トランスＴ゛の２次巻線Ｎ１“の出力が負荷巻線ＬＳ１
を通ってダイオードＤ１°に接続し、フライホイールダ
イオードＤＦＩ°と平滑化インダクタンスＬ１゛からな
る平滑化回路を介して出力端子０ＵＴＩ ’に接続する
。
を通ってダイオードＤ１°に接続し、フライホイールダ
イオードＤＦＩ°と平滑化インダクタンスＬ１゛からな
る平滑化回路を介して出力端子０ＵＴＩ ’に接続する
。
第２のレギュレータ回路２も同様に構成され、トランス
Ｔ°の２次巻線Ｎ２°の出力が負荷巻線ＬＳ２およびダ
イオードＤ２°を通り、フライホイールダイオードＤＦ
２’、平滑化インダクタンスＬ２’とコンデンサＣ２°
からなる平滑化回路に送られ、出力端子０ＵＴ２°に接
続する。
Ｔ°の２次巻線Ｎ２°の出力が負荷巻線ＬＳ２およびダ
イオードＤ２°を通り、フライホイールダイオードＤＦ
２’、平滑化インダクタンスＬ２’とコンデンサＣ２°
からなる平滑化回路に送られ、出力端子０ＵＴ２°に接
続する。
尚、図示しないが、第１．第２のレギュレータ回路１１
，１２と同様構成のレギュレータ回路が、トランスＴ゛
の２次巻線にも構成され、所定数の出力が得られるよう
になっている。
，１２と同様構成のレギュレータ回路が、トランスＴ゛
の２次巻線にも構成され、所定数の出力が得られるよう
になっている。
第ｎのレギュレータ回路１ｎの構成は、トランスＴ°の
２次巻線Ｎｎ“の出力が可飽和インダクタンスＭｎ’の
負荷巻線１−ｓｎおよびダイオードＤｎ゛を一体とした
磁気増幅器を通り、フライホイールダイオードＤＦｎ’
と平滑インダクタンス１−ｎ’と平滑化コンデンサＣ
ｎ’からなる平滑化回路を経て、出力端子０ＵＴｎ’に
接続している。
２次巻線Ｎｎ“の出力が可飽和インダクタンスＭｎ’の
負荷巻線１−ｓｎおよびダイオードＤｎ゛を一体とした
磁気増幅器を通り、フライホイールダイオードＤＦｎ’
と平滑インダクタンス１−ｎ’と平滑化コンデンサＣ
ｎ’からなる平滑化回路を経て、出力端子０ＵＴｎ’に
接続している。
ＤＥＴｎ’は誤差電圧増幅器であって、出力端子０ＵＴ
ｎ’からの帰還電圧について、その変動分を検出増幅し
、可飽和インダクタンスＭｎ’の制御巻線Ｌｃｎに流す
電流をコントロールし、磁気結合している負荷巻線１ｓ
ｎの作用で出力電圧ｖａｎ’の安定化を図っている。
ｎ’からの帰還電圧について、その変動分を検出増幅し
、可飽和インダクタンスＭｎ’の制御巻線Ｌｃｎに流す
電流をコントロールし、磁気結合している負荷巻線１ｓ
ｎの作用で出力電圧ｖａｎ’の安定化を図っている。
ここで、負荷巻線ＬＳＩ、 ＬＳ２〜等と可飽和インダ
クタンスＭｎ’の負荷巻線１−ｓｎとは互いに磁気結合
され、制御巻線Ｉ Ｃｎに対する負荷巻線となっている
。又、平滑インダクタンスＬｌ’、 Ｌ２°〜１−ｎ’
も互いに磁気結合されている。
クタンスＭｎ’の負荷巻線１−ｓｎとは互いに磁気結合
され、制御巻線Ｉ Ｃｎに対する負荷巻線となっている
。又、平滑インダクタンスＬｌ’、 Ｌ２°〜１−ｎ’
も互いに磁気結合されている。
負荷巻線１ｓｌ、 ＬＳ２〜１−３ｎの巻数Ｎ （ＬＳ
Ｉ）、 Ｎ（ｓＬ２） 〜Ｎ （Ｌｓｎ）は、２次巻線
Ｎｌ’、 Ｎ２°〜Ｎｎ゛の巻数Ｎ （８１°）、Ｎ（
Ｎ２°） 〜Ｎ（Ｎｎ’）との間に、次式の関係が成立
するように設けられている。
Ｉ）、 Ｎ（ｓＬ２） 〜Ｎ （Ｌｓｎ）は、２次巻線
Ｎｌ’、 Ｎ２°〜Ｎｎ゛の巻数Ｎ （８１°）、Ｎ（
Ｎ２°） 〜Ｎ（Ｎｎ’）との間に、次式の関係が成立
するように設けられている。
Ｎ （ＬＳＩ） Ｎ （ＬＳ２） Ｎ （Ｌ
Ｓｎ）Ｎ （Ｎｌ’） Ｎ （Ｎ２°） Ｎ
（Ｎｎ’）ざらに、インダクタンスＬｌ’、 Ｌ２°〜
Ｉｎ” の巻数Ｎ（１１’） 、 Ｎ（Ｌ２’） 〜Ｎ
（Ｌｎ’）は、２次巻線Ｎｌ’、 Ｎ２°〜Ｎｎ’
の巻数Ｎ（Ｎｌ’） 、 Ｎ（Ｎ２°）〜Ｎ （Ｎｎ’
）との間に、次式の関係が成立するように設けられてい
る。
Ｓｎ）Ｎ （Ｎｌ’） Ｎ （Ｎ２°） Ｎ
（Ｎｎ’）ざらに、インダクタンスＬｌ’、 Ｌ２°〜
Ｉｎ” の巻数Ｎ（１１’） 、 Ｎ（Ｌ２’） 〜Ｎ
（Ｌｎ’）は、２次巻線Ｎｌ’、 Ｎ２°〜Ｎｎ’
の巻数Ｎ（Ｎｌ’） 、 Ｎ（Ｎ２°）〜Ｎ （Ｎｎ’
）との間に、次式の関係が成立するように設けられてい
る。
Ｎ （１１’） Ｎ （Ｌ２°） Ｎ（Ｌｎ
’）Ｎ （Ｎｌｏ） Ｎ（Ｎ２°） Ｎ （
Ｎｎ’）誤差電圧増幅器ＤＥＴｎ“は出力端子０ＵＴｎ
’からの帰還電圧について、その変動分を検出増幅し、
制御巻線ＬＣｎの電流をコン、トロールして出力電圧’
ｖｏｎ’の安定化を図るようになっている。
’）Ｎ （Ｎｌｏ） Ｎ（Ｎ２°） Ｎ （
Ｎｎ’）誤差電圧増幅器ＤＥＴｎ“は出力端子０ＵＴｎ
’からの帰還電圧について、その変動分を検出増幅し、
制御巻線ＬＣｎの電流をコン、トロールして出力電圧’
ｖｏｎ’の安定化を図るようになっている。
また、負荷巻線［１，Ｌ３２〜１−ｓｎとインダクタン
ス１１’、 Ｌ２’ 〜Ｌｎ’ は、２次巻線Ｎ１°
、 Ｎ２゜〜Ｎｎ’ との関係において上記式の関係
に設定されているので、第１．２のレギュレータ回路１
１゜１２の出力電圧ＶＯＩ’ 、 Ｖ’０２°は、第ｎ
のレギュレータ１ｎに設けられた誤差電圧増幅器ＤＥＴ
ｎと可飽和インダクタンスＭｎ’との帰還制御により安
定化される。
ス１１’、 Ｌ２’ 〜Ｌｎ’ は、２次巻線Ｎ１°
、 Ｎ２゜〜Ｎｎ’ との関係において上記式の関係
に設定されているので、第１．２のレギュレータ回路１
１゜１２の出力電圧ＶＯＩ’ 、 Ｖ’０２°は、第ｎ
のレギュレータ１ｎに設けられた誤差電圧増幅器ＤＥＴ
ｎと可飽和インダクタンスＭｎ’との帰還制御により安
定化される。
この様に、レギュレータ回路毎に従来のような磁気増幅
器と誤差電圧増幅器による帰還制御を設けなくても、少
なくとも一つのレギュレータ回路に設けた磁気増幅器と
誤差電圧増幅器による帰還制御回路に他のレギュレータ
回路を磁気的に結合するだけでよいので、回路構成を簡
素化することができる。
器と誤差電圧増幅器による帰還制御を設けなくても、少
なくとも一つのレギュレータ回路に設けた磁気増幅器と
誤差電圧増幅器による帰還制御回路に他のレギュレータ
回路を磁気的に結合するだけでよいので、回路構成を簡
素化することができる。
尚、この実施例では、誤差電圧増幅器を設けたレギュレ
ータ回路ＤＥＴｒ）’を一ケ所としたが、複数のレギュ
レータ回路を複数群に別け、夫々の群ごとに第ｎレギュ
レータ回路と同様のレギュレータ回路でもって他のレギ
ュレータ回路を磁気結合してもよい。
ータ回路ＤＥＴｒ）’を一ケ所としたが、複数のレギュ
レータ回路を複数群に別け、夫々の群ごとに第ｎレギュ
レータ回路と同様のレギュレータ回路でもって他のレギ
ュレータ回路を磁気結合してもよい。
第２図は他の実施例を示す回路図である。
第１図の回路と相違する点は、他の電圧制御方式のレギ
ュレータを一体に構成している点にある。
ュレータを一体に構成している点にある。
即ち、第２図のレギュレータ回路Ｘのように、出力電圧
ＶＸの電圧変動を検知増幅する誤差電圧増幅器ＤＥＴＸ
、誤差分に応じてパルス幅を変調する駆動パルス発生器
ＲＥＧを備え、この駆動パルス発生器ＲＥＧの出力する
パルス信号でもってインバータＩＶＮ’のスイッチング
動作をコントロールするいわゆるインバータ制御方式の
ものを一体に構成している。
ＶＸの電圧変動を検知増幅する誤差電圧増幅器ＤＥＴＸ
、誤差分に応じてパルス幅を変調する駆動パルス発生器
ＲＥＧを備え、この駆動パルス発生器ＲＥＧの出力する
パルス信号でもってインバータＩＶＮ’のスイッチング
動作をコントロールするいわゆるインバータ制御方式の
ものを一体に構成している。
尚、ダイオードＤ×１フライホイールダイオードＤ［ｘ
１インダクタンスＬＸとコンデンサＣＸで整流および平
滑化回路を構成している。
１インダクタンスＬＸとコンデンサＣＸで整流および平
滑化回路を構成している。
このように、この実施例によれば、第１図の回路による
出力電圧の制御に加えて、インバータ制御方式の回路で
も制御することができて、各レギュレータ回路の出力電
圧を更に安定化することができる。
出力電圧の制御に加えて、インバータ制御方式の回路で
も制御することができて、各レギュレータ回路の出力電
圧を更に安定化することができる。
（発明の効果）
以上説明したように本発明によれば、制御巻線と複数の
負荷巻線の各々が磁気的に密結合した可飽和インダクタ
ンスを電圧を制御する制御回路に設け、特定のレギュレ
ータ回路の出力変動を検出増幅する誤差電圧増幅器のコ
ントロールでもって制御巻線の巻線電流を制御するよう
にして、多出力を帰還制御しているのも、出力毎に誤差
電圧増幅器と可飽和インダクタンスとによる帰還制御を
設ける必要がないことから、回路を簡素化及び小形化で
き、しかも価格を低減することができる。
負荷巻線の各々が磁気的に密結合した可飽和インダクタ
ンスを電圧を制御する制御回路に設け、特定のレギュレ
ータ回路の出力変動を検出増幅する誤差電圧増幅器のコ
ントロールでもって制御巻線の巻線電流を制御するよう
にして、多出力を帰還制御しているのも、出力毎に誤差
電圧増幅器と可飽和インダクタンスとによる帰還制御を
設ける必要がないことから、回路を簡素化及び小形化で
き、しかも価格を低減することができる。
第１図は本発明による多出力スイッチングレギュレータ
の一実施例を示す回路図、第２図は他の実施例を示ブ回
路図、第３図は従来の多出力スイッチングレギュレータ
の一例を示す回路図である。 Ｔ゛ ニドランス Ｎｏ’：１次巻線 Ｎ１°、 Ｎ２°、Ｎｒｌ’：２次巻線Ｍｎ’：可飽和
インダクタンス ｌｓｌ、 ｌｓ２． ｌｓｎ：負荷巻線Ｌｓｎ：制御巻
線 Ｄｌｏ、 ［）２’、 ［）ｎ’、 ［）ｘ ：ダイオ
ードＤＦ１°・ＤＦ２’ □ ＤＦｎ’ ・ＤＦｘ：フ
ライホイールダイオード
の一実施例を示す回路図、第２図は他の実施例を示ブ回
路図、第３図は従来の多出力スイッチングレギュレータ
の一例を示す回路図である。 Ｔ゛ ニドランス Ｎｏ’：１次巻線 Ｎ１°、 Ｎ２°、Ｎｒｌ’：２次巻線Ｍｎ’：可飽和
インダクタンス ｌｓｌ、 ｌｓ２． ｌｓｎ：負荷巻線Ｌｓｎ：制御巻
線 Ｄｌｏ、 ［）２’、 ［）ｎ’、 ［）ｘ ：ダイオ
ードＤＦ１°・ＤＦ２’ □ ＤＦｎ’ ・ＤＦｘ：フ
ライホイールダイオード
Claims (1)
- 【特許請求の範囲】 １次巻線と複数の２次巻線とを有するトランスと、 制御巻線と複数の負荷巻線の各々が磁気的に密結合し、
各負荷巻線の入力端が２次巻線毎に接続する可飽和イン
ダクタンスと、 各負荷巻線の出力Ｖ端毎に接続する複数の平滑化回路と
、 該平滑化回路の出力変動を検出し、変動分に応じた電流
を前記制御巻線に供給する誤差電圧増幅器とを具備した
事を特徴とする多出力スイッチングレギュレータ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60203046A JPS6264265A (ja) | 1985-09-13 | 1985-09-13 | 多出力スイツチングレギユレ−タ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60203046A JPS6264265A (ja) | 1985-09-13 | 1985-09-13 | 多出力スイツチングレギユレ−タ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6264265A true JPS6264265A (ja) | 1987-03-23 |
| JPH0261233B2 JPH0261233B2 (ja) | 1990-12-19 |
Family
ID=16467450
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60203046A Granted JPS6264265A (ja) | 1985-09-13 | 1985-09-13 | 多出力スイツチングレギユレ−タ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6264265A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2016521110A (ja) * | 2013-04-19 | 2016-07-14 | アーベーベー・テクノロジー・アーゲー | 変換器を用いて整流器を制御するための制御システムおよび方法 |
-
1985
- 1985-09-13 JP JP60203046A patent/JPS6264265A/ja active Granted
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2016521110A (ja) * | 2013-04-19 | 2016-07-14 | アーベーベー・テクノロジー・アーゲー | 変換器を用いて整流器を制御するための制御システムおよび方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0261233B2 (ja) | 1990-12-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS61102167A (ja) | Ｄｃ／ｄｃコンバ−タ | |
| JPH028549B2 (ja) | ||
| US11532991B2 (en) | Flyback converter with auxiliary winding voltage sensing referring to capacitor voltage | |
| JPH0532987B2 (ja) | ||
| US4176392A (en) | Series induction/parallel inverter power stage and power staging method for DC-DC power converter | |
| US20200266716A1 (en) | Power conversion apparatus | |
| JPS6264265A (ja) | 多出力スイツチングレギユレ−タ | |
| US4775803A (en) | Base drive circuit of transistor | |
| US10743382B1 (en) | Closed loop frequency control method for a self-oscillating circuit | |
| JPS6253844B2 (ja) | ||
| JP2629999B2 (ja) | Ｄｃ／ｄｃコンバータの直列接続回路 | |
| JP3508092B2 (ja) | 平均値整流回路及びスイッチング電源回路 | |
| JP2001169570A (ja) | パルス電源装置 | |
| JPH01234054A (ja) | スイッチング電源装置 | |
| JPS61207172A (ja) | 多出力型定電流回路 | |
| JPH05928B2 (ja) | ||
| JPH0759348A (ja) | 直流−直流変換器の並列接続装置 | |
| JPH10248247A (ja) | 昇圧チョッパ回路 | |
| JPS59175374A (ja) | Ｄｃ／ｄｃコンバ−タの保護回路 | |
| JPH06335176A (ja) | 充放電電源装置 | |
| JPS61277371A (ja) | 電源回路 | |
| JP2529407Y2 (ja) | 磁気増幅器 | |
| JPS5992768A (ja) | スイツチング電源の駆動回路 | |
| JPH0421359A (ja) | スイッチングレギュレータ | |
| JPS6268066A (ja) | 定電圧電源装置 |