JPS6262619A - Speed-up circuit of transistor - Google Patents

Speed-up circuit of transistor

Info

Publication number
JPS6262619A
JPS6262619A JP60202804A JP20280485A JPS6262619A JP S6262619 A JPS6262619 A JP S6262619A JP 60202804 A JP60202804 A JP 60202804A JP 20280485 A JP20280485 A JP 20280485A JP S6262619 A JPS6262619 A JP S6262619A
Authority
JP
Japan
Prior art keywords
circuit
transistor
capacitor
current
switching
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP60202804A
Other languages
Japanese (ja)
Other versions
JPH0683041B2 (en
Inventor
Katsuhiko Watanabe
勝彦 渡辺
Akira Kamata
彰 鎌田
Masayasu Osaki
正康 大崎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
FDK Corp
Original Assignee
FDK Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by FDK Corp filed Critical FDK Corp
Priority to JP60202804A priority Critical patent/JPH0683041B2/en
Publication of JPS6262619A publication Critical patent/JPS6262619A/en
Publication of JPH0683041B2 publication Critical patent/JPH0683041B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Electronic Switches (AREA)

Abstract

PURPOSE:To obtain a circuit having excellent operating efficiency with comparatively simple constitution by providing an absorber circuit provided with a resistor and a capacitor to the titled circuit and utilizing a current flowing to the absorber circuit so as to apply conduction control of a discharge transistor (TR). CONSTITUTION:The absorber circuit 12 connected in parallel with a switching TR Q1 consists of a series circuit composing of a capacitor C1 and resistors R7, R8. In applying a drive current to a base of the TR Q1, the TR Q1 is turned on and a current flows to the primary winding of a transformer T1. The switching TR Q1 is turned on rapidly. When a capacitor C3 is charged, a base current keeps flowing through a resistor R2. When the supply of the drive current is stopped, the TR Q1 is turned off. The current flows through the capacitor C1 and the resistors R7, R8 and the emitter-collector voltage of the switching TR Q1 is reduced.

Description

【発明の詳細な説明】 「産業上の利用分野] 本発明は、トランスやコイル等のKM AT性負負荷駆
動す、るスイッチングトランジスタのスイッチングスピ
ードを向上させる回路に関する。
DETAILED DESCRIPTION OF THE INVENTION [Field of Industrial Application] The present invention relates to a circuit for improving the switching speed of a switching transistor that drives a KM AT type negative load such as a transformer or a coil.

[従来の技術] スイッチングトランジスタを効率よく駆動するため、ト
ランジスタがターンオンする時に過大なベース電流を注
入してオン時間を短くし、ターンオフする時に逆バイア
ス電圧を加えてトランジスタの導通時にベースに蓄積さ
れた電荷を引き抜き蓄積時間を短縮することが行われて
いる。
[Prior art] In order to efficiently drive a switching transistor, an excessive base current is injected when the transistor is turned on to shorten the on time, and a reverse bias voltage is applied when the transistor is turned off to reduce the amount of current accumulated in the base when the transistor is turned on. The accumulated charge is extracted to shorten the accumulation time.

最も簡単なスピードアンプ回路は、l・ランジスタのベ
ース抵抗と並列にコンデンサを挿入して、トランジスタ
のターンオン時にはコンデンサの充電電流によりオーバ
ードライブをかけ、ターンオフ時にはコンデンサの充電
電圧でトランジスタを逆バイアスする構成である。
The simplest speed amplifier circuit has a configuration in which a capacitor is inserted in parallel with the base resistor of the L transistor, and when the transistor is turned on, overdrive is applied by the charging current of the capacitor, and when the transistor is turned off, the transistor is reverse biased by the charging voltage of the capacitor. It is.

この回路は最も簡単であるが、効率よく動作させるため
にはベース抵抗やトランジスタの定数に応した適切な容
置値のコンデンサをix沢しなければならず、必ずしも
十分満足しうる性能を発揮させ難いという欠点がある。
This circuit is the simplest, but in order to operate efficiently, it is necessary to use a large number of capacitors with appropriate capacitance values depending on the base resistance and the constant of the transistor, and it is not always possible to achieve satisfactory performance. The drawback is that it is difficult.

そこで従来技術では第3図に示すようなスピードアップ
回路10が用いられていた。ここでスイッチングトラン
ジスタQ1 はトランスT。
Therefore, in the prior art, a speed-up circuit 10 as shown in FIG. 3 has been used. Here, the switching transistor Q1 is a transformer T.

のような誘導性負荷を駆動するものであって、ターンオ
フ時に生じるスパイク電圧を吸収するためコンデンサC
3および抵抗R,の直列接続からなるアブソーバ回路1
2が前記スイッチングトランジスタQ1 と並列に組み
込まれる。このようなスイッチングトランジスタQ、に
は、入力回路として抵抗Rz、Riからなるベースバイ
アス回路が接続され、パルストランスT’sを介して駆
動される。
It drives an inductive load such as a capacitor C to absorb the spike voltage that occurs at turn-off.
3 and a resistor R, are connected in series.
2 is installed in parallel with the switching transistor Q1. A base bias circuit consisting of resistors Rz and Ri is connected as an input circuit to such a switching transistor Q, and is driven via a pulse transformer T's.

ここでスピードアップ回路10ば、コンデンサC2、ト
ランジスタQz 、ダイオードD1、および3個の抵抗
R,,R,,R,から構成される。
Here, the speed-up circuit 10 is composed of a capacitor C2, a transistor Qz, a diode D1, and three resistors R, , R, , R,.

パルストランスT2に駆動パルスが供給されるとスイッ
チングトランジスタQ、はターンオンし、トランスT1
 の−次巻線に電流が流れる。
When a driving pulse is supplied to the pulse transformer T2, the switching transistor Q turns on, and the transformer T1
Current flows through the negative winding.

また同時に抵抗R7およびダイオードDIを通って電流
が流れコンデンサCmが充電される。
At the same time, current flows through resistor R7 and diode DI to charge capacitor Cm.

この時トランジスタQ2のベース−エミッタ間は逆バイ
アスされるため非導通をたもつ。
At this time, the base-emitter of the transistor Q2 is reverse biased and is non-conductive.

パルストランスT2への駆動信号が反転すると、コンデ
ンサC2に蓄えられた電荷によってトランジスタQ2が
導通し、抵抗R4を通してスイッチングトランジスタQ
l のベース蓄積電荷を引き抜く。これによってスイッ
チングトランジスタQ、は逆バイアスされてターンオフ
し、トランスT、に蓄えられていたエネルギーの一部は
アブソーバ回路12を通る電流となって消費される。
When the drive signal to the pulse transformer T2 is inverted, the charge stored in the capacitor C2 makes the transistor Q2 conductive, and the switching transistor Q is turned on through the resistor R4.
Subtract the base accumulated charge of l. As a result, the switching transistor Q is reverse biased and turned off, and part of the energy stored in the transformer T is consumed as a current passing through the absorber circuit 12.

[発明が解決しようとする問題点] 上記のようなスピードアップ回路10においては、スイ
ッチングトランジスタQ1のターンオン時にコンデンサ
C2への充電電流によってオーバードライブしてオン時
間を短縮し、ターンオフ時にベース蓄積電荷を引き抜き
蓄積時間を短縮し効率を向上させることができるが、図
面からも判るように部品点数がかなり多く回路が複雑と
なる欠点がある。
[Problems to be Solved by the Invention] In the speed-up circuit 10 as described above, when the switching transistor Q1 is turned on, the charging current to the capacitor C2 is overdriven to shorten the on time, and when the switching transistor Q1 is turned off, the base accumulated charge is Although the extraction accumulation time can be shortened and the efficiency can be improved, as can be seen from the drawings, the disadvantage is that the number of parts is quite large and the circuit is complicated.

本発明の目的は、上記のような従来技術の欠点を解消し
、比較的簡単な構成で動作効率のよいトランジスタのス
ピードアップ回路を提供することにある。
SUMMARY OF THE INVENTION An object of the present invention is to eliminate the drawbacks of the prior art as described above and to provide a transistor speed-up circuit with a relatively simple configuration and high operating efficiency.

[問題点を解決するための手段] 上記のような目的を達成することのできる本発明は、誘
導性負荷を流れる?ii流をオン−オフ制御nするスイ
ッチングトランジスタのベース抵抗と並列にダイオード
とコンデンサの直列回路を接続するとともに、該ダイオ
ードとコンデンサの接続点と前記i・ランジスタのエミ
ッタとの間に放電用のトランジスタを接続し、該放電用
トランジスタのベースをアブソーバ回路に接続したトラ
ンジスタのスピードアップ回路である。
[Means for Solving the Problems] The present invention, which can achieve the above-mentioned objects, does not apply to inductive loads. A series circuit of a diode and a capacitor is connected in parallel with the base resistor of a switching transistor that controls the on-off of the current, and a discharge transistor is connected between the connection point of the diode and the capacitor and the emitter of the transistor. This is a transistor speed-up circuit in which the discharge transistor is connected to an absorber circuit, and the base of the discharge transistor is connected to an absorber circuit.

ここで誘導性負荷とは、コイルやトランス等をいう。誘
導性負荷をスイッチング駆動する場合には、スイッチン
グトランジスタのターンオフ時に生じるフライバック電
圧を吸収し該トランジスタを保護するため抵抗とコンデ
ンサを備えたアブソーバ回路が設けられる。本発明はこ
のアブソーバ回路を流れる電流を利用して放電用トラン
ジスタの導通制御を行うものである。
The inductive load here refers to a coil, a transformer, etc. When switching an inductive load, an absorber circuit including a resistor and a capacitor is provided to absorb the flyback voltage generated when the switching transistor is turned off and protect the transistor. The present invention utilizes the current flowing through this absorber circuit to control the conduction of the discharge transistor.

従って本発明は、例えばスイッチング電源等のスイッチ
ングトランジスタの駆動に好適である。
Therefore, the present invention is suitable for driving switching transistors such as switching power supplies, for example.

[作用] アブソーバ回路は前記のように、スイッチングトランジ
スタのターンオフ時に誘導性負荷によって生じるスパイ
ク電圧を吸収するものであり、それを流れる電流は抵抗
で消費され全て熱に変わり失われてしまう。本発明は、
本来無駄に消費されてしまう電流の一部を利用して放電
用のトランジスタを導通制御し、スイッチングトランジ
スタのベースに蓄積されていた電荷を引き抜いて蓄積時
間を短縮している。
[Function] As described above, the absorber circuit absorbs the spike voltage generated by the inductive load when the switching transistor is turned off, and the current flowing through it is consumed by the resistor and is completely lost as heat. The present invention
A portion of the current that would normally be wasted is used to control the conduction of the discharge transistor, and the charge accumulated in the base of the switching transistor is extracted to shorten the accumulation time.

またターンオン時にはダイオードを通るコンデンサへの
充電電流によりオーバードライブし、オン時間(立ち上
がり時間+遅延時間)を短縮している。
Furthermore, at turn-on, the capacitor is overdriven by the charging current that passes through the diode, shortening the on-time (rise time + delay time).

[実施例] 第1図は本発明に係るトランジスタのスピードアップ回
路を適用したスイッチング電源の一例を示す回路図であ
る。説明を容易にするため第3図に示す従来技術と対応
する部分には同一符号を付す。スイッチングトランジス
タQ+ はトランスT、の一次側電流をオン−オフ制御
するものであり、該トランスT1の二次側には整流平滑
回路14が接続され、出力端子C−4間に接続される電
源の負荷に電力が供給される。
[Embodiment] FIG. 1 is a circuit diagram showing an example of a switching power supply to which a transistor speed-up circuit according to the present invention is applied. For ease of explanation, parts corresponding to those of the prior art shown in FIG. 3 are given the same reference numerals. The switching transistor Q+ controls on/off the primary side current of the transformer T. A rectifying and smoothing circuit 14 is connected to the secondary side of the transformer T1, and the power supply connected between the output terminal C-4 is connected to the switching transistor Q+. Power is supplied to the load.

なお抵抗R2,R3はスイッチングトランジスタQ、の
ベースバイアス抵抗である。
Note that resistors R2 and R3 are base bias resistors of the switching transistor Q.

スイッチングトランジスタQ+  と並列に接続されて
いるアブソーバ回路12は、コンデンサC,と抵抗Rt
、Reの直列回路から構成される。この抵抗R1,RI
lはアブソーバ回路12の端子電圧を分圧するもので、
それらの抵抗値の和が第3図の抵抗R5の抵抗値と対応
する。
The absorber circuit 12 connected in parallel with the switching transistor Q+ includes a capacitor C and a resistor Rt.
, Re. This resistance R1, RI
l is for dividing the terminal voltage of the absorber circuit 12,
The sum of these resistance values corresponds to the resistance value of resistor R5 in FIG.

そして本発明に係るスピードアップ回路10は、スイッ
チングトランジスタQ、のベース1氏抗R2と並列にダ
イオードD2とコンデンサC3との直列回路を接続する
とともに、該ダイオードD2とコンデンサC3との接続
点eと前記トランジスタQ1 のエミッタとの間に放電
用のトランジスタQ3を接続し、そのベースを前記アブ
ソーバ回路12の抵抗R1と抵抗R8の接続点fに結線
した構成である。
The speed-up circuit 10 according to the present invention connects a series circuit of a diode D2 and a capacitor C3 in parallel with the base resistance R2 of the switching transistor Q, and connects a connection point e between the diode D2 and the capacitor C3. A discharge transistor Q3 is connected between the emitter of the transistor Q1, and its base is connected to the connection point f between the resistor R1 and the resistor R8 of the absorber circuit 12.

電源としての入力端子a−b間には直流が供給され、ス
イッチングトランジスタQ、のへ一ス側に接続されたパ
ルストランスT2には制御回路などからパルス状の駆動
信号が供給される。
Direct current is supplied between input terminals a and b as a power source, and a pulsed drive signal is supplied from a control circuit or the like to a pulse transformer T2 connected to the input terminal of the switching transistor Q.

スイッチングトランジスタQ1 のベースに駆動電流が
供給されると、ターンオンしてトランスT、の一次巻線
に電流が流れる。ターンオン時のベース電流は、ダイオ
ードD2およびコンデンサC3を通って流れるためオー
バードライブがかかり、スイッチングトランジスタQ、
  は急速にオンする。コンデンサC3が充電されたな
らばベース電流は抵抗R2を通って流れ続ける。
When a drive current is supplied to the base of the switching transistor Q1, it is turned on and current flows through the primary winding of the transformer T. Since the base current at turn-on flows through diode D2 and capacitor C3, it is overdriven and the switching transistors Q,
turns on rapidly. Once capacitor C3 is charged, base current continues to flow through resistor R2.

次に駆動電流の供給が停止するとスイッチングトランジ
スタQ、はターンオフする。この時、トランスT1 の
インダクタンスによってスイッチングトランジスタQ1
 のエミッターコレクタ間電圧は上昇しようとするが、
それに並列にアブソーバ回路12が接続されているから
、コンデンサC1およびRt、Raを通って電流が流れ
、スイッチングトランジスタQ1 のエミッターコレク
タ間電圧が低減し、該トランジスタは保護されるととも
に外部に出る不要ノイズが減少する。
Next, when the supply of drive current is stopped, the switching transistor Q is turned off. At this time, due to the inductance of the transformer T1, the switching transistor Q1
The emitter-collector voltage of tries to rise, but
Since the absorber circuit 12 is connected in parallel with it, current flows through the capacitors C1, Rt, and Ra, reducing the voltage between the emitter and collector of the switching transistor Q1, thereby protecting the transistor and protecting it from unnecessary noise flowing outside. decreases.

また本発明ではスイッチングトランジスタQ1のターン
オフ時に抵抗R,に電流が流れるため、その電流で電圧
降下が生し抵抗R1と抵抗R6の接続点fには正電圧が
生じる。それによって放電用トランジスタQ3のベース
にパルス電流が流れて瞬間的に真通し、コンデンサC1
を介してスイッチングトランジスタQ、のベースに蓄積
されていた電荷が引き抜かれ急速にターンオフし、蓄積
時間が短縮される。
Further, in the present invention, since a current flows through the resistor R when the switching transistor Q1 is turned off, the current causes a voltage drop and a positive voltage is generated at the connection point f between the resistors R1 and R6. As a result, a pulse current flows to the base of the discharging transistor Q3, which momentarily turns the capacitor C1
The charge accumulated in the base of the switching transistor Q is extracted through the switching transistor Q and turned off rapidly, shortening the accumulation time.

再びスイッチングトランジスタQl のベースに駆動電
流が供給されると、前記のような動作により8亥トラン
ジスタQ1 はターンオンし、アブソーバ回路12のコ
ンデンサCIの電荷は放電される。この時、抵抗R8に
も電流が流れるが、その電流によって生じる接続点fの
電圧は抵抗RIlの他端の電圧よりも低くなるから、放
電用トランジスタQ3は逆バイアスの状態となり非導通
の状態が保たれる。
When the drive current is again supplied to the base of the switching transistor Ql, the above-described operation turns on the transistor Ql, and the charge in the capacitor CI of the absorber circuit 12 is discharged. At this time, a current also flows through the resistor R8, but the voltage at the connection point f caused by the current becomes lower than the voltage at the other end of the resistor RIl, so the discharging transistor Q3 becomes reverse biased and becomes non-conductive. It is maintained.

以上の動作波形をまとめて示すと第2図のようになる。The above operation waveforms are collectively shown in FIG. 2.

同図に示されているように、スイッチングトランジスタ
Q、のベース電流はターンオン時にコンデンサC4の充
電電流によりオーバードライブがかかるからオン時間が
短縮し、またターンオフ時にスイッチングトランジスタ
Q1を逆バイアスするから蓄積時間の短い駆動が可能と
なる。
As shown in the figure, the base current of the switching transistor Q is overdriven by the charging current of the capacitor C4 when it is turned on, so the on time is shortened, and the switching transistor Q1 is reverse biased when it is turned off, so the storage time is reduced. This enables short driving times.

以上一方式スイッチング電源の場合を例にとって説明し
たが、本発明はそれに限られずハーフブリッジ型やフル
ブリッジ型あるいはブフシュプル型電源等にも適用でき
るし、その他コイル等の誘導性負荷を駆動する場合にも
適用できることは言うまでもない。
Although the above description has been made using a one-way switching power supply as an example, the present invention is not limited thereto, and can be applied to a half-bridge type, full-bridge type, or Buchspull type power supply, and can also be applied when driving an inductive load such as a coil. Needless to say, it can also be applied.

また上記実施例ではアブソーバ回路がスイッチングトラ
ンジスタに並列に接続されているが、それ以外の場合に
も本発明を適用可能である。
Further, in the above embodiment, the absorber circuit is connected in parallel to the switching transistor, but the present invention can be applied to other cases as well.

[発明の効果] 本発明は上記のようにベース回路に並列にダイオードと
コンデンサとの直列回路を設けたからスイッチングトラ
ンジスタのオン特性が良好となるし、またアブソーバ回
路を流れる電流の一部を積極的に利用してスイッチング
トランジスタのターンオフ時に放電用トランジスタを瞬
間的にR1ffl制御しベース蓄積電荷を引き抜くよう
にしたからスイッチングトランジスタの蓄積時間を短縮
することができ、両者の効果が相俟てスイッチングスピ
ードが向上し、効率を大幅に向」ニさせることができる
[Effects of the Invention] As described above, the present invention provides a series circuit of a diode and a capacitor in parallel with the base circuit, which improves the on-characteristics of the switching transistor, and also actively diverts a portion of the current flowing through the absorber circuit. When the switching transistor is turned off, the discharging transistor is momentarily controlled by R1ffl to draw out the base accumulated charge, so the accumulation time of the switching transistor can be shortened, and the combination of these two effects increases the switching speed. can significantly improve efficiency.

また、本来アブソーバ回路で熱として消費されるエネル
ギーを使用して放電用トランジスタを駆動しているため
効率が損なわれることもない。
Further, since the discharge transistor is driven using energy that would normally be consumed as heat in the absorber circuit, efficiency is not impaired.

【図面の簡単な説明】[Brief explanation of drawings]

第1図は本発明をスイッチング電源に適用した場合の一
例を示す回路図、第2図はその回路各部の電圧電流波形
図、第3図は従来技術の一例を示す回路図である。 10・・・スピードアップ回路、12・・・アブソーバ
回路、14・・・整流平滑回路、T、・・・トランス、
Q、・・・スイッチングトランジスタ、Q□・・・放電
用のトランジスタ、D2・・・ダイオード、C1・・・
コンデンサ。 特許出願人  富士電気化学株式会社 代  理  人     茂  見     1第1図 日==m2゜ 第3図
FIG. 1 is a circuit diagram showing an example of the application of the present invention to a switching power supply, FIG. 2 is a voltage and current waveform diagram of each part of the circuit, and FIG. 3 is a circuit diagram showing an example of the prior art. 10... Speed-up circuit, 12... Absorber circuit, 14... Rectifier smoothing circuit, T... Transformer,
Q,...Switching transistor, Q□...Discharge transistor, D2...Diode, C1...
capacitor. Patent applicant: Fuji Electrochemical Co., Ltd. Agent: Shigeru Mi 1 Figure 1 Date==m2゜Figure 3

Claims (1)

【特許請求の範囲】[Claims] 1、誘導性負荷を流れる電流をオン−オフ制御するスイ
ッチングトランジスタのベース抵抗と並列にダイオード
とコンデンサの直列回路を接続するとともに、該ダイオ
ードとコンデンサの接続点と前記トランジスタのエミッ
タとの間に放電用のトランジスタを接続し、該放電用ト
ランジスタのベースを、スイッチングトランジスタのタ
ーンオフ時に生じるスパイク電圧を吸収するアブソーバ
回路に接続して、該アブソーバ回路を流れる電流により
前記放電用トランジスタを導通制御することを特徴とす
るトランジスタのスピードアップ回路。
1. A series circuit of a diode and a capacitor is connected in parallel with the base resistor of a switching transistor that controls on-off the current flowing through the inductive load, and a discharge is caused between the connection point of the diode and the capacitor and the emitter of the transistor. The base of the discharge transistor is connected to an absorber circuit that absorbs a spike voltage generated when the switching transistor is turned off, and the conduction of the discharge transistor is controlled by the current flowing through the absorber circuit. Features a transistor speed-up circuit.
JP60202804A 1985-09-13 1985-09-13 Transistor speed-up circuit Expired - Fee Related JPH0683041B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP60202804A JPH0683041B2 (en) 1985-09-13 1985-09-13 Transistor speed-up circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP60202804A JPH0683041B2 (en) 1985-09-13 1985-09-13 Transistor speed-up circuit

Publications (2)

Publication Number Publication Date
JPS6262619A true JPS6262619A (en) 1987-03-19
JPH0683041B2 JPH0683041B2 (en) 1994-10-19

Family

ID=16463470

Family Applications (1)

Application Number Title Priority Date Filing Date
JP60202804A Expired - Fee Related JPH0683041B2 (en) 1985-09-13 1985-09-13 Transistor speed-up circuit

Country Status (1)

Country Link
JP (1) JPH0683041B2 (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004336533A (en) * 2003-05-09 2004-11-25 Toyota Industries Corp Driving circuit for voltage driven device
WO2007138791A1 (en) * 2006-05-26 2007-12-06 Mitsubishi Electric Corporation Analog insulation/multiplexer
JP2008236513A (en) * 2007-03-22 2008-10-02 Mitsubishi Electric Corp Insulating analog input device

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5250690A (en) * 1975-10-21 1977-04-22 Matsushita Electric Ind Co Ltd Etching process
JPS5668341U (en) * 1979-10-30 1981-06-06

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5250690A (en) * 1975-10-21 1977-04-22 Matsushita Electric Ind Co Ltd Etching process
JPS5668341U (en) * 1979-10-30 1981-06-06

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004336533A (en) * 2003-05-09 2004-11-25 Toyota Industries Corp Driving circuit for voltage driven device
WO2007138791A1 (en) * 2006-05-26 2007-12-06 Mitsubishi Electric Corporation Analog insulation/multiplexer
JPWO2007138791A1 (en) * 2006-05-26 2009-10-01 三菱電機株式会社 Analog isolation multiplexer
JP4651711B2 (en) * 2006-05-26 2011-03-16 三菱電機株式会社 Analog isolation multiplexer
KR101027835B1 (en) 2006-05-26 2011-04-07 미쓰비시덴키 가부시키가이샤 Analog insulation/multiplexer
US7973588B2 (en) 2006-05-26 2011-07-05 Mitsubishi Electric Corporation Analog insulation/multiplexer
JP2008236513A (en) * 2007-03-22 2008-10-02 Mitsubishi Electric Corp Insulating analog input device
JP4694524B2 (en) * 2007-03-22 2011-06-08 三菱電機株式会社 Isolated analog input device

Also Published As

Publication number Publication date
JPH0683041B2 (en) 1994-10-19

Similar Documents

Publication Publication Date Title
US6788556B2 (en) Switching power source device
JP6471550B2 (en) Snubber circuit
US4365171A (en) Low loss snubber circuit
US6084792A (en) Power converter with circuits for providing gate driving
US6473317B1 (en) Forward DC/DC converter with semi-synchronous rectification and improved efficiency
US5412555A (en) Self-oscillating DC-DC Converter with zero voltage switching
KR20060056257A (en) Switching power supply device and switching method
JP3475892B2 (en) Switching power supply
US4280174A (en) DC-DC Converter
JPH08182321A (en) Converter of conduction type
JP3097886B2 (en) Step-up chopper type switching power supply
JP2000152627A (en) Ringing choke converter
JPS6262619A (en) Speed-up circuit of transistor
JP4730498B2 (en) Switching power supply
JPS596553B2 (en) DC voltage supply device for television receivers
JPH0241657A (en) Snubber circuit
JP2835899B2 (en) Soft-switching circuit of discontinuous switching power supply in discontinuous current mode
JP3109667B1 (en) DC-DC converter
JPS6262618A (en) Speed-up circuit for transistor
JPS61280769A (en) Noise absorber circuit
JPS582916A (en) Switching power supply circuit
CN219372287U (en) Flyback converter circuit and electronic equipment
JP3238320B2 (en) DC / DC converter
JPH0145265Y2 (en)
JP2560208Y2 (en) Soft switching circuit of self-excited switching power supply

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees