JPS6261180B2 - - Google Patents

Description

【発明の詳細な説明】 この発明は同報通信を行なう交換システムにお
いて、端末と交換機との間で授受される制御、サ
ービス信号の送受信を行なう同報通信装置に関す
るものである。

従来の同報通信においては、着端末に関する制
御情報、例えば着端末選択情報は、各着端末対
応に個別に発端末から送出されるか、各着端末
情報を短縮ダイヤルにコード化し、その短縮ダイ
ヤルを連ねて発端末から送出されていた。従つて
の場合は同報通信の着端末数と同じ数の選択情
報が次々と発端末と交換機との間で授受されてお
り、信号量が増え信号装置や中央処理装置の負荷
が大きくなり、また同報通信のために要する時間
が長くなるという欠点があつた。の場合も着端
末数に比例した信号量の増加による信号装置、中
央処理装置の負荷の増加、特に短縮ダイヤルから
通常のダイヤルへの変換処理を行なうための処理
負荷が大きくなるという欠点があつた。

この発明の目的は発端末と交換機との間で授受
される信号量が少なくて済み、信号装置や中央処
理装置に大きな負荷を掛けることなく、同報通信
のために要する時間を短かくすることができる同
報通信装置を提供することにある。

この発明によれば複数着端末に関する制御信号
を簡単かつ統一的な信号を用いて表現し、この制
御信号の端末指定部と対応した端末指定ビツトを
持つ着端末アドレステーブルを信号装置に設け、
制御信号を受信して前記テーブル上の端末指定ビ
ツトを立てることにより、容易に同報宛先となる
着端末アドレスの検出を可能とし、効率のよい同
報通信信号処理を実現することができる。

第１図はこの発明に用いる制御信号の一実施例
を示し、発端末と交換機との間で授受する制御信
号はこの信号形式により統一的に表示する。信号
形式は同期信号部２、機能設定部３、着端末指定
部４及び終了信号部５からなつている。同期信号
部２、終了信号部５は通信を行なう網の信号方式
により決まる。機能設定部３はその内容に従つて
第２図に示すような意味を持つ。着端末指定部４
は機能設定部３で示された信号の機能がどの着端
末に関するものであるかを、あらかじめ着端末対
応に定められたビツト位置ｊに１ビツトの値α_j
で示すものである。但し、機能設定部３で１対１
通信の選択信号が設定された場合は端末指定部４
には通常のキヤラクタダイヤルが設定される。

同報通信の場合、発端末は第１図に示す信号形
式を用いて同報選択信号を制御信号として交換機
へ送出する。この通信網の信号方式がSYNキヤ
ラクタによるキヤラクタ同期伝送方式を用いる場
合とし、発端末をT₀、着端末をT₁…Ｔ_oとし、端
末指定部４の各ビツトを先頭から順にそれぞれ着
端末T₁からＴ_oに対応させる。この対応関係は発
端末から交換機にあらかじめ登録されているとす
る。制御信号は８ビツト単位の区切りを“｜”で
表わすとすると、SYN｜SYN｜00000010｜０α
_１α_２…α_７｜０α_３α_９…α₁₄｜…｜０α_o―₂
α_o―₁α_o0000｜＋となる。こゝにSYN＝
00010110は同期信号部２を示す同期キヤラクタ、
00000010は機能設定部３であつて第２図より同報
信号における選択信号であることを示している。
＋＝10101011は終了信号部５を示す終了キヤラク
タである。０α_kα_k+1…α_k+6は着端末指定部４の
着端末ビツト指定パタンである。同報宛先とした
い着端末Ｔ_iのビツトα_iを“１”としている。こ
のビツト指定パタンにおいて８ビツト毎に“０”
を挿入しているのは終了キヤラクタ＋との混同を
避けるためである。またビツト指定パタン中の最
終のビツトα_o以後の４個の“０”は８ビツト単
位の区切りをつくるためのダミービツトである。

このような制御信号を交換機が受信すると、交
換機では制御信号の着端末指定部４のビツト指定
パタン中の“１”と対応する着端末アドレスを変
換テーブルにより得る。つまり交換機には第３図
に示すように発端末ｊごとに、着端末指定部４の
各ビツト位置α_１…α_oが記憶されるべきビツト
β_１…β_oが設けられ、かつそれぞれに対して着
端末アドレスDA₁…DA_oが記憶されたビツト位置
―着端末アドレス変換テーブルが設けられてい
る。このテーブルに対する着端末アドレスDA₁…
DA_oの記憶は例えば短縮ダイヤルの登録操作と同
様にして発端末により予め行われてある。

第４図はこの発明による同報通信信号装置の実
施例を示し、発端末が接続された入線１_a…１_oは
多重化回路６で時分割多重化されて入ハイウエイ
７へ出力される。この入ハイウエイ７の多重化信
号はスイツチングネツトワーク、例えば１段の時
間スイツチ８により、その入ハイウエイ７中の１
つのタイムスロツトが出ハイウエイ９の１又は複
数のタイムスロツトに入れかえられ、出ハイウエ
イ９の多重化信号は挿入回路１０を通じて多重分
離回路１１へ供給される。多重分離回路１１は時
分割多重信号が多重化分離されて各着端末が接続
された出線１１_a…１１_nに分離される。

入ハイウエイの信号は分岐されて信号装置２０
内の信号受信回路１２に供給され、その信号はス
イツチングネツトワーク８よりの入力された信号
のチヤネルを示す回線番号LMN（例えばライン
メモリ番号）が信号受信回路１２に供給されてチ
ヤネルごとに制御信号が分離されて一般信号受信
バツフア１５に記憶される。このバツフア１５は
中央処理装置１８により読出されて、その制御信
号に応じた各種処理が行われる。中央処理装置１
８は各種制御信号の作製も行い、信号送信回路１
３へ与え、信号送信回路１３ではスイツチングネ
ツトワーク８よりのチヤネルを示す信号と対応し
て制御信号を挿入回路１０により対応出ハイウエ
イに制御信号を挿入する。これらのことは従来の
この種の同報通信装置の交換機における動作と同
様である。

この発明においては信号装置２０内にビツト位
置着端末アドレス変換テーブル１７が設けられ
る。この変換テーブル１７は第３図について述べ
たように各発端末ｊごとに設けられ、各着端末ご
との接続要求の有無を示すビツトβ_１…β_oとそ
の各着端末アドレスDA₁…DA_oが記憶されてい
る。この変換テーブル１７の各ビツトβ_１…β_o
に発端末からの制御信号中のビツトパタンα_１…
α_oを記憶するために、信号受信回路１２はその
発端末の回線番号LMNやビツトパタンがビツト
パタン受信バツフア１４に記憶される。

信号受信回路１２の具体例を、SYNキヤラク
タによる同期伝送方式に用いる場合について第５
図に示す。信号受信回路１２は公知の同期信号受
信回路と基本構成は同一である。回線対応の途中
演算結果、制御情報は受信ラインメモリ２０６に
スイツチングネツトワーク８（第４図）からの回
線番号LMNにより指定されて保持される。入ハ
イウエイ７（第４図）からの制御信号中の同期キ
ヤラクタSYNが同期キヤラクタ位置検出回路２
０７で検出され、また同期状態判定回路２０８、
パラレルシフタ２１１などは従来と同様に設けら
れる。同報用の信号を識別し、一発端未に関する
ビツトパタンのシーケンス番号SQNを生成する
ため、パラレルシフタ２１１に接続されたパタン
検出回路２０１、シフト数計数回路２０２の一部
セレクタ２０３，２０４及び加算回路２０５が新
たに付加される。

制御信号が交換機に入力されると信号受信回路
１２で周知の手順により、同期キヤラクタ位置検
出回路２０７で同期キヤラクタSYNの位置が検
出され、この位置検出情報に従い８ビツト組立が
順次行われる。SYNキヤラクタの直後に組立て
られた８ビツトは第１図に示したように機能設定
コードであるのでパタン検出回路２０１において
機能が検出される。パタン検出回路２０１は第２
図の各コードを入力アドレスとし、そのアドレス
がアクセスされたとき特定の出力ビツトに“１”
を出力するような、いわゆるメモリ変換回路を用
いることにより容易に実現できる。パタン検出回
路２０１の検出情報は信号受信中か否かを判定す
るシフト数計数回路２０２を経由してその出力信
号Ｆを“１”とする。この信号によりセレクタ２
０４は１側が選択されてANDゲート２１３の出
力の“１”を出力し、同報選択情報であることを
示す情報MD＝１がラインメモリ２０６に設定さ
れる。また同報選択信号受信情報Ｆ＝１はバツフ
ア１５を経由し中央処理装置１８に通知される。
以後組立てられる８ビツト単位の情報は着端末指
定ビツトであり、終了コード＋が検出されるまで
はMD＝１が保持される。その８ビツト情報に
は、ラインメモリ２０６、＋１加算回路２０５、
セレクタ２０３の動作によりシーケンス番号を１
から順に付加し、これと、発端末T₀の回線番号
LMN＝ｌとがビツトパタン受信バツフア１４へ
積込まれる。この時各８ビツトごとのビツトパタ
ンBITPTNもパラレルシフタ２１１、セレクタ２
１０を介してビツトパタン受信バツフア１４に書
込まれる。終了コード＋が同様にしてパタン検出
回路２０１で検出されるとシフト数計数回路２０
２経由で出力信号Ｇ＝１が出力され、セレクタ２
０４で“０”が選択されて同報選択情報MD＝０
となる。これによりシーケンス番号SQNの加算
は停止（０クリア）され、ビツトパタンのバツフ
ア１４への積込みも停止する。また終了コード＋
検出情報Ｇ＝１はバツフア１５を経由して中央処
理装置１８へ通知される。

バツフア１４に積込まれたデータは順次変換テ
ーブル１７の着端末指定部β_１…β_oに設定され
る。ビツト位置―着端末アドレス変換テーブル１
７及びその周辺は例えば第６図に示すように構成
されている。着端末指定ビツトβ_iは記憶回路101
内に設けられ、着端末アドレスDA_iは記憶回路１
０２に記憶される。記憶回路１０２に対するアド
レスは中央処理装置１８よりライン１２１を通じ
てレジスタ１０８に与えられ、書込みデータはラ
イン１２２を通じてレジスタ１０６に与えられ、
記憶回路１０２の読出しデータはレジスタ１０７
よりライン１２３を通じて中央処理装置１８へ送
られる。記憶回路１０１，１０２に対する読み書
き制御は中央処理装置１８よりライン１２４を通
じて行われる。ライン１２１中のアドレスの一部
はデコーダ１０９，１１０にそれぞれ供給され
て、そのデコード出力により記憶回路１０２，１
０１に対するチツプ選択が行われる。たゞし記憶
回路１０２の書込み時はデコーダ１１０の出力は
禁止され、読出しのみ記憶回路１０１，１０２は
同時に行われる。

ビツトパタン受信バツフア１４からのシーケン
ス番号SQNはデコーダ１０３でデコードされ、
その出力で記憶回路１０１のチツプ選択が行われ
る。バツフア１４からのビツトパタンBITPTNは
レジスタ１０５を通じて記憶回路１０１に入力さ
れる。バツフア１４からの回線番号LMNはテー
ブル１０４で記憶回路１０１のアドレスに変換さ
れる。例えば発端末T₀の回線番号がｌならばｌ
を０に変換する。このテーブル１０４の出力によ
り記憶回路１０１に対する発端末ごとのアドレス
が与えられる。テーブル１０４に対する変換テー
ブルデータはライン１２５を通じて中央処理装置
１８から与えられる。

記憶回路１０１の各ワードが変換テーブル１７
のテーブル番号に対応しており、記憶回路１０１
の個数が登録される着端末数に対応している。従
つて記憶回路１０１としては例えば収容発端末数
以上のワード数Ｎをもつ１ビツト×Ｎワードのメ
モリ１チツプを用いればよい。またその個数は同
報接続で登録を許している着端末数以上の数Ｍ個
（この実施例の場合７の倍数）とすればよい。記
憶回路１０２はワード、ビツト方向がそれぞれ変
換テーブル１７のワード、ビツト方向に対応して
おり、着端末アドレスビツト長がＫビツトであれ
ばＫビツト×Ｍワードのメモリを用いればよい。
これは１ビツト×Ｍワードのメモリチツプの組合
せで構成できる。

記憶回路１０１は７個単位を１グループとして
同一のチツプセレクト信号で動作し、この単位が
バツフア１４のビツトパタン積込み単位０α_kα_k
＋１…α_k+6と対応している。また記憶回路１０１
へのアドレスが変換テーブル１７のテーブル番号
ｊと対応している。バツフア１４からのデータの
シーケンス番号SQNが“１”であると記憶回路
１０１の第１グループへのチツプセレクト信号が
デコーダ１０３より出力される。これと同時に発
端末T₀の回線番号LMN＝ｌにより変換テーブル
１０４から変換テーブル１７のテーブル番号
“０”が出力され、記憶回路１０１のアドレス入
力となる。以上によりビツトパタン０α_１α_２…
α_７は先頭のビツト“０”を除いて記憶回路１０
１の第１グループ（７個）の０番地に書込まれ
る。これは第３図変換テーブル１７において着端
末指定ビツトβ_１，β_２…β_７にα_１，α_２…α
_７が設定されたことを意味する。

以後、同様にしてデータ０α_８α_９…α₁₄，０
α₁₅，α₁₆…α₂₁，…，０α_o―₂α_o―₁α_o0000，
がそれぞれ記憶回路１０１の第２，第３…第
（ｎ＋４／７）グループの０番地に書込まれる。従つて 変換テーブル１７においてビツトβ_１…β_oにビ
ツトパタンα_１…α_oが設定されたことになる。

中央処理装置１８は終了コード＋を検出した後
変換テーブル１７を０番地から順次読出してβ_i
＝１なるｉを検出することにより端末Ｔ_iへの同
報接続要求があつたことを知ることができ、かつ
Ｔ_iの端末アドレスも同時に読出したDA_iとして容
易に得ることができる。

同報選択信号以外の端末からの制御信号、例え
ばパス接続指示信号（第２図参照）についても同
様にしてその機能が信号受信回路１２で検出さ
れ、中央処理装置１８に通知されるとともに変換
テーブル１７に着端末対応にビツト設定され、ど
の着端末に対して同報パス接続（通路接続）を行
なうかを指定することが容易に行なえる。

制御信号の送信については、制御信号を中央処
理装置１８で形成して従来と同様の信号送信回路
１３に設定し、発端末へ送出することになるが、
信号送信回路１３に設定する信号量は着端末個別
に信号を送出する場合と比較し、極めて少なくて
済む。

以上、SYNキヤラクタによるキヤラクタ同期
伝送方式におけるこの発明の実施例について説明
したが、フラグによりフレーム同期をとるフレー
ム伝送方式においてもこの発明を同様に適用でき
ることは勿論である。この場合、制御信号の形式
はF00000010α_１，α_２…α_oＦとなる。こゝに
Ｆ＝01111110はフラグであり、00000010は機能設
定コード、α_１，α_２…α_oは着端末指定ビツト
である。α_１，α_２…α_oに対してはフラグＦと
の混同を避けるため５個連続する“１”の次には
“０”を挿入する、いわゆる“０”挿入操作を信
号送信回路で行ない、また信号受信回路ではこの
挿入された“０”を削除する。いわゆる“０”削
除操作を行なう必要がある。フラグ検出と“０”
削除を行なう公知のフレーム信号受信回路と
“０”挿入を行なう公知のフレーム信号送信回路
を第３図の信号受信回路１２、信号送信回路１３
のかわりに設ければ変換テーブル１７の構成は全
く同様にしてフレーム伝送方式の場合の同報通信
信号装置が構成できる。この場合、キヤラクタ同
期伝送方式の実施例のように記憶回路１０１を７
個単位でグループ化する必要がなく、任意の個数
のグループ化が容易に実現できる。

以上説明したようにこの発明によれば、統一的
でかつ短い信号形式で表現された制御信号を用い
て同報通信の制御対象となるすべての着端末を着
端末アドレステーブル上で効率よく指定すること
ができるため、信号受信処理の大幅な短縮、効率
化が図れるとともに、送信側でも少ない送信処理
と少量の送出バツフアで制御信号の送出が可能と
なり、効率のよい同報通信信号処理を提供するこ
とができる。

【図面の簡単な説明】

第１図はこの発明に用いる信号形式の一実施例
を示す図、第２図は第１図の機能設定部のコード
と信号種別の対応を示す図、第３図はビツト位置
一着端末アドレス変換テーブルの論理的な構成を
示す図、第４図はこの発明の同報通信信号装置が
適用された交換機の構成を示すブロツク図、第５
図は第４図における信号受信回路、受信バツフア
の構成図、第６図はビツト位置一着端末アドレス
変換テーブルとその周辺の構成を示す図である。 ２：同期信号部、３：機能設定部、４：着端末
指定部、５：終了信号部、６：多重化回路、７：
入ハイウエイ、８：通話路、９：出ハイウエイ、
１０：挿入回路、１１：分離回路、１２：信号受
信回路、１３：信号送信回路、１４：ビツトパタ
ン受信バツフア、１５：一般信号受信バツフア、
１６：ビツト位置―着端末アドレス変換部、１
７：ビツト位置―着端末アドレス変換テーブル、
１８：中央処理装置、１０１：着端末指定ビツト
記憶回路、１０２：着端末アドレス記憶回路、１
０３：デコーダ、１０４：変換テーブル、１０
５：レジスタ、１０６：レジスタ、１０７，１０
８：レジスタ、１０９：アドレスデコーダ、１１
０：アドレスデコーダ、１１１：セレクタ、２０
１：パタン検出回路、２０２：シフト数計数回
路、２０３：セレクタ、２０４：セレクタ、２０
５：加算回路、２０６：受信ラインメモリ、２０
７：同期キヤラクタ位置検出回路、２０８：同期
状態判定回路、２０９：セレクタ、２１０：セレ
クタ、２１１：パラレルシフタ。

Claims (1)

【特許請求の範囲】
1. １ 信号の機能を表わす機能設定部と、その機能
   の対象となる着端末を着端末毎に１ビツトで指定
   する着端末指定部とから成る制御信号を送受信す
   る送受信回路と、発端末対応に登録される複数着
   端末のアドレス及びその着端末への呼出し要求等
   制御情報の有無を着端末毎に表示する端末指定ビ
   ツトを保持する記憶回路と、前記制御信号を受信
   するとその着端末指定部の情報を前記記憶回路上
   の端末指定ビツトに設定する手段と、前記記憶回
   路の読出しをその端末指定ビツトと着端末アドレ
   スとを同時に読出す手段とを具備する同報通信信
   号装置。