JPS6261158A - デ−タ処理装置 - Google Patents
デ−タ処理装置Info
- Publication number
- JPS6261158A JPS6261158A JP60202309A JP20230985A JPS6261158A JP S6261158 A JPS6261158 A JP S6261158A JP 60202309 A JP60202309 A JP 60202309A JP 20230985 A JP20230985 A JP 20230985A JP S6261158 A JPS6261158 A JP S6261158A
- Authority
- JP
- Japan
- Prior art keywords
- cosine
- sine
- value
- data
- memory
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Complex Calculations (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
[発明の技術分野]。
本発明は、フーリエ変換を実行するデータ処理装置に関
する。
する。
[発明の技術的背景とその問題点]
フーリエ変換が、様々な周波数成分を有する信号の処理
に重要であることは今更言及するに及ばないが、このフ
ーリエ変換を実行するにあたり、従来、ラフ1〜ウエア
上の問題を解決するためにFFT (Fast Fou
rier 丁ransform)が用いられテキた。こ
のFFTによればフーリエ変換に要する乗算回数を10
!;] N/N (Nはデータ個数)に短縮することが
できる。
に重要であることは今更言及するに及ばないが、このフ
ーリエ変換を実行するにあたり、従来、ラフ1〜ウエア
上の問題を解決するためにFFT (Fast Fou
rier 丁ransform)が用いられテキた。こ
のFFTによればフーリエ変換に要する乗算回数を10
!;] N/N (Nはデータ個数)に短縮することが
できる。
しかしながら、近年加算器と同等の演算速度の乗算器が
開発され、演算時間に関する従来の問題点はほとんどな
くなってきている。
開発され、演算時間に関する従来の問題点はほとんどな
くなってきている。
むしろ、FFTの大きな欠点として21個のデータしか
取り扱えないことが挙げられ、一般に例えばX線画@処
理装置等では対象とする解析範囲が任意であり、2H個
のデータ数とは限られない。
取り扱えないことが挙げられ、一般に例えばX線画@処
理装置等では対象とする解析範囲が任意であり、2H個
のデータ数とは限られない。
また、FFTではバタフライ、ビット逆順回路等の煩雑
な回路構成を要するという欠点もあった。
な回路構成を要するという欠点もあった。
[発明の目的]
本発明は上記事情に鑑みて成されたものであり、任意デ
ータ数を取り扱うことができ、しかも比較的簡易な構成
でフーリエ変換を行うことができるデータ処理装置を提
供することを目的とするものである。
ータ数を取り扱うことができ、しかも比較的簡易な構成
でフーリエ変換を行うことができるデータ処理装置を提
供することを目的とするものである。
[発明の概要]
上記目的を達成するための本発明の概要は、j−゛−タ
系列Dr (rはデー、夕番号、i=0.1.2゜・
・・、N−1)を蓄積し、かつ、少なくともこのデータ
系列DiをN回出力する第1のメモリと、一周期をN等
分した余弦値cos(2πi/N)、正弦値sin(2
πi/N>を蓄積する第2のメモリと、前記データ番号
i及びこの番号iがN−1に達する毎に更新されるパラ
メータnに基づいて、NW分された前記余弦値又は正弦
値を(n−1)個d3きに読み出し指定することにより
前記第2のメモリよりcos(2yr −n i /N
)又はsin(27r −n i/N)を読み出す読出
制御手段と、前記第1.第又は、 パラメータnを少なくともN/2まで更新させる問に亘
って前記演算を繰り返し実行する演算手段とを有し、デ
ータ系列Diにフーリエ変換を実行してデータ処理を行
うことを特徴とするものである。
系列Dr (rはデー、夕番号、i=0.1.2゜・
・・、N−1)を蓄積し、かつ、少なくともこのデータ
系列DiをN回出力する第1のメモリと、一周期をN等
分した余弦値cos(2πi/N)、正弦値sin(2
πi/N>を蓄積する第2のメモリと、前記データ番号
i及びこの番号iがN−1に達する毎に更新されるパラ
メータnに基づいて、NW分された前記余弦値又は正弦
値を(n−1)個d3きに読み出し指定することにより
前記第2のメモリよりcos(2yr −n i /N
)又はsin(27r −n i/N)を読み出す読出
制御手段と、前記第1.第又は、 パラメータnを少なくともN/2まで更新させる問に亘
って前記演算を繰り返し実行する演算手段とを有し、デ
ータ系列Diにフーリエ変換を実行してデータ処理を行
うことを特徴とするものである。
[発明の実施例]
先ず、本発明の原理について説明する。
ディジタルフーリエ変換の本質は、下記のフーリエ板数
展開の一般式で与えられる。即ち、基本周波数fo=1
とすれば、フーリエ余弦変換はC(1)〜C(N/2)
で与えられ、フーリエ正弦変換はSこの仙に直流成分を
加えて一般的には表現される。
展開の一般式で与えられる。即ち、基本周波数fo=1
とすれば、フーリエ余弦変換はC(1)〜C(N/2)
で与えられ、フーリエ正弦変換はSこの仙に直流成分を
加えて一般的には表現される。
ところで、C(1)の余弦の値cos(2π1/N)を
基本周波とすれば、C(2)の余弦cos(2π・21
7・N)は第2高調波となり、一般にC(n)の余弦c
os(2π・ni/N)は第n高調波となっている。
基本周波とすれば、C(2)の余弦cos(2π・21
7・N)は第2高調波となり、一般にC(n)の余弦c
os(2π・ni/N)は第n高調波となっている。
尚、5(1)、 、5(2)、 ”・、 5(n) 、
−3(N/2)の正弦の値の関係も同様である。
−3(N/2)の正弦の値の関係も同様である。
ここで、余弦の基本周波cos(2Tci/N)と第2
高調波cos (2π・2i/N)との関係を第1図を
参照して説明する。同図において、基本周波C05(2
πi/N>上の各点は、一周期をN等分1・Cプロット
した余弦値を示している。そして、同図における第2高
調波cos(2π・2i/N)J二の各点は、前記基本
周波cos(2πi/N)上の余弦(111を一つおき
に取り出した関係となっている。
高調波cos (2π・2i/N)との関係を第1図を
参照して説明する。同図において、基本周波C05(2
πi/N>上の各点は、一周期をN等分1・Cプロット
した余弦値を示している。そして、同図における第2高
調波cos(2π・2i/N)J二の各点は、前記基本
周波cos(2πi/N)上の余弦(111を一つおき
に取り出した関係となっている。
上記の関係は第3高調波、第4高調波等にも適用され、
一般に第日高調波の余弦値は基本周波の余弦値を(n−
1)個おきに取り出すことにより構成される。また、こ
のことは正弦の基本周波sin(2πi/N>と正弦の
第n高調波sin(27r −ni 、/ N )との
関係にも成立する。
一般に第日高調波の余弦値は基本周波の余弦値を(n−
1)個おきに取り出すことにより構成される。また、こ
のことは正弦の基本周波sin(2πi/N>と正弦の
第n高調波sin(27r −ni 、/ N )との
関係にも成立する。
そこで、本発明ではデータ系列Diにフーリエ変換及び
フーリエ正弦変換を実行するにあたり、前記データ系列
Diを第1のメモリに蓄積すると共に、一周期をN等分
した余弦値cos(2πi/N)、正弦値sin(2π
i/N)を第2のメモリに記憶するように構成している
。そして、データ系列D1に基本周波の余弦値又は正弦
値を乗算する際には、第2のメモリによりデータ番号i
に対応した余弦値、正弦値を順次出力し、第n高調波の
余弦値又は正弦値を乗算する際には第2のメモリ内の余
弦値又は正弦値を(n−1)個おきに読み出すように制
御している。そして、余弦、正弦に関する乗算値を累積
加算することによりフーリエ変換を実行するようになっ
ている。
フーリエ正弦変換を実行するにあたり、前記データ系列
Diを第1のメモリに蓄積すると共に、一周期をN等分
した余弦値cos(2πi/N)、正弦値sin(2π
i/N)を第2のメモリに記憶するように構成している
。そして、データ系列D1に基本周波の余弦値又は正弦
値を乗算する際には、第2のメモリによりデータ番号i
に対応した余弦値、正弦値を順次出力し、第n高調波の
余弦値又は正弦値を乗算する際には第2のメモリ内の余
弦値又は正弦値を(n−1)個おきに読み出すように制
御している。そして、余弦、正弦に関する乗算値を累積
加算することによりフーリエ変換を実行するようになっ
ている。
次に、上記原理に則った本発明の一実施例を図面を参照
して説明する。
して説明する。
第2図は、本実施例装置のブロック図である。
同図において、第1のメモリ1はフーリエ変換の対象と
なるデータ系列Di (iはデータ番号で、i=o、1
.・・・、N−1)を記憶するものである。
なるデータ系列Di (iはデータ番号で、i=o、1
.・・・、N−1)を記憶するものである。
この第1のメモリ1は、データ番号iに対応したデータ
を順次出力すると共に、少なくともデータ系列DiをN
回(フーリエ余弦変換、フーリエ正弦変換に対してN/
2回づつ)出力できるようになっている。
を順次出力すると共に、少なくともデータ系列DiをN
回(フーリエ余弦変換、フーリエ正弦変換に対してN/
2回づつ)出力できるようになっている。
第2のメモリ2は、第1図に示す基本周波の一周期をN
等分した余弦値cos(2πi/N)を蓄積すると共に
、同様な正弦値sin(2πi/N)を蓄積している。
等分した余弦値cos(2πi/N)を蓄積すると共に
、同様な正弦値sin(2πi/N)を蓄積している。
そして、この第2のメモリ2は、N等分した余弦値、正
弦値の番号iと同一番号のアドレスlに対応付けて前記
余弦値、正弦値を記憶している。
弦値の番号iと同一番号のアドレスlに対応付けて前記
余弦値、正弦値を記憶している。
即ち、余弦値に関しては下記の表1に示すようになって
いる。
いる。
(以下余白)
表1
また、正弦値に関しては下記の表2に示すようになって
いる。
いる。
表2
読出制御手段3は、ホストコントローラ4とメモリアド
レスコントローラ5とから構成されている。ホストコン
トローラ4は、前記データ番@iとパラメータnとを出
力するようになっている。
レスコントローラ5とから構成されている。ホストコン
トローラ4は、前記データ番@iとパラメータnとを出
力するようになっている。
そして、ホストコントローラ4は、前記番号iとしてO
からN−1まで順次出力すると共に、番号iがN−1ま
で達する毎に前記パラメータnを1つ更新して再度番号
iを出力する動作を繰り返すようになっている。尚、パ
ラメータnの値は少なくともN/2まで更新されるよう
になっている。
からN−1まで順次出力すると共に、番号iがN−1ま
で達する毎に前記パラメータnを1つ更新して再度番号
iを出力する動作を繰り返すようになっている。尚、パ
ラメータnの値は少なくともN/2まで更新されるよう
になっている。
尚、ホストコントローラ4からの番号iは第1のメモリ
1に出力され。第1のメモリ1内のデータ系列Diのう
ちデータ番号iに対応するデータを読み出し制御するよ
うになっている。また、ホストコントローラ4からの番
@i及びパラルータnは、メモリアドレスコントローラ
5に出力され、ここでのアドレスlの指定に供するよう
なっている。
1に出力され。第1のメモリ1内のデータ系列Diのう
ちデータ番号iに対応するデータを読み出し制御するよ
うになっている。また、ホストコントローラ4からの番
@i及びパラルータnは、メモリアドレスコントローラ
5に出力され、ここでのアドレスlの指定に供するよう
なっている。
前記メモリアドレスコントローラ5は、ホス1〜コント
ローラ4からの番@i、パラメータnを入力し、第2の
メモリ2に対するアドレスJを決定するものでおる。こ
のメモリアドレスコントローラ5は、 mod [n −i/N コ =f
−(11の演算を行って前記アドレス1を決定する。尚
、ではn−i/Nの余剰整数を意味する。このアドレス
1の指定によって表1又は表2に示す対応する余弦値c
os(2πi/N>又は正弦値sin(2yri/N)
が第2のメモリ2より読み出されるようになっている。
ローラ4からの番@i、パラメータnを入力し、第2の
メモリ2に対するアドレスJを決定するものでおる。こ
のメモリアドレスコントローラ5は、 mod [n −i/N コ =f
−(11の演算を行って前記アドレス1を決定する。尚
、ではn−i/Nの余剰整数を意味する。このアドレス
1の指定によって表1又は表2に示す対応する余弦値c
os(2πi/N>又は正弦値sin(2yri/N)
が第2のメモリ2より読み出されるようになっている。
演算手段であるアキュームレータ6は、前記第1;σ
又は、
の演算を実行するものである。
以上のように構成された実施例装置の作用について、第
3図をも参照に加えて説明する。
3図をも参照に加えて説明する。
先ず、データ系列Diに対するフーリエ余弦変換につい
て説明する。
て説明する。
ホストコントローラ4からは、第3図に示すようなタイ
ミングでパラメータnとデータ番号iが出力される。パ
ラメータnは少なくとも1〜N/2まで変化し、各パラ
メータnが出力されている間に亘ってデータ番号iが0
−N−1まで変化して出力される。換言すれば、データ
番号iがN−1に達する毎にパラメータnが1つ更新さ
れ、パラメータnがN/2になるまで繰り返し実行され
る。
ミングでパラメータnとデータ番号iが出力される。パ
ラメータnは少なくとも1〜N/2まで変化し、各パラ
メータnが出力されている間に亘ってデータ番号iが0
−N−1まで変化して出力される。換言すれば、データ
番号iがN−1に達する毎にパラメータnが1つ更新さ
れ、パラメータnがN/2になるまで繰り返し実行され
る。
このホストコントローラ4からのデータ番号iは、第1
のメモリ1の読み出し信号として供され、第1のメモリ
1内のデータ系列Diのうちデータ番号iに対応したデ
ータDo 、Dl、・・・、Do−1が順次出力され、
データ系列DiとしてN/2回出力されることになる。
のメモリ1の読み出し信号として供され、第1のメモリ
1内のデータ系列Diのうちデータ番号iに対応したデ
ータDo 、Dl、・・・、Do−1が順次出力され、
データ系列DiとしてN/2回出力されることになる。
一方、前記ホストコントローラ4からのデータ番号i及
びパラメータnは、アドレスコントローラ5に出力され
、このアドレスコントローラ5において第2のメモリ2
の読み出しアドレスでの決定に供されることなる。
びパラメータnは、アドレスコントローラ5に出力され
、このアドレスコントローラ5において第2のメモリ2
の読み出しアドレスでの決定に供されることなる。
アドレスコントローラ5は、前述した式(1)の演算を
実行してアドレス1を決定する。そして、このアドレス
1に基づき前述した表1に示す関係に従って、第2のメ
モリ2内にN分割されて記憶されている余弦値cos(
2πi/N)を読み出すことになる。
実行してアドレス1を決定する。そして、このアドレス
1に基づき前述した表1に示す関係に従って、第2のメ
モリ2内にN分割されて記憶されている余弦値cos(
2πi/N)を読み出すことになる。
データ番号i、アドレスで及び第2のメモリ2の出力の
関係を各パラメータn毎に示すと下記の表のようになる
。
関係を各パラメータn毎に示すと下記の表のようになる
。
(以下余白)
n=N/2のときは(Nを偶数とする例)、上記の表よ
り分かるように、アドレスlの指定によって第2のメモ
リ2より読み出される余弦値は、n=1のときは第2の
メモリ2内の余弦値か連続して読み出され、n−2のと
きは1つのおきに読み出され、n=3のときは2つおき
に読み出されることになり、つまりパラメータnに応じ
た第2のメモリ2より(n−1)個おきに余弦値が読み
出されて第n高調波の余弦値のザンプル値であるcos
(2π・ni/N)を与えることになる。
り分かるように、アドレスlの指定によって第2のメモ
リ2より読み出される余弦値は、n=1のときは第2の
メモリ2内の余弦値か連続して読み出され、n−2のと
きは1つのおきに読み出され、n=3のときは2つおき
に読み出されることになり、つまりパラメータnに応じ
た第2のメモリ2より(n−1)個おきに余弦値が読み
出されて第n高調波の余弦値のザンプル値であるcos
(2π・ni/N)を与えることになる。
そして、アキュームレータ6では第3図に示すようなア
キュームレートタイミングで第1.第2のメモリの出力
の積和〈アキュームレート)を11い、前記式(2)の
演算を実行する。これをパラメータnが1〜N/2に亘
る間において、繰り返し実行することにより、第3図に
示すタイミングでC(1)、 C(2)、・・・、 C
(N/2)が波線され、結局大前述したフーリエ余弦変
換が実行されることになる。
キュームレートタイミングで第1.第2のメモリの出力
の積和〈アキュームレート)を11い、前記式(2)の
演算を実行する。これをパラメータnが1〜N/2に亘
る間において、繰り返し実行することにより、第3図に
示すタイミングでC(1)、 C(2)、・・・、 C
(N/2)が波線され、結局大前述したフーリエ余弦変
換が実行されることになる。
尚、フーリエ正弦変換についても上述したフーリエ余弦
変換と同様にして行うことができるため、その説明は省
略する。
変換と同様にして行うことができるため、その説明は省
略する。
以上のようにしてフーリエ余弦変換及びフーリエ正弦変
換を実行することにより、データ系列Diに対するフー
リエ変換が完了することになる。
換を実行することにより、データ系列Diに対するフー
リエ変換が完了することになる。
ここで、本実施例装置ではデータ個数Nを任意にとるこ
とがでるため、従来のFFTのようにデータ個数が21
個に固定されることなく任意データ数を取り扱うことが
できる。また、アドレスコントローラ5において前記式
(1)の演算を実行してアドレス1を決定することによ
り、第2のメモリ2から(n−1)個おきに余弦値又は
正弦値を読み出す制御を簡易かつ確実に行うことができ
る。
とがでるため、従来のFFTのようにデータ個数が21
個に固定されることなく任意データ数を取り扱うことが
できる。また、アドレスコントローラ5において前記式
(1)の演算を実行してアドレス1を決定することによ
り、第2のメモリ2から(n−1)個おきに余弦値又は
正弦値を読み出す制御を簡易かつ確実に行うことができ
る。
尚、本発明は上記実施例に限定されるものではなく、本
発明の要旨の範囲内で種々の変形実施が可能である。例
えば、読出制御手段3の構成は、必ずしも式(1)の演
算によりアドレス決定を行うものに限らず、第2のメモ
リ2より余弦値又は正弦値を(n−1)個あきに読み出
すことができる種々の構成を採用し得る。
発明の要旨の範囲内で種々の変形実施が可能である。例
えば、読出制御手段3の構成は、必ずしも式(1)の演
算によりアドレス決定を行うものに限らず、第2のメモ
リ2より余弦値又は正弦値を(n−1)個あきに読み出
すことができる種々の構成を採用し得る。
し発明の効果]
以上詳述したように、本発明によれば任意データ個数を
取り扱いながらデータにフーリエ変換を実行することが
でき、しかも複雑な回路構成を要しないデータ処理装置
を提供することができる。
取り扱いながらデータにフーリエ変換を実行することが
でき、しかも複雑な回路構成を要しないデータ処理装置
を提供することができる。
第1図は基本周波と第2高調波との関係を説明する概略
説明図、第2図は本発明の一実施例装置のブロック図、
第3図はフーリエ変換実行のタイミングを示すタイミン
グチャートである。 1・・・第1のメモリ、2・・・第2メモリ、3・・・
読出制御手段、6・・・演算手段。
説明図、第2図は本発明の一実施例装置のブロック図、
第3図はフーリエ変換実行のタイミングを示すタイミン
グチャートである。 1・・・第1のメモリ、2・・・第2メモリ、3・・・
読出制御手段、6・・・演算手段。
Claims (1)
- 【特許請求の範囲】 1)データ系列Di(iはデータ番号、i=0、1、2
、・・・、N−1)を蓄積し、かつ、少なくともこのデ
ータ系列DiをN回出力する第1のメモリと、一周期を
N等分した余弦値cos(2πi/N)正弦値sin(
2πi/N)を蓄積する第2のメモリと、前記データ番
号i及びこの番号iがN−1に達する毎に更新されるパ
ラメータnに基づいて、N等分された前記余弦値又は正
弦値を(n−1)個おきに読み出し指定することにより
前記第2のメモリよりcos(2π・ni/N)又はs
in(2π・ni/N)を読み出す読出制御手段と、前
記第1、第2のメモリの出力を入力し、 Σ^N^−^1_i_=_0Di−cos(2π・ni
/N)又は、 Σ^N^−^1_i_=_0Di・sin(2π・ni
/N)の演算を行うと共に、余弦、正弦それぞれに対し
てパラメータnを少なくともN/2まで更新させる間に
亘って前記演算を繰り返し実行する演算手段とを有し、
データ系列Diにフーリエ変換を実行してデータ処理を
行うことを特徴とするデータ処理装置。 (2)第2のメモリは、N等分した余弦値cos(2π
i/N)、正弦値sin(2πi/N)の番号iと同一
番号のアドレスlに対応付けて前記余弦値、正弦値を記
憶するものであり、前記読出制御手段はmod(n・i
/N)=lの演算(lはn・i/Nの余剰整数を意味す
る)を実行して読み出しアドレスlを指定するものであ
る特許請求の範囲第1項に記載のデータ処理装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP60202309A JPS6261158A (ja) | 1985-09-10 | 1985-09-10 | デ−タ処理装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP60202309A JPS6261158A (ja) | 1985-09-10 | 1985-09-10 | デ−タ処理装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS6261158A true JPS6261158A (ja) | 1987-03-17 |
Family
ID=16455409
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP60202309A Pending JPS6261158A (ja) | 1985-09-10 | 1985-09-10 | デ−タ処理装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS6261158A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO1994018573A1 (fr) * | 1993-02-02 | 1994-08-18 | Yoshimutsu Hirata | Analyse non harmonique de donnees de forme d'onde et systeme de traitement par synthese de ces donnees |
-
1985
- 1985-09-10 JP JP60202309A patent/JPS6261158A/ja active Pending
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO1994018573A1 (fr) * | 1993-02-02 | 1994-08-18 | Yoshimutsu Hirata | Analyse non harmonique de donnees de forme d'onde et systeme de traitement par synthese de ces donnees |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4602350A (en) | Data reordering memory for use in prime factor transform | |
US7007056B2 (en) | Memory address generating apparatus and method | |
CN113378108B (zh) | 音频处理装置的快速傅立叶变换电路 | |
JP2662124B2 (ja) | 高速フーリエ変換における信号シーケンス発生方法、装置およびシステム並びに高速フーリエ変換処理装置 | |
US4587626A (en) | Sum and difference conjugate discrete Fourier transform | |
JPS6261158A (ja) | デ−タ処理装置 | |
CN105893326B (zh) | 基于fpga实现65536点fft的装置和方法 | |
KR100284181B1 (ko) | 패스트 퓨리에 변환(fft) 장치와 제어방법 | |
JP4083387B2 (ja) | 離散フーリエ変換の計算 | |
JPS6243774A (ja) | デ−タ処理装置 | |
US5442125A (en) | Signal processing apparatus for repeatedly performing a same processing on respective output channels in time sharing manner | |
JP3709291B2 (ja) | 高速複素フーリエ変換方法及び装置 | |
US9311274B2 (en) | Approach for significant improvement of FFT performance in microcontrollers | |
JPH10135742A (ja) | 信号波形発生装置 | |
CN114710139B (zh) | 一种apf控制系统的谐波提取及合成器 | |
EP0988604A1 (en) | Device for converting series of data elements | |
JP2002062316A (ja) | 波形記録装置 | |
US4825399A (en) | Apparatus for Fourier transform | |
US6959222B1 (en) | Accelerator engine for processing functions used in audio algorithms | |
JP2960595B2 (ja) | ディジタル信号プロセッサ | |
JPH0230539B2 (ja) | Risanfuuriehenkansochi | |
Yeh | Parallel implementation of the fast Fourier transform on two TMS320C25 digital signal processors | |
TW200411408A (en) | Data processing structure and method for Fast Fourier transformation/Inverse Fast Fourier Transformation | |
JPH02100135A (ja) | 信号処理装置の制御方法 | |
KR920008212B1 (ko) | MSCM(Mixed Shuffle Connection Method)을 이용한 이차원 FFT(Fast Fourier Transform)프로세서. |