JPS6259461A - Bipolar type image sensor intergrated circuit - Google Patents

Bipolar type image sensor intergrated circuit

Info

Publication number
JPS6259461A
JPS6259461A JP60199715A JP19971585A JPS6259461A JP S6259461 A JPS6259461 A JP S6259461A JP 60199715 A JP60199715 A JP 60199715A JP 19971585 A JP19971585 A JP 19971585A JP S6259461 A JPS6259461 A JP S6259461A
Authority
JP
Japan
Prior art keywords
image sensor
terminal
serial
circuit
outputted
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP60199715A
Other languages
Japanese (ja)
Inventor
Tomoyasu Harada
知育 原田
Yoshio Horiike
良雄 堀池
Kazufumi Yamaguchi
山口 和文
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP60199715A priority Critical patent/JPS6259461A/en
Publication of JPS6259461A publication Critical patent/JPS6259461A/en
Pending legal-status Critical Current

Links

Abstract

PURPOSE:To delete drastically circuit elements by forming an image sensor drive circuit on the same chip as an image sensor, and by outputting a serial/ parallel conversion control signal for converting the data into the parallel data. CONSTITUTION:When a reading start pulse is inputted to a terminal 21, respective FF in a shift register is cleared and a signal informing the reading start is outputted to an image sensor drive circuit 6 from a terminal 25. When a clock pulse is inputted to a terminal 22, current switches are selected in a sequence of Q1, Q2... and phototransistors TR are successively driven. Every time when a serial output synchronous with the clock pulse is outputted from an output terminal 23 and eight serial outputs, for instance, are outputted, a latch pulse is outputted from a terminal 24. Herein, when the last phototransistor TR is driven, and then, a signal is outputted to the circuit 6 from a terminal 26 to complete the reading. Thereby, it is not necessary to dispose a serial/ parallel covnersion circuit externally.

Description

【発明の詳細な説明】 産業上の利用分野 本発明は画像読み取り装置内部のバイポーラ型イメージ
センサ集積回路に関するものである。
DETAILED DESCRIPTION OF THE INVENTION Field of the Invention The present invention relates to a bipolar image sensor integrated circuit within an image reading device.

従来の技術 イメージセンサはファクシミリ等の画像読み取り装置に
用いられる。第4図は従来の読み取り部の一例を示すも
のである。1はイメージセンサ、2はイメージセンサ駆
動回路、3はイメージセンサ出力を“0゛或いは“1′
の二値信号にするための二値化回路、4は二値化された
ビット・シリアルなデータをマイコン等で処理するため
に所定のビット数(例えば8ビツト)のビット・パラレ
ルなデータに変換するためのシリアル/パラレル変換回
路、5は画像データ処理回路である。以下にその動作に
ついて説明する。
Background Art Image sensors are used in image reading devices such as facsimiles. FIG. 4 shows an example of a conventional reading section. 1 is an image sensor, 2 is an image sensor drive circuit, and 3 is an image sensor output “0” or “1”.
Binarization circuit 4 converts the binary bit-serial data into bit-parallel data with a predetermined number of bits (e.g. 8 bits) for processing by a microcomputer, etc. 5 is an image data processing circuit. The operation will be explained below.

イメージセンサ駆動回路2に読み取り開始信号が入力さ
れるとイメージセンサ1が駆動され、画像信号がシリア
ル・データとして出力され二値化回路により “0゛或
いは“1°の二値信号に変換された後、シリアル/パラ
レル変換回路により所定のビット数(例えば8ビツト)
のビット・パラレルなデータに変換されて画像データ処
理回路に送出される。
When a reading start signal is input to the image sensor drive circuit 2, the image sensor 1 is driven, and the image signal is output as serial data and converted into a binary signal of "0゛ or"1 degree by the binarization circuit. After that, a predetermined number of bits (e.g. 8 bits) is converted by a serial/parallel conversion circuit.
The data is converted into bit-parallel data and sent to the image data processing circuit.

発明が解決しようとする問題点 しかしながら上記のような構成では、読み取りデータを
画像データ処理回路に送出する前に特別にシリアル/パ
ラレル変換回路を必要とし、イメージセンサ周辺の回路
が大きなものになってしまうという問題点を有していた
Problems to be Solved by the Invention However, with the above configuration, a special serial/parallel conversion circuit is required before sending the read data to the image data processing circuit, and the circuitry around the image sensor becomes large. It had the problem of being stored away.

本発明は上記問題点に鑑み、周辺回路の構成を容易にす
るバイポーラ型イメージセンサ集積回路を提供するもの
である。
In view of the above problems, the present invention provides a bipolar image sensor integrated circuit that facilitates the construction of peripheral circuits.

問題点を解決するための手段 上記問題点を解決するために、本発明のバイポーラ型イ
メージセンサ集積回路はイメージセンサ駆動回路をバイ
ポーラ・プロセスによりイメージセンサと同一チップ上
に形成し、読み取り開始パルスを入力する端子と、クロ
ックを入力する端子と、イメージセンサ素子からのビッ
ト・シリアルなデータを出力する端子と、前記データを
所定のビット数のビット・パラレルなデータに変換する
ためのシリアル/パラレル変換制御信号を出力する端子
を備えたものである。
Means for Solving the Problems In order to solve the above problems, the bipolar image sensor integrated circuit of the present invention forms an image sensor driving circuit on the same chip as the image sensor by a bipolar process, and generates a reading start pulse. An input terminal, a clock input terminal, a terminal for outputting bit serial data from the image sensor element, and a serial/parallel conversion for converting the data into bit parallel data of a predetermined number of bits. It is equipped with a terminal that outputs a control signal.

作用 上記構成によりイメージセンサ及びその周辺の回路が一
つの集積回路に組み込まれ回路の小型化がはかられるこ
ととなる。
Effect: With the above configuration, the image sensor and its peripheral circuits are integrated into one integrated circuit, thereby achieving miniaturization of the circuit.

実施例 第1図は本発明の実施例を示すブロック図で、6はイメ
ージセンサ駆動回路、7はイメージセンサ・アレイ、8
は前記センサ・アレイを時系列的に順次駆動するための
シフトレジスタ、9はシリアル・データが8個出力され
るごとにパルスを出力するためのORゲートである。第
2図は第1図中のイメージセンサ・アレイ及びシフトレ
ジスタの回路図を示すもので、10はフォトトランジス
タ・アレイ、11はフォトトランジスタを駆動するため
の電流スイッチ・アレイ、12はシフトレジスタを構成
するフリップ・フロップ、21は読み取り開始パルスの
入力端子、22はクロック・パルス入力端子、23はシ
リアル・データ出力端子、24はラッチ・パルスの出力
端子、25は読み取り開始を知らせる出力端子、26は
読み取り終了を知らせる出力端子、Ql、C2、・・・
は電流スイッチ・アレイ中の各スイッチである。第3図
は第2図中の各信号のタイミングを示すものであり、(
alは読み取り開始パルス、(b)はクロック・パルス
、(c)は、シリアル出力、(dlはランチ・パルスで
ある。
Embodiment FIG. 1 is a block diagram showing an embodiment of the present invention, in which 6 is an image sensor driving circuit, 7 is an image sensor array, and 8 is a block diagram showing an embodiment of the present invention.
9 is a shift register for sequentially driving the sensor array in time series, and 9 is an OR gate for outputting a pulse every time eight pieces of serial data are output. Figure 2 shows a circuit diagram of the image sensor array and shift register in Figure 1, where 10 is a phototransistor array, 11 is a current switch array for driving the phototransistor, and 12 is a shift register. 21 is a read start pulse input terminal, 22 is a clock pulse input terminal, 23 is a serial data output terminal, 24 is a latch pulse output terminal, 25 is an output terminal for notifying the start of reading, 26 are output terminals that notify the end of reading, Ql, C2,...
is each switch in the current switch array. Figure 3 shows the timing of each signal in Figure 2.
al is the reading start pulse, (b) is the clock pulse, (c) is the serial output, and (dl is the launch pulse).

以上のように構成されたバイポーラ型イメージセンサ集
積回路の動作を第1図、第2図、第3図を用いてその動
作を説明する。
The operation of the bipolar image sensor integrated circuit configured as described above will be explained with reference to FIGS. 1, 2, and 3.

第3図に示す読み取り開始パルス(a)が端子21に入
力されるとシフトレジスタ内の各フリップ・フロップが
クリアされ読み取り開始を知らせる信号が端子25から
イメージセンサ駆動回路6に出力される。そして第3図
に示すクロック・パルス(blが端子22に入力される
と電流スイッチはQl−Qz、・・・の順に選択され、
フォトトランジスタが順次駆動され、クロック・パルス
(b)に同期したシリアル出力(C)が端子23から出
力され、且つ、前記シリアル出力(C1が8個出力され
るごとにラッチ・パルスfd)が端子24から出力され
る。最後のフォトトランジスタが駆動されると端子26
からイメージセンサ駆動回路6に信号が出力され読み取
りが終了する。
When the reading start pulse (a) shown in FIG. 3 is input to the terminal 21, each flip-flop in the shift register is cleared and a signal indicating the start of reading is outputted from the terminal 25 to the image sensor drive circuit 6. When the clock pulse (bl shown in FIG. 3) is input to the terminal 22, the current switches are selected in the order of Ql-Qz, .
The phototransistors are sequentially driven, and a serial output (C) synchronized with the clock pulse (b) is output from the terminal 23, and the serial output (latch pulse fd every 8 times C1 is output) is output from the terminal 23. It is output from 24. When the last phototransistor is activated, terminal 26
A signal is output from the image sensor drive circuit 6 to the image sensor drive circuit 6, and reading is completed.

発明の効果 以上のように本発明は、イメージセンサ・アレイを時系
列的に駆動するためのシフトレジスタにわずかな素子を
追加することによってシリアル/パラレル変換制御信号
を得ているので集積化に際して大きな負担とはならない
。且つ、外部にシリアル/パラレル変換回路を設ける必
要がなくなり大幅に回路素子を削減できる。
Effects of the Invention As described above, the present invention obtains a serial/parallel conversion control signal by adding a small number of elements to the shift register for driving the image sensor array in time series. It is not a burden. In addition, there is no need to provide an external serial/parallel conversion circuit, and the number of circuit elements can be significantly reduced.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図は、本発明の実施例を示すバイポーラ型イメージ
センサ集積回路のブロック図、第2図は、同回路のイメ
ージセンサ・アレイ及びシフトレジスタの回路図、第3
図は第2図中の各信号のタイミング図、第4図は従来例
の回路のブロック図である。 6・・・・・・イメージセンサ駆動回路、7・・・・・
・イメージセンサ・アレイ、8・旧・・シフトレジスタ
、9・・・・・・ORゲート、10・・・・・・フォト
トランジスタ・アレイ、11・・・・・・電流スイッチ
・アレイ、12・・・・・・フリップ・フロップ。 代理人の氏名 弁理士 中尾敏男 はか1名第1図 区                   目、V)+ 以          迂
FIG. 1 is a block diagram of a bipolar image sensor integrated circuit showing an embodiment of the present invention, FIG. 2 is a circuit diagram of an image sensor array and a shift register of the same circuit, and FIG.
This figure is a timing diagram of each signal in FIG. 2, and FIG. 4 is a block diagram of a conventional circuit. 6... Image sensor drive circuit, 7...
- Image sensor array, 8 - Old shift register, 9 - OR gate, 10 - Phototransistor array, 11 - Current switch array, 12 - ·····flip flop. Name of agent: Patent attorney Toshio Nakao (Figure 1)

Claims (1)

【特許請求の範囲】[Claims] 複数個のイメージセンサ素子からなるセンサ・アレイと
、前記イメージセンサ素子を順次時系列的に駆動するシ
フトレジスタと、読み取り開始パルスを入力する端子と
、クロックを入力する端子と、前記イメージセンサ素子
からのビット・シリアルなデータを出力する端子と、前
記データを所定のビット数のビット・パラレルなデータ
に変換するためのシリアル/パラレル変換制御信号を出
力する端子とを有することを特徴とするバイポーラ型イ
メージセンサ集積回路。
A sensor array consisting of a plurality of image sensor elements, a shift register that sequentially drives the image sensor elements in time series, a terminal for inputting a reading start pulse, a terminal for inputting a clock, and a terminal for inputting a clock from the image sensor elements. A bipolar type characterized in that it has a terminal that outputs bit-serial data of a predetermined number of bits, and a terminal that outputs a serial/parallel conversion control signal for converting the data into bit-parallel data of a predetermined number of bits. Image sensor integrated circuit.
JP60199715A 1985-09-10 1985-09-10 Bipolar type image sensor intergrated circuit Pending JPS6259461A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP60199715A JPS6259461A (en) 1985-09-10 1985-09-10 Bipolar type image sensor intergrated circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP60199715A JPS6259461A (en) 1985-09-10 1985-09-10 Bipolar type image sensor intergrated circuit

Publications (1)

Publication Number Publication Date
JPS6259461A true JPS6259461A (en) 1987-03-16

Family

ID=16412403

Family Applications (1)

Application Number Title Priority Date Filing Date
JP60199715A Pending JPS6259461A (en) 1985-09-10 1985-09-10 Bipolar type image sensor intergrated circuit

Country Status (1)

Country Link
JP (1) JPS6259461A (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5922351A (en) * 1982-07-28 1984-02-04 Toshiba Corp Manufacture of hybrid integrated circuit
JPH01184405A (en) * 1988-01-18 1989-07-24 Kumamoto Techno Porisu Zaidan Object measuring instrument

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5922351A (en) * 1982-07-28 1984-02-04 Toshiba Corp Manufacture of hybrid integrated circuit
JPH0456461B2 (en) * 1982-07-28 1992-09-08 Tokyo Shibaura Electric Co
JPH01184405A (en) * 1988-01-18 1989-07-24 Kumamoto Techno Porisu Zaidan Object measuring instrument

Similar Documents

Publication Publication Date Title
JPS6259461A (en) Bipolar type image sensor intergrated circuit
JP3068394B2 (en) Sensor system
GB1363707A (en) Synchronous buffer unit
JPS63229922A (en) Parity detector
JP2984429B2 (en) Semiconductor integrated circuit
JP2561308B2 (en) Data stacking device
JPH0494211A (en) Chattering elimination circuit
JPH10149140A (en) Liquid crystal driving device using large-scale integrated circuit
KR910009792B1 (en) Picture signal control circuit
EP0173570A2 (en) Shift register circuit
JPH11184672A (en) Serial data holding circuit
SU951338A1 (en) Device for reading data
JPH02226936A (en) Digital signal input/output circuit
JPH02129784A (en) Ic card
JPS6367688B2 (en)
JPH0134493B2 (en)
JPH035788A (en) Display device driving lsi
JPS634968A (en) Thermal head driving circuit
JPS62130495A (en) Control of multiple sensors
JPS6246913B2 (en)
JPH07107236A (en) Parallel-series conversion integrated circuit
JPS60194672A (en) Run-length encoding device
JPH02189669A (en) Serial transfer circuit
JPS5927504B2 (en) decoding circuit
JPS6333951A (en) Telephone set