JPH02129784A - Ic card - Google Patents
Ic cardInfo
- Publication number
- JPH02129784A JPH02129784A JP63284627A JP28462788A JPH02129784A JP H02129784 A JPH02129784 A JP H02129784A JP 63284627 A JP63284627 A JP 63284627A JP 28462788 A JP28462788 A JP 28462788A JP H02129784 A JPH02129784 A JP H02129784A
- Authority
- JP
- Japan
- Prior art keywords
- data
- circuit
- bit
- card
- bit arrangement
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000006243 chemical reaction Methods 0.000 claims description 13
- 230000001131 transforming effect Effects 0.000 abstract 2
- 238000005215 recombination Methods 0.000 description 11
- 230000006798 recombination Effects 0.000 description 11
- 238000010586 diagram Methods 0.000 description 8
- 238000000034 method Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 2
Abstract
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、外部とのデータ転送を行なうICカードに関
するものである。DETAILED DESCRIPTION OF THE INVENTION [Field of Industrial Application] The present invention relates to an IC card that transfers data to and from the outside.
第4図は従来のICカードにおける入出力回路を示すブ
ロック図である。図において、1はデータバス、2はデ
ータバッファ、3はパラレル/シリアル変換回路である
。なお、3aはパラレル/シリアル変換回路3に接続さ
れた外部端子である。FIG. 4 is a block diagram showing an input/output circuit in a conventional IC card. In the figure, 1 is a data bus, 2 is a data buffer, and 3 is a parallel/serial conversion circuit. Note that 3a is an external terminal connected to the parallel/serial conversion circuit 3.
次に、従来にICカードのデータ入力及びデータ出力の
動作について説明する。まず、データ入力時の場合、外
部端子3aより入力されたシリアルのデータは、パラレ
ル/シリアル変換回路3に逐次蓄えられる。そして、一
定量のデータが入力されると、図示していないCPUか
らの制御信号によって、パラレルのデータに変換され、
データバッファ2に送られる。次に、データバッファ2
に一旦蓄えられたデータは、CPUからの制御信号によ
ってデータバス1に送られる。このようにデータの入力
は、上記の動作を繰り返すことによって行なわれる。Next, conventional data input and data output operations of an IC card will be explained. First, in the case of data input, serial data input from the external terminal 3a is sequentially stored in the parallel/serial conversion circuit 3. When a certain amount of data is input, it is converted into parallel data by a control signal from a CPU (not shown).
Sent to data buffer 2. Next, data buffer 2
The data once stored in is sent to the data bus 1 by a control signal from the CPU. Data input is thus performed by repeating the above operations.
次に、データの出力時の場合、データバス1上のデータ
をCPUからの制御信号によって、−旦データバッファ
2にラッチする。そして、このラッチしたデータをパラ
レル/シリアル変換回路3へ送り、パラレルデータをシ
リアルデータに変換し、外部端子3aよりデータを出力
する。このようにデータの出力は、上記の動作の繰り返
しによって行なわれる。Next, when outputting data, the data on the data bus 1 is latched into the data buffer 2 by a control signal from the CPU. The latched data is then sent to the parallel/serial conversion circuit 3, which converts the parallel data into serial data, and outputs the data from the external terminal 3a. In this way, data is output by repeating the above operations.
従来のICカードは以上のように構成されているので、
ICカードと外部とのデータ転送におけ方式は、最上位
ビットから行なう方式(MSBファースト)、または最
下位ビットから行なう方式(LSBファースト)のいず
れかの方式となる。Conventional IC cards are configured as described above, so
The method for data transfer between the IC card and the outside is either a method that starts from the most significant bit (MSB first) or a method that starts from the least significant bit (LSB first).
このため、機密情報を扱う場合のあるICカードでは、
データ転送時に第三者にデータを読み取られてしまう可
能性があった。For this reason, with IC cards that may handle confidential information,
There was a possibility that the data could be read by a third party during data transfer.
本発明は上記のような欠点を解決するためになされたも
ので、ICカードと外部とのデータ転送時のデータの機
密性を高めたICカードを得ることを目的とする。The present invention was made in order to solve the above-mentioned drawbacks, and an object of the present invention is to obtain an IC card that improves the confidentiality of data during data transfer between the IC card and the outside.
本発明に係るICカードは、外部とデータ転送を行なう
とき、データのビット配列を任意の配列に変えてデータ
転送するデータ変換手段を備えている。The IC card according to the present invention is equipped with a data conversion means that changes the bit arrangement of data to an arbitrary arrangement and transfers the data when data is transferred to the outside.
データ変換手段により、データのビット配列を任意の配
列に変換してデータ転送を行なう。The data conversion means converts the bit array of the data into an arbitrary array and transfers the data.
以下、本発明の実施例について図に従って説明する。第
1図は本発明の一実施例を示すICカードの機能ブロッ
ク図である。図において、4はCPU、5はROM、6
はRAM、7はEEPROM、8はバス、9は入出力回
路である。第4図と同一部分には同一符号を付する。1
0はピント配列組み換え回路である。Embodiments of the present invention will be described below with reference to the drawings. FIG. 1 is a functional block diagram of an IC card showing one embodiment of the present invention. In the figure, 4 is the CPU, 5 is the ROM, and 6 is the CPU.
7 is a RAM, 7 is an EEPROM, 8 is a bus, and 9 is an input/output circuit. The same parts as in FIG. 4 are given the same reference numerals. 1
0 is a focus arrangement recombination circuit.
第2図は第1図における入出力回路9の回路図である。FIG. 2 is a circuit diagram of the input/output circuit 9 in FIG. 1.
図において、第4図と同一部分には同一符号を付する。In the figure, the same parts as in FIG. 4 are given the same reference numerals.
10はビット配列組み換え回路である。10 is a bit arrangement recombination circuit.
第3図は第1図で示したビット配列組み換え回路10の
具体的な構成を示す回路図である。図において、11は
ランチ回路、12はゲートである。FIG. 3 is a circuit diagram showing a specific configuration of the bit arrangement recombination circuit 10 shown in FIG. 1. In the figure, 11 is a launch circuit, and 12 is a gate.
次に、上記の構成において、ICカードのデータ入力時
及びデータ出力時の動作について説明する。まず、デー
タ入力時の場合、外部端子13aより入力されたシリア
ルのデータは、パラレル/シリアル変換回路3に入力さ
れる。次に、パラレル/シリアル変換回路3は、CPU
4からの制御信号によって、シリアルデータからパラレ
ルデータに変換し、このデータをピント配列組み換え回
路10に送る。ビット配列組み換え回路10は、第3図
に示すラッチ回路14に入力したデータをランチする。Next, in the above configuration, the operation of the IC card during data input and data output will be described. First, in the case of data input, serial data input from the external terminal 13a is input to the parallel/serial conversion circuit 3. Next, the parallel/serial conversion circuit 3
According to the control signal from 4, the serial data is converted into parallel data, and this data is sent to the focus arrangement recombination circuit 10. The bit arrangement recombination circuit 10 launches the data input to the latch circuit 14 shown in FIG.
その後、ICカードと外部装置との間で予め決められて
いるビットの配列に従って、1ビツトづつゲート12を
上段、下段を組み合わせてオンさせ、正規のビット配列
に並び換える。Thereafter, according to the bit arrangement predetermined between the IC card and the external device, the upper and lower gates of the gates 12 are turned on one bit at a time to rearrange the bits into a regular bit arrangement.
例えば、1ビツト目のデータを3ビツト目のデータに変
換する場合、1ビツト目のラッチ回路11に接続してい
るゲート12をオンし、他のゲートを全てオフにする。For example, when converting 1st bit data into 3rd bit data, the gate 12 connected to the 1st bit latch circuit 11 is turned on, and all other gates are turned off.
次に、反対側の3ビツト目のランチ回路11にデータを
ラッチする。この動作により、1ビツト目のデータは3
ビツト目のデータに変換される。このように、1ビツト
づつ上記の動作を行なうことにより、8ビツト全ての変
換した後、この並び換えたデータをデータバッファ2へ
送る。そして、データ出力時2からデータバス1にデー
タが転送される。Next, the data is latched into the third bit launch circuit 11 on the opposite side. With this operation, the 1st bit data becomes 3
Converted to bit data. In this way, by performing the above operation one bit at a time, after converting all eight bits, the rearranged data is sent to the data buffer 2. Then, data is transferred to data bus 1 from data output time 2 .
次に、データの出力時の場合は、データバスl上のデー
タを、−旦データバソファ2にランチする。そして、こ
のラッチしたデータをビット配列組み換え回路10で決
められているビー/ ト配列に変換する。次に、この変
換されたデータをパラレル/シリアル変換回路3へ送り
、パラレルデータをシリアルデータに変換し、外部端子
3aよりデータを出力する。Next, when outputting data, the data on the data bus 1 is launched to the data bus sofa 2 once. The latched data is then converted into a predetermined beat/beat arrangement by the bit arrangement recombination circuit 10. Next, this converted data is sent to the parallel/serial conversion circuit 3, which converts the parallel data into serial data, and outputs the data from the external terminal 3a.
このように本実施例におけるICカードは、ビット配列
組み換え回路により、データのビット配列を組み換えて
データ転送を行っているので、第三者にデータを読み取
られる心配がなく、データの機密性を高めることができ
る。In this way, the IC card in this embodiment uses the bit arrangement recombination circuit to recombine the bit arrangement of data and transfer data, so there is no worry that the data will be read by a third party, and the confidentiality of the data is increased. be able to.
なお、上記実施例では、ビット配列組み換え回路10を
パラレル/シリアル変換回路3とデータバッファ2との
間に設けた場合を説明したが、ビット配列組み換え機能
をパラレル/シリアル変換回路3に付加してもよい。ま
た、ビット配列組み換え回路10におけるラッチ回路1
1をデータバッファ2と共通にしてもよい。In the above embodiment, the case where the bit array recombination circuit 10 is provided between the parallel/serial conversion circuit 3 and the data buffer 2 has been described. Good too. Furthermore, the latch circuit 1 in the bit arrangement recombination circuit 10
1 may be shared with data buffer 2.
以上のように本発明は、データ変換手段により、データ
のビット配列を組み換えてデータ転送を行うので、第三
者にデータを読み取られる心配がなく、データの機密性
を高めることができるという優れた効果を有する。As described above, the present invention is advantageous in that the data conversion means recombines the bit arrangement of the data and transfers the data, so there is no need to worry about the data being read by a third party, and the confidentiality of the data can be increased. have an effect.
第1図は本発明の一実施例を示すICカードの入出力回
路のブロック図、第2図はICカードの機能ブロック図
、第3はビット配列組み換え回路10の回路図、第4図
は従来のICカードにおける入出力回路のブロック図で
ある。
1・・・データバス、2・・・データバファ、3・・・
パラレル/シリアル変換回路、10・・・ビット配列組
み換え回路。FIG. 1 is a block diagram of an input/output circuit of an IC card showing an embodiment of the present invention, FIG. 2 is a functional block diagram of an IC card, third is a circuit diagram of a bit arrangement recombination circuit 10, and FIG. 4 is a conventional circuit. FIG. 2 is a block diagram of an input/output circuit in the IC card of FIG. 1...Data bus, 2...Data buffer, 3...
Parallel/serial conversion circuit, 10... bit arrangement recombination circuit.
Claims (1)
ータ転送を行なうとき、データのビット配列を任意の配
列に組み換えてデータ転送するデータ変換手段を備えた
ことを特徴とするICカード。1. An IC card capable of data transfer, characterized in that the IC card is equipped with a data conversion means for recombining the bit arrangement of data into an arbitrary arrangement and transferring the data when data is transferred to an external device.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP63284627A JPH02129784A (en) | 1988-11-10 | 1988-11-10 | Ic card |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP63284627A JPH02129784A (en) | 1988-11-10 | 1988-11-10 | Ic card |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH02129784A true JPH02129784A (en) | 1990-05-17 |
Family
ID=17680914
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP63284627A Pending JPH02129784A (en) | 1988-11-10 | 1988-11-10 | Ic card |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH02129784A (en) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH05242688A (en) * | 1992-02-27 | 1993-09-21 | Hitachi Ltd | Recording and reproducing device employing flash eeprom |
WO2001013214A1 (en) * | 1999-08-11 | 2001-02-22 | Hitachi, Ltd. | External storage using nonvolatile semiconductor memory |
-
1988
- 1988-11-10 JP JP63284627A patent/JPH02129784A/en active Pending
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH05242688A (en) * | 1992-02-27 | 1993-09-21 | Hitachi Ltd | Recording and reproducing device employing flash eeprom |
WO2001013214A1 (en) * | 1999-08-11 | 2001-02-22 | Hitachi, Ltd. | External storage using nonvolatile semiconductor memory |
US7054990B1 (en) | 1999-08-11 | 2006-05-30 | Renesas Technology Corp. | External storage device using non-volatile semiconductor memory |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2840320B2 (en) | Semiconductor storage device | |
JPH02129784A (en) | Ic card | |
JP2000330931A (en) | Device and method for dma transfer control | |
JPS6261961B2 (en) | ||
JP3046706B2 (en) | Square wave generator with arbitrary period and pattern | |
JPS5949647A (en) | Memory controlling method | |
JPS6339924B2 (en) | ||
JPH02212952A (en) | Memory access control system | |
JPS60240275A (en) | Picture reader | |
JP2599984B2 (en) | Input data peak value detection circuit | |
JPS6259461A (en) | Bipolar type image sensor intergrated circuit | |
JPH0417051A (en) | Data transferring system | |
JPS6291081A (en) | Facsimile encoder | |
JPS6139771B2 (en) | ||
JPH01128086A (en) | String coding system | |
JPH07321667A (en) | Lsi input output signal control circuit | |
JPS6299821A (en) | Switch input circuit by keyboard controller | |
JPH04160573A (en) | Image data converter | |
JPH04137192A (en) | Ic memory card reader | |
JPH0435099B2 (en) | ||
JPH035788A (en) | Display device driving lsi | |
JPH0528416B2 (en) | ||
JPS6350143A (en) | Data transfer device | |
JPH03232334A (en) | Asynchronous data reception circuit | |
JPH044491A (en) | Data processor for ic card |