JPS6258566B2 - - Google Patents
Info
- Publication number
- JPS6258566B2 JPS6258566B2 JP55029130A JP2913080A JPS6258566B2 JP S6258566 B2 JPS6258566 B2 JP S6258566B2 JP 55029130 A JP55029130 A JP 55029130A JP 2913080 A JP2913080 A JP 2913080A JP S6258566 B2 JPS6258566 B2 JP S6258566B2
- Authority
- JP
- Japan
- Prior art keywords
- current
- circuit
- switch
- voltage
- differential amplifier
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 238000007599 discharging Methods 0.000 claims description 3
- 239000003990 capacitor Substances 0.000 description 14
- 230000007423 decrease Effects 0.000 description 5
- 230000005669 field effect Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
Landscapes
- Amplifiers (AREA)
Description
【発明の詳細な説明】
本発明は半導体素子を用いた容量を負荷とする
低電力アナログ増幅器に関するものである。本発
明は特に出力信号が存在するときにのみ出力電流
が流れるいわゆるダイナミツク・アナログ増幅器
に関する。DETAILED DESCRIPTION OF THE INVENTION The present invention relates to a low power analog amplifier using a semiconductor element and having a capacitance as a load. The invention particularly relates to so-called dynamic analog amplifiers in which the output current flows only when an output signal is present.
従来、この種の増幅器は、第１図のように構成
されていた。第１図において、１，２は電源電圧
入力端子、３，４は信号入力端子、５は信号出力
端子、６，７はスイツチ、８は容量、９〜１２は
MOS形電界効果トランジスタ（以下、単にMOS
と記す）、１３は接続点である。 Conventionally, this type of amplifier has been constructed as shown in FIG. In Figure 1, 1 and 2 are power supply voltage input terminals, 3 and 4 are signal input terminals, 5 is a signal output terminal, 6 and 7 are switches, 8 is a capacitor, and 9 to 12 are
MOS type field effect transistor (hereinafter simply MOS
), 13 is a connection point.
第１図の回路の動作を以下に説明する。(1)ま
ず、７のスイツチをオンして、８のコンデンサに
蓄積された電荷を放電する。このとき６のスイツ
チはオフである。(2)次に、７のスイツチをオフし
て、その後に、スイツチ６をオンする。すると、
９〜１０はMOSを通して、コンデンサ８に電流
が流れ込み、コンデンサ８は除々に充電される。
(3)９〜１０のMOSに電流が流れると、９と１
０，１１と１２は対称に作られているため、本回
路は差動増幅回路として動作する。このとき、出
力に負荷容量が接続されているとすると、３と４
の電圧差を増幅した電圧に５の出力端子はなろう
として、負荷を充電する。この充電電流の大きさ
は、コンデンサ８に充電する電流に応じて大きく
なる。つまり、コンデンサ８へ流れる電流は最初
は大きいが、充電が進むにつれ端子５の電圧が上
昇することから電流値は減少する。このため、最
初は負荷に大きな電流を流すが、除々に電流値は
減少し、リニア動作領域にはいり図１の回路の利
得は上昇し、負帰還回路を構成する場合には、高
い直線性精度を得ることができる。コンデンサ８
に充分に電荷が充電されると、９〜１２の素子に
電流が流れなくなり、負荷容量の電荷は保持され
る。その後、スイツチ６をオフし、スイツチ７を
オンして、８の電荷を放電する。 The operation of the circuit of FIG. 1 will be explained below. (1) First, turn on the switch 7 to discharge the charge accumulated in the capacitor 8. At this time, switch 6 is off. (2) Next, turn off switch 7, and then turn on switch 6. Then,
Current flows into the capacitor 8 through the MOS transistors 9 to 10, and the capacitor 8 is gradually charged.
(3) When current flows through MOS 9 and 10, 9 and 1
Since 0, 11 and 12 are made symmetrically, this circuit operates as a differential amplifier circuit. At this time, assuming that a load capacitor is connected to the output, 3 and 4
The output terminal of 5 attempts to become a voltage obtained by amplifying the voltage difference between , and charges the load. The magnitude of this charging current increases depending on the current charging the capacitor 8. That is, the current flowing into the capacitor 8 is large at first, but as charging progresses, the voltage at the terminal 5 increases, so the current value decreases. Therefore, at first a large current is passed through the load, but the current value gradually decreases and enters the linear operation region, and the gain of the circuit shown in Figure 1 increases.When configuring a negative feedback circuit, high linearity accuracy is achieved. can be obtained. capacitor 8
When the elements 9 to 12 are sufficiently charged, no current flows through the elements 9 to 12, and the charge in the load capacitance is maintained. Thereafter, the switch 6 is turned off and the switch 7 is turned on to discharge the charge of the switch 8.
(1)〜(3)の動作では、接続点１３の電圧がある程
度、上昇した後に、動作が終了するため、出力電
圧として低い電圧が出ないという欠点があつた。
また、出力電流を大きくするには、コンデンサ８
を大きくしなければならないという欠点もあつ
た。 In the operations (1) to (3), the operation ends after the voltage at the connection point 13 rises to a certain extent, so there is a drawback that a low voltage is not outputted as the output voltage.
Also, to increase the output current, capacitor 8
It also had the disadvantage that it had to be made larger.
従つて本発明は従来の回路の上記欠点を改善す
るもので、その目的は接続点１３の電位を上昇さ
せることなく従来と同様の電流を回路に供給する
ごときアナログ増幅器を提供することにあり、そ
の特徴は信号入力端子と信号出力端子を有し容量
を負荷とする差動増幅器において、差動増幅器に
動作電流を供給するカレント・ミラー回路が差動
増幅器に直列に接続され、該カレント・ミラー回
路の入力電流が、電源と該カレント・ミラー回路
の間に設けた、スイツチと容量素子から成る電流
制御回路に、負荷を充電するのに必要な時間だけ
流れる充電電流または放電電流であるごときダイ
ナミツク・アナログ増幅器にある。以下図面によ
り実施例を説明する。 Therefore, the present invention aims to improve the above-mentioned drawbacks of the conventional circuit, and its purpose is to provide an analog amplifier that can supply the same current to the circuit without increasing the potential of the connection point 13. The feature is that in a differential amplifier that has a signal input terminal and a signal output terminal and has a capacitance as a load, a current mirror circuit that supplies operating current to the differential amplifier is connected in series to the differential amplifier. A dynamic circuit in which the input current of the circuit is a charging current or a discharging current that flows through a current control circuit consisting of a switch and a capacitive element provided between the power supply and the current mirror circuit for only the time necessary to charge the load. - Located in analog amplifiers. Examples will be described below with reference to the drawings.
第２図と第３図は本発明の実施例であつて、
１，２は電源電圧入力端子、３，４は信号入力端
子、５は信号出力端子、６，７はスイツチ、８は
コンデンサ、９〜１２は差動増幅回路を構成する
MOS、１３，１４は接続点、１５，１６はカレ
ント・ミラー回路を構成するMOS、１７は電流
制御回路、１８，１９は電流出力端子、２０は電
流制御回路の信号入力端子である。 FIG. 2 and FIG. 3 are embodiments of the present invention,
1 and 2 are power supply voltage input terminals, 3 and 4 are signal input terminals, 5 is a signal output terminal, 6 and 7 are switches, 8 is a capacitor, and 9 to 12 constitute a differential amplifier circuit.
MOS, 13 and 14 are connection points, 15 and 16 are MOS forming a current mirror circuit, 17 is a current control circuit, 18 and 19 are current output terminals, and 20 is a signal input terminal of the current control circuit.
第２図と第３図を用いて、以下動作を説明す
る。１７は、２０に加わる信号により電流を制御
する回路で、出力電流波形は、第４図Ａのように
なる。つまり、t1から電流が流れ、しだいに電流
は減少しt2で、電流が流れなくなり、その後t3で
初期状態にもどる。t1からt2の時間内に、出力信
号はセツトリングを終了するようにt2を設定す
る。第４図Ｂは出力電圧波形で第２図の出力点５
の電圧を示す。 The operation will be explained below using FIGS. 2 and 3. 17 is a circuit that controls the current by a signal applied to 20, and the output current waveform is as shown in FIG. 4A. In other words, a current flows from t 1 , the current gradually decreases, and at t 2 , the current stops flowing, and then returns to the initial state at t 3 . Set t 2 so that the output signal finishes settling within the time from t 1 to t 2 . Figure 4B shows the output voltage waveform at output point 5 in Figure 2.
Indicates the voltage of
第３図は、１７の構成例で、６，７のスイツチ
と８のコンデンサで成り、２０の信号はスイツチ
を制御し、t1以前では、６がオフ、７がオンであ
る。t1で、７がオフした後６がオンし、t2でコン
デンサ８の充電が終了し、電流が流れなくなつた
後、t3で、スイツチ６をオフして、７をオンする
ことで８を放電し、初期状態にもどすことによ
り、上記の動作を実現した例である。１７の出力
１８，１９に電流が流れると、１４の電圧は電流
値に応じて、上昇し、１６に電流が流れる。１５
と１６は同種のMOSであるので、１５には、１
６と同様な電流が流れる。このとき、電流値の大
きさの比は、１５と１６の寸法比で決まるので、
１５に流れる電流波形は１８，１９に流れる電流
波形と同様となる。したがつて、従来回路と同様
な動作電流を差動増幅回路に流すことが可能であ
り、その動作も同等なものである。ところが、１
５の素子に流れる電流は、１５のMOSの特性
上、１３の電圧にほとんど依存しない。そのた
め、出力電圧が低い電圧であつても、１３の電圧
は、それに応じて低下するため、低い出力電圧を
制限することはないという特徴を有する。また、
１７の出力電流の大きさは、１５，１６の寸法比
で希望の大きさに変換されるため、制限はなく、
例えば図３の構成を１７に用いる場合、コンデン
サ８は、従来のものより小さくてよいという特徴
もある。 FIG. 3 shows an example of 17 configurations, consisting of switches 6 and 7 and capacitors 8, signals 20 controlling the switches, and before t1 , 6 is off and 7 is on. At t 1 , switch 6 is turned on after 7 is turned off, and after charging of capacitor 8 is finished at t 2 and no current flows, at t 3 , switch 6 is turned off and switch 7 is turned on. This is an example in which the above operation is achieved by discharging the battery 8 and returning it to the initial state. When a current flows through outputs 18 and 19 of 17, the voltage of 14 rises according to the current value, and current flows through 16. 15
and 16 are the same type of MOS, so 15 has 1
A current similar to 6 flows. At this time, the ratio of the magnitude of the current value is determined by the size ratio of 15 and 16, so
The current waveform flowing through 15 is similar to the current waveform flowing through 18 and 19. Therefore, it is possible to flow the same operating current to the differential amplifier circuit as in the conventional circuit, and the operation thereof is also the same. However, 1
The current flowing through the element No. 5 hardly depends on the voltage No. 13 due to the characteristics of the MOS No. 15. Therefore, even if the output voltage is a low voltage, the voltage of 13 decreases accordingly, so it has the characteristic that the low output voltage is not limited. Also,
The size of the output current of 17 is converted to the desired size by the size ratio of 15 and 16, so there is no limit.
For example, when the configuration of FIG. 3 is used for 17, the capacitor 8 also has the feature that it can be smaller than the conventional one.
第２図の実施例では、１５，１６をＮチヤンネ
ル形のMOSで構成しているが、これは、Ｐチヤ
ンネル形でも、バイポーラでも、全く同様に構成
することが可能である。また、９〜１２の差動回
路についても、バイポーラを用いたもの、あるい
は、他の回路構成の増幅器を用いても動作電流の
減少にともない利得が上昇し、動作電流が切れる
と出力電圧が保持される機能を有するものであれ
ば、本発明回路を構成できる。 In the embodiment shown in FIG. 2, 15 and 16 are constructed of N-channel type MOS, but they can be constructed in exactly the same manner as P-channel type or bipolar. Also, for differential circuits 9 to 12, even if bipolar amplifiers or amplifiers with other circuit configurations are used, the gain increases as the operating current decreases, and when the operating current is cut off, the output voltage is maintained. The circuit of the present invention can be constructed from any device having the functions described above.
以上、説明したように、容量を負荷とする低電
力増幅器で、出力電圧範囲が広く、構成素子の寸
法も小形であるという特徴を有することから、集
積回路において、積分器等を構成すれば、集積回
路の高密度化、低電力化に大きな効果がある。 As explained above, it is a low-power amplifier that uses capacitance as a load, has a wide output voltage range, and has small component dimensions, so if an integrator or the like is configured in an integrated circuit, It has a great effect on increasing the density of integrated circuits and reducing power consumption.
第１図は従来の増幅回路の例、第２図は本発明
による増幅回路の実施例、第３図は電流制御回路
の構成例、第４図Ａ及びＢは電流制御回路の出力
波形の例である。
１，２……電源電圧入力端子、３，４……信号
入力端子、５……信号出力端子、６，７……スイ
ツチ、８……コンデンサ、９，１０，１１，１
２，１５，１６……MOS電界効果形トランジス
タ、１３，１４……接続点、１７……電流制御回
路、１８，１９……電流制御回路出力端子、２０
……電流制御回路信号入力端子。
Figure 1 is an example of a conventional amplifier circuit, Figure 2 is an embodiment of an amplifier circuit according to the present invention, Figure 3 is a configuration example of a current control circuit, and Figures 4A and B are examples of output waveforms of the current control circuit. It is. 1, 2... Power supply voltage input terminal, 3, 4... Signal input terminal, 5... Signal output terminal, 6, 7... Switch, 8... Capacitor, 9, 10, 11, 1
2, 15, 16...MOS field effect transistor, 13, 14...Connection point, 17...Current control circuit, 18, 19...Current control circuit output terminal, 20
...Current control circuit signal input terminal.
Claims (1)
荷とする差動増幅器において、差動増幅器に動作
電流を供給するカレント・ミラー回路が差動増幅
器に直列に接続され、該カレント・ミラー回路の
入力電流が、電源と該カレント・ミラー回路の間
に設けた、スイツチと容量素子から成る電流制御
回路に、負荷を充電するのに必要な時間だけ流れ
る充電電流または放電電流であることを特徴とす
るダイナミツク・アナログ増幅器。1. In a differential amplifier that has a signal input terminal and a signal output terminal and has a capacitance as a load, a current mirror circuit that supplies operating current to the differential amplifier is connected in series to the differential amplifier, and the current mirror circuit The input current is a charging current or a discharging current that flows through a current control circuit consisting of a switch and a capacitive element provided between the power supply and the current mirror circuit for only the time necessary to charge the load. Dynamic analog amplifier.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2913080A JPS56126303A (en) | 1980-03-10 | 1980-03-10 | Dynamic analog amplifier |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2913080A JPS56126303A (en) | 1980-03-10 | 1980-03-10 | Dynamic analog amplifier |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS56126303A JPS56126303A (en) | 1981-10-03 |
| JPS6258566B2 true JPS6258566B2 (en) | 1987-12-07 |
Family
ID=12267708
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2913080A Granted JPS56126303A (en) | 1980-03-10 | 1980-03-10 | Dynamic analog amplifier |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS56126303A (en) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| NL8105919A (en) * | 1981-12-31 | 1983-07-18 | Philips Nv | DYNAMIC AMPLIFIER CIRCUIT. |
| EP3217550B1 (en) * | 2016-03-11 | 2024-01-10 | Socionext Inc. | Circuitry for use in comparators |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5261460A (en) * | 1975-11-14 | 1977-05-20 | Shin Shirasuna Electric Corp | Amplifier circuit |
-
1980
- 1980-03-10 JP JP2913080A patent/JPS56126303A/en active Granted
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5261460A (en) * | 1975-11-14 | 1977-05-20 | Shin Shirasuna Electric Corp | Amplifier circuit |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS56126303A (en) | 1981-10-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US11476803B2 (en) | Oscillating circuit and electronic device | |
| JP3090189B2 (en) | Amplifier circuit | |
| JPS6258566B2 (en) | ||
| EP0175853B1 (en) | Rectifier circuit | |
| JPS59154805A (en) | Amplifier circuit | |
| US6472928B1 (en) | Reduced noise band gap reference with current feedback and method of using | |
| JP4268580B2 (en) | Switched capacitor circuit | |
| JPH0213821B2 (en) | ||
| SU1314440A1 (en) | Differential amplifier | |
| JPH0519323B2 (en) | ||
| JPS607854B2 (en) | Monostable multivibrator circuit | |
| JPS602675Y2 (en) | discharge timer device | |
| JPS6122345Y2 (en) | ||
| JPS6217755B2 (en) | ||
| KR920004925B1 (en) | Noise muting and constant voltage control circuit | |
| JP2523713B2 (en) | Automatic gain control amplifier | |
| JPH02144708A (en) | Constant power circuit | |
| JPH07106872A (en) | Operational amplifier with high slew rate | |
| JPH11339463A (en) | Charge pumping circuit | |
| JPH02173575A (en) | Peak value holding circuit | |
| JPH0516765B2 (en) | ||
| JPH05218825A (en) | Voltage comparator | |
| JPH027524B2 (en) | ||
| JPS6116604A (en) | Amplifying circuit | |
| JPH0249052B2 (en) |