JPS6258169B2 - - Google Patents

Info

Publication number
JPS6258169B2
JPS6258169B2 JP4298779A JP4298779A JPS6258169B2 JP S6258169 B2 JPS6258169 B2 JP S6258169B2 JP 4298779 A JP4298779 A JP 4298779A JP 4298779 A JP4298779 A JP 4298779A JP S6258169 B2 JPS6258169 B2 JP S6258169B2
Authority
JP
Japan
Prior art keywords
circuit
emphasis
transistor
negative feedback
amplifier
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP4298779A
Other languages
Japanese (ja)
Other versions
JPS55135408A (en
Inventor
Kazuo Kondo
Akira Shibata
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP4298779A priority Critical patent/JPS55135408A/en
Publication of JPS55135408A publication Critical patent/JPS55135408A/en
Publication of JPS6258169B2 publication Critical patent/JPS6258169B2/ja
Granted legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03GCONTROL OF AMPLIFICATION
    • H03G5/00Tone control or bandwidth control in amplifiers

Landscapes

  • Television Signal Processing For Recording (AREA)
  • Tone Control, Compression And Expansion, Limiting Amplitude (AREA)

Description

【発明の詳細な説明】 本発明は、例えば家庭用VTRの輝度信号記録
用として好適なプリエンフアシス用集積回路に関
するものである。
DETAILED DESCRIPTION OF THE INVENTION The present invention relates to a pre-emphasis integrated circuit suitable for recording luminance signals of home VTRs, for example.

標準時間録画再生(以下SPと記す)および長
時間録画再生(以下LPと記す)の切換が可能
で、かつ集積化されたVTRの輝度信号記録回路
は、SP専用のそれに比べて周辺部品が大幅に増
加するという不都合が生じる。
The VTR's integrated brightness signal recording circuit, which can switch between standard time recording and playback (hereinafter referred to as SP) and long-time recording and playback (hereinafter referred to as LP), requires significantly fewer peripheral components than a SP-only circuit. This results in the inconvenience of an increase in

以下に上記問題点を詳しく説明する。 The above problems will be explained in detail below.

家庭用VTRにおいて、ビデオテープの走行を
遅くして長時間録画再生を行なう場合は、記録ト
ラツク幅が狭くなるため再生画質のS/Nが劣化
する。この劣化を改善するため、記録回路におい
ては、記録ビデオ信号のレベルに応じてエンフア
シス量を変化させる、いわゆるダイナミツクエン
フアシス処理を施す必要がある。
When recording and reproducing a video tape for a long time by slowing down the running speed of the video tape in a home VTR, the recording track width becomes narrower, and the S/N ratio of the reproduced image quality deteriorates. In order to improve this deterioration, it is necessary to perform so-called dynamic emphasis processing in the recording circuit, which changes the amount of emphasis according to the level of the recorded video signal.

第1図aにSP時のエンフアシス特性を、また
第1図bにはLP時のダイナミツクエンフアシス
特性の一例を示す。従来の集積化された輝度信号
記録回路において、SP,LP切換可能とし、かつ
第1図に示すようなエンフアシス特性を得るに
は、第2図にブロツク構成で示すような付加回路
が必要となる。
FIG. 1a shows an example of the emphasis characteristic during SP, and FIG. 1b shows an example of the dynamic emphasis characteristic during LP. In the conventional integrated luminance signal recording circuit, in order to be able to switch between SP and LP and to obtain the emphasis characteristics shown in Fig. 1, an additional circuit as shown in the block configuration in Fig. 2 is required. .

第2図において、1はビデオ信号の入力端子、
2はダイナミツク特性を有するエンフアシス回
路、3はSP/LP切換スイツチ、4はビデオ信号
出力端子である。出力ビデオ信号は第1図aに示
すエンフアシス特性を有するエンフアシス回路に
供給される。
In FIG. 2, 1 is a video signal input terminal;
2 is an emphasis circuit having dynamic characteristics, 3 is an SP/LP changeover switch, and 4 is a video signal output terminal. The output video signal is applied to an emphasis circuit having the emphasis characteristics shown in FIG. 1a.

第3図に第2図のブロツク2のダイナミツク特
性の一例を示し、また第2図に示した付加回路の
一例を第4図に示す。1は入力端子、4は出力端
子、24はSP時低電位、LP時高電位となるSP/
LP切換信号入力端子である。トランジスタ5、
ダイオード14,15、コンデンサ12,13お
よび抵抗9,10,11,16で第3図に示した
ようなダイナミツク特性を有するエンフアシス回
路2を構成し、トランジスタ22,23、ダイオ
ード18および抵抗17,19,20,21で第
2図のスイツチ3を構成する。またトランジスタ
26は増幅器、トランジスタ29は位相反転回
路、トランジスタ30は出力エミツタフオロアを
構成している。
FIG. 3 shows an example of the dynamic characteristics of block 2 in FIG. 2, and FIG. 4 shows an example of the additional circuit shown in FIG. 2. 1 is an input terminal, 4 is an output terminal, and 24 is an SP/SP that has a low potential during SP and a high potential during LP.
This is an LP switching signal input terminal. transistor 5,
Diodes 14, 15, capacitors 12, 13, and resistors 9, 10, 11, 16 constitute an emphasis circuit 2 having dynamic characteristics as shown in FIG. , 20, and 21 constitute the switch 3 in FIG. Further, the transistor 26 constitutes an amplifier, the transistor 29 constitutes a phase inversion circuit, and the transistor 30 constitutes an output emitter follower.

以上のように、従来の集積化された輝度信号記
録回路において、SP/LP切換可能にしようとす
ると、第4図に示す如く部品点数が約25点増加
し、かつSP時とLP時とで輝度信号が異なる増幅
器を通過する。すなわち、輝度信号は、SP時に
は入力端子1−コンデンサ6−トランジスタ26
−トランジスタ23−トランジスタ29の経路で
増幅されるのに対し、LP時には入力端子1−コ
ンデンサ6−トランジスタ5−トランジスタ22
−トランジスタ29の経路で増幅される。このた
めに、抵抗のばらつきにより直流利得に差が生じ
る。この差はFM変調の際の周波数偏移量の差と
なつて表われる。周知のように家庭用VTRにお
いては互換性の点から周波数偏移量には規格があ
るため、この差は他の回路ブロツクの設計の自由
度を狭めることになる。
As described above, when attempting to make SP/LP switchable in a conventional integrated luminance signal recording circuit, the number of components increases by approximately 25 as shown in Figure 4, and The luminance signal passes through different amplifiers. In other words, the brightness signal is transmitted from input terminal 1 to capacitor 6 to transistor 26 during SP.
-Transistor 23-Transistor 29 path is amplified, whereas in LP mode input terminal 1-Capacitor 6-Transistor 5-Transistor 22
- amplified in the path of transistor 29; For this reason, variations in resistance cause differences in DC gain. This difference appears as a difference in frequency deviation during FM modulation. As is well known, there are standards for the amount of frequency deviation in home VTRs for compatibility reasons, and this difference reduces the degree of freedom in designing other circuit blocks.

次に従来のダイナミツクエンフアシス回路を用
いて切換スイツチを含むエンフアシス回路全体を
集積化した場合のICの外部端子、周辺回路の構
成図を第5図に示す。第4図と同一符号の素子は
同一機能を有する素子を意味するものとする。3
3〜36はICの外部端子、抵抗37,38,3
9およびコンデンサ40はスタテイツクエンフア
シス回路の周辺(外付)部品である。周辺部品
は、すべてエンフアシス定数を決定するフアクタ
であるためIC内抵抗を使用することは適当でな
い。またSP/LP切換信号入力端子24は通常他
の機能のための外部端子と兼用できるので、外部
端子としては設けていない。
Next, FIG. 5 shows a configuration diagram of the external terminals and peripheral circuits of the IC when the entire emphasis circuit including the changeover switch is integrated using a conventional dynamic emphasis circuit. Elements with the same reference numerals as in FIG. 4 mean elements having the same functions. 3
3 to 36 are external terminals of the IC, resistors 37, 38, 3
9 and a capacitor 40 are peripheral (external) components of the static enhancement circuit. All peripheral components are factors that determine the emphasis constant, so it is not appropriate to use the internal resistance of the IC. Further, the SP/LP switching signal input terminal 24 is not provided as an external terminal because it can normally be used as an external terminal for other functions.

このように従来技術で集積化した場合は、IC
の外部端子4個および周辺部品12点が必要とな
り、しかも周波数偏移量に差を生じるということ
になる。またダイオード14,15を集積化する
場合は、外部端子がさらに1個増加することにな
る。
When integrated using conventional technology in this way, the IC
4 external terminals and 12 peripheral components are required, and this results in a difference in the amount of frequency deviation. Furthermore, when the diodes 14 and 15 are integrated, the number of external terminals increases by one more.

本発明の目的は、上記した従来技術の欠点をな
くし、少い周返部品およびピン数で、固定エンフ
アシスとダイナミツクエンフアシスとの切換が可
能なプリエンフアシス用集積回路を提供すること
にある。
SUMMARY OF THE INVENTION An object of the present invention is to eliminate the above-mentioned drawbacks of the prior art and to provide a pre-emphasis integrated circuit capable of switching between fixed emphasis and dynamic emphasis with a small number of repeating parts and pins.

上記目的を達成するために、本発明においては
一つの高利得差動増幅器と負帰還回路でエンフア
シス回路を構成し、負帰還回路の周波数特性をト
ランジスタスイツチで切換えることにより固定エ
ンフアシス/ダイナミツクエンフアシスの切換え
を行なうようにしている。これによりSP/LPを
切換えた際の周波数偏移量の差がなく、かつ周辺
部品、外部端子数の少ないプリエンフアシス用集
積回路を実現することができる。
In order to achieve the above object, the present invention configures an emphasis circuit with one high-gain differential amplifier and a negative feedback circuit, and switches the frequency characteristics of the negative feedback circuit with a transistor switch to create a fixed emphasis/dynamic amplifier. I am trying to switch assists. As a result, it is possible to realize a pre-emphasis integrated circuit that has no difference in frequency deviation when switching between SP and LP, and has a small number of peripheral components and external terminals.

第6図に本発明のブロツク構成図を示す。41
はビデオ信号の入力端子、43はプリエンフアシ
スされたビデオ信号の出力端子、42は高利得増
幅器、44はSP時の負帰還回路、45は信号レ
ベルに応じて帰還率が変化する負帰還回路、46
はSP時OFF、LP時ONとなるスイツチである。
FIG. 6 shows a block diagram of the present invention. 41
43 is a video signal input terminal, 43 is a pre-emphasized video signal output terminal, 42 is a high gain amplifier, 44 is a negative feedback circuit during SP, 45 is a negative feedback circuit whose feedback rate changes according to the signal level, 46
is a switch that is OFF during SP and ON during LP.

いま増幅器42の利得をA、帰還回路44,4
5の帰還率をβ〓,β〓とすると、この回路の総
合利得Gは良く知られるように SP時……G〓=A/1+βA≒1/β(1≪β〓1A
) LP時……G〓=A/1+(β+β)A≒1/β
β {1≪(β〓+β〓)A} と表わせる。したがつてβ〓,β〓をそれぞれ第
1図a,bの特性が得られるように設計すれば、
第6図のシステム構成でSP/LP切換可能なプリ
エンフアシス回路を実現することができることが
わかる。
Now, the gain of the amplifier 42 is A, and the feedback circuit 44,4
Assuming that the feedback factors of 5 are β〓 1 and β〓 2 , the overall gain G of this circuit is, as is well known, at the time of SP...G〓=A/1+β 1 A≒1/β 1 (1≪β〓 1 A
) At LP...G = A/1 + (β 1 + β 2 ) A≒1/β 1 +
It can be expressed as β 2 {1≪(β〓 1 +β〓 2 )A}. Therefore, if β〓 1 and β〓 2 are designed to obtain the characteristics shown in Fig. 1 a and b, respectively,
It can be seen that a pre-emphasis circuit capable of switching between SP and LP can be realized with the system configuration shown in FIG.

第7図に本発明を具体化した1回路例を示す。
第6図と同じ符号の素子は同一機能を有するもの
とする。トランジスタ47,48,51、抵抗4
9および電流源50で第6図の増幅器42を、抵
抗52,53,55およびコンデンサ54で第6
図の負帰還回路44を、ダイオード60,61、
抵抗63,65、コンデンサ54,62,64で
第6図の負帰還回路45を、またトランジスタ5
6,59、抵抗57,58で第6図のスイツチ4
6をそれぞれ構成している。端子66はSP/LP
切換信号入力端子で、SP時低電位、LP時高電位
になるものとする。
FIG. 7 shows an example of a circuit embodying the present invention.
Elements with the same symbols as in FIG. 6 have the same functions. Transistors 47, 48, 51, resistor 4
9 and current source 50 to form the amplifier 42 in FIG.
The negative feedback circuit 44 in the figure is composed of diodes 60, 61,
The resistors 63, 65 and capacitors 54, 62, 64 form the negative feedback circuit 45 in FIG.
6, 59 and resistors 57, 58 to switch 4 in Figure 6.
6 respectively. Terminal 66 is SP/LP
This is a switching signal input terminal, and the potential is low when SP and high when LP.

上記の回路構成において、SP時には端子66
がアース電位となるので、トランジスタ56,5
9はOFFとなる。この時、帰還回路は低抗5
2,53,55およびコンデンサ54で構成され
るので、信号レベルには依存しなくなる。すなわ
ち上記各回路素子の定数を適当に設定することに
より第1図aに示すような特性を得ることができ
る。
In the above circuit configuration, when SP, terminal 66
becomes the ground potential, so the transistors 56, 5
9 is OFF. At this time, the feedback circuit is
2, 53, 55 and a capacitor 54, it becomes independent of the signal level. That is, by appropriately setting the constants of each of the circuit elements described above, the characteristics shown in FIG. 1a can be obtained.

一方、LP時には、端子66に高い電圧が供給
される。トランジスタ51はエミツタフオロアを
構成しており、そのエミツタ側は低インピーダン
スになつているため、トランジスタ59とともに
トランジスタ56もスイツチ動作をし、ONとな
る。トランジスタ56,59がONになると、信
号レベルに応じて導通インピーダンスの変化する
ダイオード60,61で構成される非線形素子が
帰還回路に挿入される。したがつて抵抗63,6
5、コンデンサ62,64の定数を適切に選ぶこ
とにより、第2図bに示すようなダイナミツクエ
ンフアシス特性を得ることができる。
On the other hand, during LP, a high voltage is supplied to the terminal 66. The transistor 51 constitutes an emitter follower, and since its emitter side has a low impedance, the transistor 56 as well as the transistor 59 performs a switch operation and is turned on. When the transistors 56 and 59 are turned on, a nonlinear element composed of diodes 60 and 61 whose conduction impedance changes depending on the signal level is inserted into the feedback circuit. Therefore the resistance 63,6
5. By appropriately selecting the constants of the capacitors 62 and 64, dynamic enhancement characteristics as shown in FIG. 2b can be obtained.

第7図の回路を集積化する場合、外部端子とし
て次に示す3端子を考えると、最もコストパフオ
ーマンスの高い回路とすることができる。
When integrating the circuit shown in FIG. 7, the circuit with the highest cost performance can be obtained by considering the following three terminals as external terminals.

(1) トランジスタ51のエミツタと抵抗52の接
続点(第7図A点) (2) トランジスタ48のベースと抵抗52の接続
点(第7図B点) (3) ダイオード60のアノード側と抵抗63の接
続点(第7図C点) 前記3端子A〜Cの第6図上の対応点を、同図
に同じ符号であらわしている。
(1) The connection point between the emitter of the transistor 51 and the resistor 52 (point A in Figure 7) (2) The connection point between the base of the transistor 48 and the resistor 52 (point B in Figure 7) (3) The anode side of the diode 60 and the resistor 63 connection point (point C in FIG. 7) Corresponding points of the three terminals A to C in FIG. 6 are indicated by the same reference numerals in the same figure.

なお、SP/LP切換信号端子は他の機能のため
の外部端子と兼用できることは第5図の回路の場
合と同様である。また、この回路の直流利得は、
SP,LP時共に抵抗52,53の比で決まるた
め、SP/LP切換えによる周波数偏移量の差は生
じない。
Note that, as in the case of the circuit shown in FIG. 5, the SP/LP switching signal terminal can also be used as an external terminal for other functions. Also, the DC gain of this circuit is
Since both SP and LP are determined by the ratio of the resistors 52 and 53, there is no difference in frequency deviation due to SP/LP switching.

以上に述べたように、第7図の構成をとること
により外部端子3個、周辺部品9点(抵抗52,
53,55,63,65、コンデンサ54,6
2,64、トランジスタ59)で済み、エンフア
シス定数は周辺回路の定数で決められ、しかも
SP/LP切換えによる周波数偏移の差の発生しな
いプリエンフアシス回路を実現できる。またこの
回路をSP専用として用いる場合は、第7図の周
辺部品である抵抗57,58,63,65、コン
デンサ62,64およびトランジスタ59を削除
するだけでよく、かつIC内回路の余分な素子は
3素子(トランジスタ56、ダイオード60,6
1)だけですみ、コストパフオーマンスの高い
ICを実現することができる。
As mentioned above, by adopting the configuration shown in Fig. 7, there are 3 external terminals and 9 peripheral components (52 resistors, 52 resistors,
53, 55, 63, 65, capacitor 54, 6
2,64, transistor 59), the emphasis constant is determined by the constant of the peripheral circuit, and
It is possible to realize a pre-emphasis circuit that does not cause a difference in frequency deviation due to SP/LP switching. In addition, if this circuit is used exclusively for SP, it is only necessary to remove the peripheral components shown in Fig. 7, such as resistors 57, 58, 63, 65, capacitors 62, 64, and transistor 59, and to remove unnecessary elements from the circuit inside the IC. is 3 elements (transistor 56, diode 60, 6
1) It is only necessary and has high cost performance.
IC can be realized.

以上の説明から明らかなように本発明によれば
スタテイツクエンフアシス/ダイナミツクエンフ
アシスの切換えが可能で、SP,LP時の各周波数
偏移量に差が生じず、しかもエンフアシス定数が
周辺回路で決められ、かつ外部端子および周辺部
品点数の少ないプリエンフアシス回路を実現でき
る。また周辺部品を削除するだけでSP専用とす
ることが可能であり、その場合でも、IC内回路
に余分な回路はほとんどなく、コストパフオーマ
ンスの高いICとすることができる。
As is clear from the above explanation, according to the present invention, it is possible to switch between static emphasis and dynamic emphasis, and there is no difference in the amount of frequency deviation at SP and LP, and the emphasis constant is It is possible to realize a pre-emphasis circuit that is determined by peripheral circuits and has a small number of external terminals and peripheral parts. Furthermore, it is possible to make the IC dedicated to SP by simply removing peripheral parts, and even in that case, there is almost no redundant circuitry within the IC, making it possible to create an IC with high cost performance.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図はスタテイツクエンフアシス特性とダイ
ナミツクエンフアシス特性の1例を示す図、第2
図は従来のダイナミツクエンフアシス回路のブロ
ツク図、第3図は第2図のダイナミツクエンフア
シス回路の特性図、第4図は従来のプリエンフア
シス回路の1例を示す図、第5図は従来のプリエ
ンフアシス回路を集積化した場合の周辺回路例
図、第6図は本発明の1実施例のブロツク図、第
7図は本発明の1実施例の具体的回路図である。 42……増幅器、44,45……負帰還回路、
46……スイツチ。
Figure 1 is a diagram showing an example of static emphasis characteristics and dynamic emphasis characteristics.
Figure 3 is a block diagram of a conventional dynamic emphasis circuit, Figure 3 is a characteristic diagram of the dynamic emphasis circuit shown in Figure 2, Figure 4 is a diagram showing an example of a conventional pre-emphasis circuit, and Figure 5. FIG. 6 is a block diagram of an embodiment of the present invention, and FIG. 7 is a specific circuit diagram of an embodiment of the present invention. 42...Amplifier, 44, 45...Negative feedback circuit,
46...Switch.

Claims (1)

【特許請求の範囲】 1 入力端子および出力端子を有する増幅器と、
前記出力端子から前記増幅器に至る第1負帰還回
路と、前記第1負帰還回路と並列に接続されたス
イツチ回路および信号レベルに応じて帰還率の変
化する第2負帰還回路の直列回路とを具備し、前
記スイツチ回路の開閉に応じてそのプリエンフア
シス特性が固定エンフアシスと(固定エンフアシ
ス+ダイナミツクエンフアシス)との間で切換え
られ、かつ前記出力端子と、第1および第2負帰
還回路の増幅器への接続点と、第2負帰還回路に
おけるIC内部部品および周辺部品の接続点とを
それぞれ外部端子としたことを特徴とするプリエ
ンフアシス用集積回路。 2 差動結合された第1、第2トランジスタの第
2のトランジスタのコレクタに一端が電源に接続
された抵抗と、第3のトランジスタのベースとを
接続し、エミツタが該第3のトランジスタのエミ
ツタに接続され、コレクタが互いに逆極性のダイ
オードの並列回路の一端に接続された第4のトラ
ンジスタを有する回路を具備し、該第2のトラン
ジスタのベースと該第3のトランジスタのエミツ
タと、該ダイオードの他端とをそれぞれ外部端子
とすることを特徴とする第1項記載のプリエンフ
アシス用集積回路。
[Claims] 1. An amplifier having an input terminal and an output terminal;
A series circuit including a first negative feedback circuit extending from the output terminal to the amplifier, a switch circuit connected in parallel with the first negative feedback circuit, and a second negative feedback circuit whose feedback rate changes depending on the signal level. The pre-emphasis characteristic is switched between fixed emphasis and (fixed emphasis + dynamic emphasis) according to opening and closing of the switch circuit, and the output terminal and the first and second negative feedback circuits are connected to each other. A pre-emphasis integrated circuit characterized in that a connection point to an amplifier and a connection point of IC internal parts and peripheral parts in a second negative feedback circuit are respectively external terminals. 2 A resistor whose one end is connected to the power supply is connected to the collector of the second transistor of the differentially coupled first and second transistors, and the base of the third transistor is connected, and the emitter is connected to the emitter of the third transistor. , the collector of which is connected to one end of a parallel circuit of diodes having opposite polarities, the base of the second transistor, the emitter of the third transistor, and the diode. 2. The pre-emphasis integrated circuit according to claim 1, wherein the other end is an external terminal.
JP4298779A 1979-04-11 1979-04-11 Integrated circuit for pre-emphasis Granted JPS55135408A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP4298779A JPS55135408A (en) 1979-04-11 1979-04-11 Integrated circuit for pre-emphasis

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP4298779A JPS55135408A (en) 1979-04-11 1979-04-11 Integrated circuit for pre-emphasis

Publications (2)

Publication Number Publication Date
JPS55135408A JPS55135408A (en) 1980-10-22
JPS6258169B2 true JPS6258169B2 (en) 1987-12-04

Family

ID=12651376

Family Applications (1)

Application Number Title Priority Date Filing Date
JP4298779A Granted JPS55135408A (en) 1979-04-11 1979-04-11 Integrated circuit for pre-emphasis

Country Status (1)

Country Link
JP (1) JPS55135408A (en)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5791320U (en) * 1980-11-26 1982-06-05
JPS6096909A (en) * 1983-10-31 1985-05-30 Sony Corp Pre-emphasis circuit
JPH05151705A (en) * 1991-11-27 1993-06-18 Hitachi Ltd Video signal processing device and signal processing circuit

Also Published As

Publication number Publication date
JPS55135408A (en) 1980-10-22

Similar Documents

Publication Publication Date Title
US4249136A (en) PWM Signal power amplifier
US3959817A (en) Switching circuit for connecting a magnetic head in a magnetic recording and reproducing apparatus
JPH0132566B2 (en)
JPS6258169B2 (en)
US4641206A (en) Video signal recording and reproducing apparatus including a noise reduction circuit
JPS6125264B2 (en)
US4354209A (en) Recording/playing circuit
JP2603647Y2 (en) Recording / playback switching circuit
JP2518404B2 (en) Equalizer amplifier circuit
US4618834A (en) Variable characteristics amplifier circuit
JP2937328B2 (en) Nonlinear emphasis / deemphasis circuit
JP2751294B2 (en) Crystal voltage controlled oscillator
KR860002344Y1 (en) Record vias circuit of tape record
JPH0150990B2 (en)
JPH0115024Y2 (en)
JPS6339965B2 (en)
JPS5914900Y2 (en) magnetic recording and playback device
JPH0339958Y2 (en)
JPS6017047Y2 (en) Muting circuit in an amplifier equipped with a tape playback section and a radio playback section
JP2954795B2 (en) Signal processing circuit
JPH0629764Y2 (en) High frequency compensation circuit
JPS6239498B2 (en)
JPH0528596Y2 (en)
JPH0548293Y2 (en)
JP2543211B2 (en) Read circuit of magnetic recording / reproducing apparatus