JPS625747A - Time division multiplexing device - Google Patents

Time division multiplexing device

Info

Publication number
JPS625747A
JPS625747A JP14254585A JP14254585A JPS625747A JP S625747 A JPS625747 A JP S625747A JP 14254585 A JP14254585 A JP 14254585A JP 14254585 A JP14254585 A JP 14254585A JP S625747 A JPS625747 A JP S625747A
Authority
JP
Japan
Prior art keywords
parallel
serial
bit
stop signal
signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP14254585A
Other languages
Japanese (ja)
Inventor
Katsumi Oshima
大島 克美
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP14254585A priority Critical patent/JPS625747A/en
Publication of JPS625747A publication Critical patent/JPS625747A/en
Pending legal-status Critical Current

Links

Landscapes

  • Time-Division Multiplex Systems (AREA)

Abstract

PURPOSE:To prevent the reduction of the channel number of data accomodation by converting an automatic calling signal receiving at a network control channel part to a start stop signal and transmitting it in series. CONSTITUTION:A parallel/series conversion means 1 which receives plural kinds of parallel automatic calling signals from terminal equipments, etc. or a network control equipment and converts these signals to serial start stop signals with adding a start bit and a stop bit on them, is provided at a transmission side. At a reception side, a serial/parallel conversion means 6 which converts the serial start stop signal to parallel one is provided and the start bit is detected from the separated data of the received serial start stop signal and by the time when the stop bit is detected from the detecting time of the start bit, the received serial start stop signal is converted to the parallel one by the serial/parallel conversion means 6 and after that, the automatic calling signal is regenerated through a parallel register 7.

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、ビット単位の多重化を行う時分割多重装置に
関し、特にセンタ装置、又は端末装置と遠隔の地に設置
した網制御装置との間で交信される網制御信号をデータ
信号と同一回線上に多重化する時分割多重装置に関する
[Detailed Description of the Invention] [Field of Industrial Application] The present invention relates to a time division multiplexing device that performs bit-by-bit multiplexing, and in particular, to a time division multiplexing device that performs bit-by-bit multiplexing. The present invention relates to a time division multiplexing device that multiplexes network control signals and data signals communicated between networks on the same line.

〔従来の技術〕[Conventional technology]

この種の時分割多重装置に接続される網制御装置は、セ
ンタ装置、又は端末装置(以降、単に端末装置等と称す
)を公衆回線と接続するために必要な装置であり、端末
装置等からの自動発信を行う場合には、自動発信機能を
持った網制御装置が。
A network control device connected to this type of time division multiplexing device is a device necessary to connect a center device or a terminal device (hereinafter simply referred to as a terminal device, etc.) to a public line, and When making automatic calls, a network control device with an automatic call function is required.

端末装置等にそれぞれ接続される。また2通信コストを
削減する目的で、データ通信回線に時分割多重装置を使
用する場合があり、この場合には網制御装置は端末装置
等から離れた遠隔地に設置される。
Each is connected to a terminal device, etc. Furthermore, for the purpose of reducing communication costs, a time division multiplexing device may be used in the data communication line, and in this case, the network control device is installed in a remote location away from the terminal devices and the like.

第3図は、このような従来技術によるデータ通信システ
ムの接続例を示したものである。この図において、8は
A地にあるセンタ装置内の通信制御装置、9は時分割多
重装置である。また、10はB地に設置された時分割多
重装置、13は公衆回線用モデム、14は公衆回線10
2に接続され。
FIG. 3 shows a connection example of a data communication system according to such a conventional technique. In this figure, 8 is a communication control device in the center device located at location A, and 9 is a time division multiplexing device. In addition, 10 is a time division multiplexing device installed at location B, 13 is a public line modem, and 14 is the public line 10.
Connected to 2.

自動発信機能を備えている網制御装置である。各時分割
多重装置9と10は11及び12のモデムを介して高速
回線101に接続されている。通信制御装置8からのデ
ータ信号a及び公衆回線用モデム13からのデータ信号
Cは、それぞれ時分割多重装置9および10内のデータ
・チャネル部15及び17に導かれ、他チャネルからの
データ信号と共に多重化されて対局側時分割多重装置へ
伝送される。
This is a network control device equipped with an automatic calling function. Each time division multiplexer 9 and 10 is connected to a high speed line 101 via modems 11 and 12. Data signal a from communication control device 8 and data signal C from public line modem 13 are guided to data channel sections 15 and 17 in time division multiplexers 9 and 10, respectively, and are sent together with data signals from other channels. The signals are multiplexed and transmitted to the time division multiplexing device on the opposing side.

一方、網制御装置14の自動呼出し用信号dは。On the other hand, the automatic calling signal d of the network control device 14 is as follows.

時分割多重装置10内の網制御チャネル部18および時
分割多重装置9内の網制御チャネル部16により処理さ
れる。自動呼出し用信号としては。
It is processed by the network control channel unit 18 in the time division multiplexer 10 and the network control channel unit 16 in the time division multiplexer 9. As an automatic call signal.

JISC6361200シリーズとして規定されている
11種類の信号を扱う必要があり、これらの信号は第4
図に示すように受は渡される。第4図において、8は通
信制御装置、16及び18は時分割多重装置内の網制御
チャネル部、14は網制御装置であり、(a)は第3図
におけるA地側、(b)はB゛地側対応する。この場合
2時分割多重装置としては6種類の信号(CRQ 、 
DPR、DSL 、 DS2 、 DS4 。
It is necessary to handle 11 types of signals specified as the JISC6361200 series, and these signals are
The uke is passed as shown in the figure. In FIG. 4, 8 is a communication control device, 16 and 18 are network control channel units in the time division multiplexing device, and 14 is a network control device, (a) is the A ground side in FIG. 3, (b) is the B corresponds to the ground side. In this case, the two-time division multiplexer uses six types of signals (CRQ,
DPR, DSL, DS2, DS4.

DS8 )を多重化する必要があり、ビット単位に多重
化を行う時分割多重装置では、各自動呼出し用信号毎に
1タイムスロツトづつ割当てなければならない為、デー
タチャネルの収容数減少、あるいはチャネル部と共通部
とのインタフェース信号線の増加を招く等の欠点があっ
た。
DS8), and in a time division multiplexer that multiplexes bit by bit, it is necessary to allocate one time slot for each automatic paging signal, which reduces the number of data channels that can be accommodated or This has disadvantages, such as an increase in the number of interface signal lines between the terminal and the common section.

〔発明の目的〕[Purpose of the invention]

本発明の目的は、上記従来の欠点を除去するため、網制
御チャネル部において受信した自動呼出し用信号を調歩
式信号に変換して直列に伝送することにより、多重化の
だめのタイムスロットを1タイムスロツト割当てるだけ
で、多種類の信号を伝送することを可能とし、これによ
ってデータの収容チャネル数の低下を防ぐことのできる
時分割多重装置を提供することにある。
SUMMARY OF THE INVENTION An object of the present invention is to convert the automatic paging signal received in the network control channel unit into a start-stop signal and transmit it serially, thereby converting the time slot that cannot be multiplexed into one time slot. It is an object of the present invention to provide a time division multiplexing device that can transmit many types of signals simply by lot allocation, thereby preventing a decrease in the number of data accommodating channels.

〔問題点を解決するだめの手段〕[Failure to solve the problem]

本発明は、ビット単位の多重化を行う時分割多重装置に
おいて、送信側に、端末装置等、または網制御装置から
複数種類の並列自動呼出し信号をうけ、これ等の信号に
スタートビットおよびストップビットを付加して直列の
調歩式信号に変換する並直列変換手段を設け、受信側に
、前記直列調歩式信号を並列に変換する直並列変換手段
を設けて、受信した直列調歩式信号の分離データ中から
スタートビットを検出し、該検出時点からストップビッ
トの検出されるまでに、前記直並列変換手段により受信
直列調歩式信号を並列に変換したのち、並列レノスタを
介して前記自動呼出し信号を再生するようにしたことを
特徴とする。
The present invention provides a time division multiplexing device that performs bit-by-bit multiplexing, in which a transmitting side receives multiple types of parallel automatic paging signals from a terminal device, etc. or a network control device, and a start bit and a stop bit are added to these signals. Parallel-to-serial conversion means for converting the serial start-stop signal into a serial start-stop signal is provided on the receiving side. Detecting a start bit from inside, converting the received serial start-stop signal into parallel by the serial-to-parallel converting means from the time of detection until the stop bit is detected, and then reproducing the automatic calling signal via the parallel reno star. It is characterized by being made to do.

〔発明の実施例〕[Embodiments of the invention]

次に2本発明について実施例を挙げ2図面を参照して説
明する。
Next, two embodiments of the present invention will be given and explained with reference to two drawings.

第1図は本発明による実施例として時分割多重装置内の
網制御チャネル部の構成をブロック図で示したものであ
る。図(a)は送信部に対応しており。
FIG. 1 is a block diagram showing the configuration of a network control channel unit in a time division multiplexer as an embodiment of the present invention. Figure (a) corresponds to the transmitter.

端末装置等、又は網制御装置からの自動呼出し用信号は
、並直列変換回路1によシデータ部分が6ビツトにスタ
ートビット(ST )とストップビット(sp)とを付
加した調歩式信号に変換され、多重化部からの多重化・
ぐルスによシ1ビット毎に読出されて多重化部へ送られ
る。この時の調歩式信号のビット配置の一例を示すと、
第2図のようになる。この配列において、 CRQ/1
)LO等2種類の信号名が示されているのは、端末装置
等に接続されている側の時分割多重装置(第4図におけ
るa側)ではrcRQJ信号を、また網制御装置が接続
されている側の時分割多重装置(第4図におけるb側)
ではrDLOJ信号をそれぞれ多重化することを意味す
る。
The automatic paging signal from a terminal device, etc. or a network control device is converted by the parallel-to-serial converter 1 into an asynchronous signal in which the data part is 6 bits plus a start bit (ST) and a stop bit (SP). , multiplexing from the multiplexing section.
The signals are read out bit by bit and sent to the multiplexer. An example of the bit arrangement of the start-stop signal at this time is shown below.
It will look like Figure 2. In this arrangement, CRQ/1
) The two types of signal names such as LO are shown because the time division multiplexing equipment connected to the terminal equipment (side a in Figure 4) uses the rcRQJ signal, and the time division multiplexing equipment connected to the terminal equipment etc. time division multiplexer on the side that is connected (side b in Figure 4)
means that the rDLOJ signals are multiplexed.

一方、第1図(b)は受信部に対応しており2分離部で
分離された調歩式信号は分離データとして分離パルスと
共に網制御チャネル部に加えられる。
On the other hand, FIG. 1(b) corresponds to the receiving section, and the start-stop signal separated by the two separation sections is applied as separated data to the network control channel section together with the separated pulses.

スタート信号検出回路2は、この分離データにスタート
信号が検出された時点でフリップフロップ30セツトを
行う。フリノプフロッf3がセットされると、カウンタ
4のクリアを解除すると同時に、 ANDゲート5を開
いてカウンタ4及び直並列変換回路6へ分離・ぐルスを
与える。以降は、第2図におけるb6の位置まで直並列
変換およびカウンタの歩進を行い1次のストップビット
(SP)の位置でカウンタ4は満了となる。このフルカ
ウント信号によりフリップフロップ3がリセットされる
と同時に、並列変換された自動呼出し用信号は並列レジ
スタ7へ転送されたのち、端末装置等、又は網制御装置
へ送出される。
The start signal detection circuit 2 sets the flip-flop 30 when a start signal is detected in the separated data. When the flinopfloc f3 is set, the clearing of the counter 4 is canceled and, at the same time, the AND gate 5 is opened to provide a separation signal to the counter 4 and the serial/parallel conversion circuit 6. Thereafter, serial-to-parallel conversion and incrementing of the counter are performed up to the position b6 in FIG. 2, and the counter 4 expires at the position of the first stop bit (SP). At the same time that the flip-flop 3 is reset by this full count signal, the parallel-converted automatic calling signal is transferred to the parallel register 7 and then sent to a terminal device or the like or a network control device.

尚、上記実施例においては、並直列変換回路によシ変換
された後の調歩式信号を6ビツト構成としたが、更にパ
リティ・チェックビットを付加して7ビツト構成とし、
パリティ・チェックによるイ鑑 誤り検出を行えばより確実な伝号の伝送が可能である。
In the above embodiment, the start-stop signal after being converted by the parallel-to-serial conversion circuit has a 6-bit configuration, but a parity check bit is further added to make it a 7-bit configuration.
More reliable transmission of signals is possible by detecting errors in identification by parity checking.

また、調歩式信号のビット配列についても。Also, regarding the bit arrangement of the start-stop signal.

必ずしも第2図と同じビット配列とする必要はなく、各
ビットの順序を入れ替えても差支えない。
It is not necessarily necessary to use the same bit arrangement as in FIG. 2, and the order of each bit may be changed.

〔発明の効果〕〔Effect of the invention〕

以上の説明により明らかなように2本発明によれば、網
制御信号における自動呼出し用信号を調歩式信号に変換
して直列に伝送することによシ。
As is clear from the above description, according to the present invention, automatic paging signals in network control signals are converted into start-stop signals and transmitted in series.

多重化のためのタイムスロットを1タイムスロット割当
てるのみで多種類の呼出し信号を伝送することが可能と
なり、これによって、収容データチャネル数の低下を防
ぐことができ、データ通信システムに適用してチャネル
効率および経済性の向上が得られる点、その効果は大き
い。
By allocating only one time slot for multiplexing, it is possible to transmit many types of paging signals. This prevents a decrease in the number of data channels that can be accommodated. The effect is significant in that it improves efficiency and economic efficiency.

【図面の簡単な説明】[Brief explanation of drawings]

第1図(、)および(b)は1本発明による実施例とし
て時分割多重装置における網制御チャネル部のそれぞれ
送信側および受信側の構成を示すブロック図、第2図は
、第1図の実施例に適用される調歩式信号の構成例を示
す図、第3図は公衆回−に接続される従来技術によるデ
ータ通信システムの構成例、第4図は、第3図の従来例
に適用される自動呼出し用信号の接続例を示す図である
。 図において、1は並直列変換回路、2はスタートビット
検出回路、3はフリップフロップ、4はカウンタ、5は
現デート、6は直並列変換回路。 7は並列レジスタ、8は通信制御装置、9.10は時分
割多重装置、11.12は高速回線用モデム、13は公
衆回線用モデム、14は網制御装置。 15.17はデータチャネル部、16.18は網制御チ
ャネル部である。 (α) (b) 第1図 第2図 (Q) 第4図 (b)
1(a) and 1(b) are block diagrams showing the configurations of the transmitting side and receiving side, respectively, of the network control channel section in a time division multiplexing apparatus as an embodiment of the present invention, and FIG. A diagram showing a configuration example of a start-stop signal applied to the embodiment, FIG. 3 is a configuration example of a data communication system according to the prior art connected to a public telephone line, and FIG. FIG. 3 is a diagram illustrating an example of connection of automatic calling signals. In the figure, 1 is a parallel/serial conversion circuit, 2 is a start bit detection circuit, 3 is a flip-flop, 4 is a counter, 5 is a current date, and 6 is a serial/parallel conversion circuit. 7 is a parallel register, 8 is a communication control device, 9.10 is a time division multiplexer, 11.12 is a high-speed line modem, 13 is a public line modem, and 14 is a network control device. 15.17 is a data channel section, and 16.18 is a network control channel section. (α) (b) Figure 1 Figure 2 (Q) Figure 4 (b)

Claims (1)

【特許請求の範囲】[Claims] 1、ビット単位の多重化を行う時分割多重装置において
、送信側に、端末装置等、または網制御装置から複数種
類の並列自動呼出し信号をうけ、これ等の信号にスター
トビットおよびストップビットを付加して直列の調歩式
信号に変換する並直列変換手段を設け、受信側に、前記
直列調歩式信号を並列に変換する直並列変換手段を設け
て、受信した直列調歩式信号の分離データ中からスター
トビットを検出し、該検出時点からストップビットの検
出されるまでに、前記直並列変換手段により受信直列調
歩式信号を並列に変換したのち、並列レジスタを介して
前記自動呼出し信号を再生するようにしたことを特徴と
する時分割多重装置。
1. In a time division multiplexing device that performs bit-by-bit multiplexing, the transmitting side receives multiple types of parallel automatic call signals from terminal equipment, etc. or network control equipment, and adds start bits and stop bits to these signals. Parallel-to-serial conversion means for converting the serial start-stop signal into a serial start-stop signal is provided, and a serial-to-parallel conversion means for converting the serial start-stop signal into parallel is provided on the receiving side to convert the received serial start-stop signal into separated data. Detecting a start bit, converting the received serial start-stop signal into parallel by the serial/parallel converting means from the time of detection until the stop bit is detected, and then reproducing the automatic calling signal via a parallel register. A time division multiplexing device characterized by:
JP14254585A 1985-07-01 1985-07-01 Time division multiplexing device Pending JPS625747A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP14254585A JPS625747A (en) 1985-07-01 1985-07-01 Time division multiplexing device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP14254585A JPS625747A (en) 1985-07-01 1985-07-01 Time division multiplexing device

Publications (1)

Publication Number Publication Date
JPS625747A true JPS625747A (en) 1987-01-12

Family

ID=15317840

Family Applications (1)

Application Number Title Priority Date Filing Date
JP14254585A Pending JPS625747A (en) 1985-07-01 1985-07-01 Time division multiplexing device

Country Status (1)

Country Link
JP (1) JPS625747A (en)

Similar Documents

Publication Publication Date Title
US4587651A (en) Distributed variable bandwidth switch for voice, data, and image communications
US4918688A (en) Method and apparatus for coupling computer work stations
FI82164B (en) Coupling unit.
US5347576A (en) Line interface unit retrofit circuit
US4805171A (en) Unitary PCM rate converter and multiframe buffer
US4551830A (en) Apparatus for providing loopback of signals where the signals being looped back have an overhead data format which is incompatible with a high speed intermediate carrier overhead format
JPS625747A (en) Time division multiplexing device
US5177735A (en) Private telephone installation architecture
JPH0771086B2 (en) Bus interface circuit
KR100193058B1 (en) Mutual connecting apparatus using nas and cept in voice service network
JP2538889B2 (en) Maintenance Information Transmission Method in Digital Multiplex Channel
JP2794420B2 (en) Frame format conversion method
EP0332625B1 (en) Digital telephone switching exchange, particularly for private systems (pabx)
FI109074B (en) Abonnentmultiplexeringsanordning
GB1597835A (en) Error detection arrangements for line transmission systems
JPH0454410B2 (en)
JPH01292991A (en) Isdn terminal adaptor device
JPH022773A (en) Frame format conversion method
JPS61140257A (en) Data communication mode automatic selection system
GB2154397A (en) Data communication system incorporating network management information arrangements
JPH0342533B2 (en)
JPS62257250A (en) Engaged line display system
JPH09252288A (en) Data transmitter
JPS63219295A (en) Digital bus transmission switching system
JPH0779490A (en) Exchange interface circuit