JPS6257308A - Automatic gain control circuit - Google Patents

Automatic gain control circuit

Info

Publication number
JPS6257308A
JPS6257308A JP19572185A JP19572185A JPS6257308A JP S6257308 A JPS6257308 A JP S6257308A JP 19572185 A JP19572185 A JP 19572185A JP 19572185 A JP19572185 A JP 19572185A JP S6257308 A JPS6257308 A JP S6257308A
Authority
JP
Japan
Prior art keywords
memory
value
signal
time constant
memory value
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP19572185A
Other languages
Japanese (ja)
Inventor
Norio Saneyoshi
実吉 憲郎
Satoshi Suzuki
敏 鈴木
Akihiro Kobayashi
小林 暁洋
Masaji Konno
正次 紺野
Kazuhiko Yamamori
和彦 山森
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Iwatsu Electric Co Ltd
Nippon Telegraph and Telephone Corp
Original Assignee
Iwatsu Electric Co Ltd
Nippon Telegraph and Telephone Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Iwatsu Electric Co Ltd, Nippon Telegraph and Telephone Corp filed Critical Iwatsu Electric Co Ltd
Priority to JP19572185A priority Critical patent/JPS6257308A/en
Publication of JPS6257308A publication Critical patent/JPS6257308A/en
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Control Of Amplification And Gain Control (AREA)

Abstract

PURPOSE:To eliminate a defect of an AGC circuit that the gain of an amplifier is suppressed smaller and a substantial signal is decreased even when noise is restored by obtaining a difference between a memory value of a time slot and a memory value of a time slot just before said time slot so as to control the discharge time constant. CONSTITUTION:A control section 11 fetches a digital value being the A/D conversion of the input signal from a signal line 10, stores it to the 1st memory value to the 1st memory circuit 16, the 1st memory value and the 2nd memory value set in the time slot just before detected from a terminal 20 are compared by a comparison circuit 17. When the result is larger than the predetermined threshold value, the input signal at the existing time slot is discriminated to be an excessive input signal such as clock noise, and the discharge time constant of a time constant circuit 18 is set to a small value for a prescribed time. The discharge time constant of the 2nd memory value stored in the 2nd memory circuit is switched at the signal of the normal input level to apply the AGC operation corresponding to each signal.

Description

【発明の詳細な説明】 (発明の技術分野) 本発明は、増幅器にクリックノイズや騒音などの過大信
号が加わったときにも安定に動作する自動利得制御(以
下AGCという)回路に関するものである。
[Detailed Description of the Invention] (Technical Field of the Invention) The present invention relates to an automatic gain control (hereinafter referred to as AGC) circuit that operates stably even when an excessive signal such as click noise or noise is applied to an amplifier. .

(従来技術とその問題点) 従来の、CPUなどによる演算手段をもたないAGC回
路においては、入力信号を直流信号に変換する手段と、
変換された直流信号に遅延時間を付与する時定数回路と
、この遅延時間を付与された直流信号により、増幅系の
利得を制御する手段とを備え、入力信号の大小により、
増幅系の利得を制御し、AGC効果を得ていた。
(Prior art and its problems) In a conventional AGC circuit that does not have a calculation means such as a CPU, there is a means for converting an input signal into a DC signal,
It is equipped with a time constant circuit that gives a delay time to the converted DC signal, and a means for controlling the gain of the amplification system using the DC signal to which this delay time has been added, and depending on the magnitude of the input signal,
The gain of the amplification system was controlled to obtain the AGC effect.

また、CPUなどによる演算手段を備えたAGC回路に
おいては増幅系への入力信号を直流信号に変換する手段
と、該直流信号をA/D変換する手段と、変換されたデ
ィジタル値を記憶する第1のメモリと、第1のメモリ値
により動作する充電時定数が小さく放電時定数の大きい
第2のメモリと、第1のメモリ値と第2のメモリ値とを
比較する手段と、第2のメモリ値により増幅系の利得を
制御する手段とを有し、入力信号を直流信号に変換し、
この直流信号をA/D変換したディジタル値をCPUに
取り込み、この値に時定数を持たせた値(第2メモリ値
)により増幅系の利得を制御することにより、人力信号
に対するAGC効果を得ていた。ここで、増幅系の利得
を制御する時定数は第1のメモリ値と第2のメモリ値と
の比較結果により制御をするようになっている。
In addition, in an AGC circuit equipped with arithmetic means such as a CPU, there is a means for converting an input signal to an amplification system into a DC signal, a means for A/D converting the DC signal, and a circuit for storing the converted digital value. a second memory that operates according to the first memory value and has a small charging time constant and a large discharging time constant; means for comparing the first memory value and the second memory value; means for controlling the gain of the amplification system based on the memory value, converting the input signal into a DC signal,
The digital value obtained by A/D converting this DC signal is input into the CPU, and the gain of the amplification system is controlled by the value (second memory value) obtained by adding a time constant to this value, thereby obtaining the AGC effect on the human input signal. was. Here, the time constant for controlling the gain of the amplification system is controlled based on the comparison result between the first memory value and the second memory value.

しかしながら、CPUなどに′よる演算手段を備えたA
GC回路においても、従来のCPUなどの演算手段を持
たないA′GC回路と同様に、通常の信号レベルの入力
信号に対して、クリックノイズや騒音などの過大信号が
加わると、その過大信号レベルによるAGCが働き、過
大信号がなくなったあとも、本来の入力信号が小さく抑
圧されてしまい、必要な信号が聞こえなくなるという欠
点は解消されていなかった。
However, A
In a GC circuit, as in the conventional A'GC circuit which does not have a calculation means such as a CPU, when an excessive signal such as click noise or noise is added to an input signal of a normal signal level, the excessive signal level Even after the AGC functions and eliminates the excessive signal, the original input signal is suppressed to a low level, and the disadvantage that the necessary signal cannot be heard remains unresolved.

この欠点を避けるために、AGCの回復時間を短くして
おく制御が考えられるが、AGCの回復時間が短いと、
音声信号では、信号レベルが圧縮されて抑揚がなくなり
、不自然な話し声に聞こえてしまうという欠点を生ずる
ため、この制御を実用のAGC回路に適用することはで
きない。
In order to avoid this drawback, it is possible to control the AGC recovery time to be short, but if the AGC recovery time is short,
This control cannot be applied to a practical AGC circuit in the case of an audio signal, since the signal level is compressed and there is no intonation, resulting in an unnatural speech sound.

(発明の目的) 本発明は、通常の人力レベルとクリックノイズや騒音な
どによる過大入力レベルとを識別して過大入力のレベル
によって定まるAGCがかかり、本来の入力レベルが小
さく抑圧されてしまうというAGC回路の欠点を解消す
るようにした自動利得制御回路を提供するものである。
(Objective of the Invention) The present invention distinguishes between a normal human power level and an excessive input level due to click noise or noise, and applies AGC determined by the excessive input level, thereby suppressing the original input level. An object of the present invention is to provide an automatic gain control circuit that eliminates the drawbacks of the circuit.

(発明の構成と作用) この目的達成のために、本発明の自動利得制御回路は、
増幅系への入力信号を第1の放電時定数を用いて直、波
信号に変換する整流手段と、該直流信号をディジタル信
号値にA/D変換するA/D変換手段と、この変換され
たディジタル信号値を予め定めたタイムスロット周期を
毎に第1のメモリ値として記憶する第1のメモリと、前
記ディジタル信号値を前記の予め定めたタイムスロット
周期を毎に前記第1の放電時定数より大なる第2の放電
時定数を用いて第2のメモリ値として記憶する第2のメ
モリと、あるタイムスロットの前記第1のメモリ値と該
タイムスロットの直前のタイムスロットの前記第2のメ
モリ値との間の差を求める比較手段と、該差が予め定め
られた閾値を越えたとき前記第2の放電時定数を前記タ
イムスロット周期をより長い時間Tだけ一時的に小さく
する時定数切替手段と、前記第2のメモリ値により前記
増幅系の利得を自動制御する利得制御手段とを備えてい
る。
(Structure and operation of the invention) To achieve this objective, the automatic gain control circuit of the present invention:
a rectifying means for converting an input signal to the amplification system into a DC signal using a first discharge time constant; an A/D converting means for A/D converting the DC signal into a digital signal value; a first memory that stores the digital signal value as a first memory value every predetermined time slot period; and a first memory that stores the digital signal value as a first memory value every predetermined time slot period; a second memory for storing a second memory value using a second discharge time constant greater than a constant; the first memory value for a certain time slot and the second memory value for a time slot immediately preceding the time slot; and when the difference exceeds a predetermined threshold, the second discharge time constant is temporarily reduced by a longer time T than the time slot period. The apparatus includes constant switching means and gain control means for automatically controlling the gain of the amplification system based on the second memory value.

以下図面を参照して本発明の詳細な説明する。The present invention will be described in detail below with reference to the drawings.

第1図は本発明の構成例を示すブロック図である。同図
において、線路端子1に入力信号が印加された場合、入
力信号は防側音回路2と受話増幅器3,6を経て、スピ
ーカ7より受聴されるとともに、入力信号の一部は端子
4より検出され、整流平滑回路8を経て直流信号となり
A/D変換器9に入力する。
FIG. 1 is a block diagram showing an example of the configuration of the present invention. In the figure, when an input signal is applied to line terminal 1, the input signal passes through side sound protection circuit 2 and receiver amplifiers 3 and 6, and is heard by speaker 7, and a part of the input signal is transmitted from terminal 4. The signal is detected, passes through the rectifying and smoothing circuit 8, becomes a DC signal, and is input to the A/D converter 9.

更に、制御部11はA/D変換器9の出力信号を信号線
10から取り込み記憶し、この入力値を用いて計算する
。その計算の結果得られる増幅器の制御信号を信号線1
2へ送出し、D/A変換器13に入力し、D/A変換器
13は、出力信号を信号線14へ送出し、増幅器6の利
得を利得制御回路5により新たな利得に設定する。
Furthermore, the control unit 11 takes in and stores the output signal of the A/D converter 9 from the signal line 10, and performs calculations using this input value. The amplifier control signal obtained as a result of the calculation is sent to signal line 1.
2 and input to the D/A converter 13, the D/A converter 13 sends the output signal to the signal line 14, and the gain control circuit 5 sets the gain of the amplifier 6 to a new gain.

上記動作において、制御部11がどのようにして通常の
入力レベルとクリックノイズや騒音などの過大入力レベ
ルを識別するかを具体的に述べる。
In the above operation, how the control unit 11 distinguishes between a normal input level and an excessive input level such as click noise or noise will be specifically described.

制御部11は、入力信号をA/D変換したディジタル値
を信号線10から取り込み第1のメモリ回路16に第1
のメモリ値として記憶しておく。
The control unit 11 takes in a digital value obtained by A/D converting the input signal from the signal line 10 and stores it in the first memory circuit 16.
Store it as a memory value.

第1のメモリ値と、端子20から検出される直前のタイ
ムスロットにおいて設定された第2のメモリ値は、比較
回路17で比較され、第1のメモリ値が前記第2のメモ
リ値より大きくかつその差が予め定められた閾値を越え
たときは、クリックノイズや騒音などの過大入力有りと
判断し、第2のメモリ19の時定数回路18の放電時定
数を一定時間小さくなるように切替える信号を信号線2
2へ送出し、放電時定数を切替える。またその差が予め
定められた閾値を越えていないときは、上述の時定数回
路18の放電時定数を切替える処理は行わない。また、
第1のメモリ値が前記第2のメモリ値より大きいときは
、第1のメモリ値は、信号線15を介して、第2のメモ
リ回路19に新たな第2のメモリ値として記憶される。
The first memory value and the second memory value set in the immediately previous time slot detected from the terminal 20 are compared in the comparison circuit 17, and the first memory value is larger than the second memory value and When the difference exceeds a predetermined threshold, it is determined that there is an excessive input such as click noise or noise, and a signal is sent to switch the discharge time constant of the time constant circuit 18 of the second memory 19 to be smaller for a certain period of time. The signal line 2
2 and switch the discharge time constant. Further, when the difference does not exceed a predetermined threshold value, the above-described process of switching the discharge time constant of the time constant circuit 18 is not performed. Also,
When the first memory value is greater than the second memory value, the first memory value is stored as a new second memory value in the second memory circuit 19 via the signal line 15.

一方、前記のように比較回路17で比較した結果、第1
のメモリ値が前記第2のメモリ値より小さいときは、第
1のメモリ値は、第2のメモリ回路19へ記憶させず、
前記第2のメモリ値を、時定数回路18に設定されてい
る放電時定数によって制御し、新たな第2のメモリ値と
して第2のメモリ回路19に記憶しておく。
On the other hand, as a result of the comparison by the comparison circuit 17 as described above, the first
When the memory value is smaller than the second memory value, the first memory value is not stored in the second memory circuit 19,
The second memory value is controlled by the discharge time constant set in the time constant circuit 18, and is stored in the second memory circuit 19 as a new second memory value.

このようにして新たに第2のメモリ回路19に設定され
た第2のメモリ値は、AGC損失量の計算回路21でA
GCの損失量を計算するのに用いられ、AGC損失量の
計算回路21は、計算結果を信号線12へ送出する。
The second memory value newly set in the second memory circuit 19 in this way is calculated by the AGC loss calculation circuit 21.
It is used to calculate the amount of GC loss, and the AGC loss amount calculation circuit 21 sends the calculation result to the signal line 12.

以上のように、第1のメモリ回路に記憶される現タイム
スロットでの入力信号レベルと、直前のタイムスロット
で処理され第2のメモリ回路に記憶されているそのタイ
ムスロットまでの人力信号レベルとの比較を行い、現タ
イムスロットでの入力信号レベルが、従前の入力信号レ
ベルより、予め定めた閾値以上に大であるときは、現タ
イムスロットでの入力信号はクリックノイズや騒音など
による過大入力の信号であると判断し、時定数回路18
の放電時定数を小さく切替えた状態に一定時間設定し、
また閾値に達していないきとは、時定数回路18の放電
時定数を小さく切替える動作を行わないことによって、
クリックノイズや騒音などの過大入力レベルの信号が入
ったときと、通常の入力レベルの信号のときの第2のメ
モリ回路に記憶されている第2のメモリ値の放電時定数
を切替え、それぞれの信号に対応したAGCの動作を行
わせることができる。
As described above, the input signal level in the current time slot stored in the first memory circuit, and the human input signal level up to that time slot processed in the immediately preceding time slot and stored in the second memory circuit. If the input signal level in the current time slot is higher than the previous input signal level by more than a predetermined threshold, the input signal in the current time slot is an excessive input due to click noise, noise, etc. The time constant circuit 18
Set the discharge time constant to a small value for a certain period of time,
Furthermore, when the threshold value has not been reached, the discharge time constant of the time constant circuit 18 is not switched to a smaller value.
Switch the discharge time constant of the second memory value stored in the second memory circuit when a signal with an excessive input level such as click noise or noise is input, and when a signal with a normal input level is input. AGC operation corresponding to the signal can be performed.

第2図は、第1図の(a) (bl (d) (e)の
各部の信号波形およびメモリ値の状態を示した図である
FIG. 2 is a diagram showing the state of signal waveforms and memory values at each part of (a) (bl (d)) (e) in FIG. 1.

(alは入力信号の波形であり、第1図の整流平滑回路
8により直流信号に変換され(b)の直流信号となる。
(al is the waveform of the input signal, which is converted into a DC signal by the rectifying and smoothing circuit 8 in FIG. 1, resulting in the DC signal shown in FIG. 1B).

(blの直流信号は(C1のサンプリング周期毎に第1
図のA/D変換器9により、ディジタル値に変換され、
第1図の第1メモ1月6に、(d)のように第1メモリ
値として記憶されている。また、(e)は放電時定数の
制御を受けた第2のメモリ値の状態であり、破線で示す
部分は本発明の制御を行わない場合の第2のメモリ値を
、実線で示す部分は本発明の第2のメモリの放電時定数
を一時的に短く切替える手段を講じた場合の第2のメモ
リ値を示す。
The DC signal of (bl is the first
It is converted into a digital value by the A/D converter 9 in the figure,
The first memo January 6 in FIG. 1 is stored as a first memory value as shown in (d). In addition, (e) shows the state of the second memory value under control of the discharge time constant, the part shown by the broken line is the second memory value when the control of the present invention is not performed, and the part shown by the solid line is the state of the second memory value when the control of the present invention is not performed. 6 shows a second memory value when a means for temporarily shortening the discharge time constant of the second memory of the present invention is taken.

第3図には、本発明の実施例の動作手順がフローチャー
トとして示されている。即ち、動作開始となり、ステッ
プ100で入力信号をA/D変換したディジタル値を読
み込み、ステップ101で第1のメモリ16に第1のメ
モリ値として記憶する。次に、ステップ102で第1の
メモリ値と第2のメモリ値を比較し第1のメモリ値が第
2のメモリ値より大きければ、ステップ103で第1の
メモリ値と第2のメモリ値の差が一定値以上である条件
をYESとなす充電処理を行う。さらに、ステップ10
3で第1のメモリ値と第2のメモリ値とを比較しその差
が例えば6dB以上あれば、YESへ分岐し、ステップ
104で第2のメモリの放電時定数を〒定時間だけ小さ
く切替える。さらに、ステップ105で第2のメモリに
第1のメモリ値をそのまま記憶させ、充電を行う。更に
、ステップ106で第2のメモリ値を用いてAGCの損
失量の計算を行い、ステップ107でステップ106の
計算結果を用いて増幅器の利得が制御される。
FIG. 3 shows the operating procedure of the embodiment of the present invention as a flowchart. That is, the operation starts, and in step 100, a digital value obtained by A/D converting the input signal is read, and in step 101, it is stored in the first memory 16 as a first memory value. Next, in step 102, the first memory value and the second memory value are compared, and if the first memory value is larger than the second memory value, in step 103, the first memory value and the second memory value are compared. A charging process is performed in which the condition that the difference is equal to or greater than a certain value is YES. Furthermore, step 10
In Step 3, the first memory value and the second memory value are compared, and if the difference is, for example, 6 dB or more, the process branches to YES, and in Step 104, the discharge time constant of the second memory is switched to a smaller value by a predetermined time. Furthermore, in step 105, the first memory value is stored in the second memory as it is, and charging is performed. Further, in step 106, the AGC loss amount is calculated using the second memory value, and in step 107, the gain of the amplifier is controlled using the calculation result of step 106.

ステップ103において、予め定められた一定値以上の
差がないときは、ステップ104は省略され、そのまま
充電が行われる。
In step 103, if there is no difference greater than a predetermined constant value, step 104 is omitted and charging continues.

一方ステップ102において、第1のメモリ値が第2の
メモリ値よりも小さいときは、放電処理を行うべくステ
ップ108において現在放電時定数が通常の状態である
かあるいは前記ステップ104によって一時的に小さく
切替えられた状態にあるかを判断し、通常の状態時はY
ESへ分岐しステップ109にて、第2のメモリ値から
予め定めた第2のメモリの放電時定数に対応する微小値
を差引きし、これを新しい第2のメモリ値とする。また
、一時的に第2のメモリの放電時定数を小さく切替えた
状態にあるときはNOへ分岐しステップ110において
第2のメモリ値から、小さく切替えた第2のメモリの放
電時定数に対応する一定値を差引きしこれを新しい第2
のメモリ値とする。更にステップ111において、放電
時定数を小としている時間(通過回数×処理周期により
定まる)を計数し、ステップ112において、予め定め
た一定時間を経過したかの判断を行い、一定時間を完了
していれば、ステップ113において、第2の放電時定
数を小さく切替えている状態を元に戻し、放電時定数を
通常の状態に戻す。
On the other hand, in step 102, when the first memory value is smaller than the second memory value, in order to perform the discharge process, step 108 determines whether the current discharge time constant is in a normal state or is temporarily reduced in step 104. Determine whether it is in the switched state, and return Y if it is in the normal state.
The process branches to ES, and in step 109, a minute value corresponding to a predetermined discharge time constant of the second memory is subtracted from the second memory value, and this is set as a new second memory value. If the discharge time constant of the second memory is temporarily changed to a smaller value, the process branches to NO, and in step 110, the second memory value is changed to correspond to the smaller value of the discharge time constant of the second memory. Subtract a certain value and use this as the new second
Let the memory value be Further, in step 111, the time during which the discharge time constant is small (determined by the number of passes x the processing cycle) is counted, and in step 112, it is determined whether a predetermined period of time has elapsed, and the period of time has been completed. If so, in step 113, the state in which the second discharge time constant is changed to a small value is returned to the original state, and the discharge time constant is returned to the normal state.

ここに微小値(一定値とすることにより、放電時定数の
大小に対応させることができる。
By setting this to a minute value (a constant value), it can be made to correspond to the magnitude of the discharge time constant.

以下、充電時と同じく第2のメモリ値を用いて、ステッ
プ10GでAGC損失量を計算し、ステップ107で増
幅器の利得を制御し、AGCの制御を行う。
Thereafter, the AGC loss amount is calculated in step 10G using the second memory value as in the case of charging, and the gain of the amplifier is controlled in step 107 to perform AGC control.

(発明の効果) 以上説明したように、本発明によればクリックノイズや
騒音などの過大信号が加わったときにAGCが大きくか
かり、ノイズがおさまったあとも増幅器の利得が小さく
抑えられ、本来の信号が小さくなるというAGC回路の
欠点が解消されAGC制御が実際の動作に即するという
利点がある。
(Effects of the Invention) As explained above, according to the present invention, when an excessive signal such as click noise or noise is added, AGC is greatly applied, and even after the noise has subsided, the gain of the amplifier is kept small, and the original This has the advantage that the disadvantage of the AGC circuit that the signal becomes small is eliminated, and the AGC control corresponds to the actual operation.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図は本発明の実施例を示すブロック図、第2図は本
発明の詳細な説明するための波形図、第3図は本発明の
一実施例の動作を示すフローチャートである。
FIG. 1 is a block diagram showing an embodiment of the invention, FIG. 2 is a waveform diagram for explaining the invention in detail, and FIG. 3 is a flowchart showing the operation of one embodiment of the invention.

Claims (1)

【特許請求の範囲】[Claims] 増幅系への入力信号を第1の放電時定数を用いて直流信
号に変換する整流手段と、該直流信号をディジタル信号
値にA/D変換するA/D変換手段と、この変換された
ディジタル信号値を予め定めたタイムスロット周期を毎
に第1のメモリ値として記憶する第1のメモリと、前記
ディジタル信号値を前記の予め定めたタイムスロット周
期を毎に前記第1の放電時定数より大なる第2の放電時
定数を用いて第2のメモリ値として記憶する第2のメモ
リと、あるタイムスロットの前記第1のメモリ値と該タ
イムスロットの直前のタイムスロットの前記第2のメモ
リ値との間の差を求める比較手段と、該差が予め定めら
れた閾値を越えたとき前記第2の放電時定数を前記タイ
ムスロット周期をより長い時間Tだけ一時的に小さくす
る時定数切替手段と、前記第2のメモリ値により前記増
幅系の利得を自動制御する利得制御手段とを備えた自動
利得制御回路。
rectifying means for converting an input signal to the amplification system into a DC signal using a first discharge time constant; A/D conversion means for A/D converting the DC signal into a digital signal value; a first memory storing a signal value as a first memory value every predetermined time slot period; and a first memory storing the digital signal value from the first discharge time constant every predetermined time slot period. a second memory for storing a second memory value using a larger second discharge time constant; and a second memory for storing the first memory value of a certain time slot and the second memory value of a time slot immediately before the time slot. and a time constant switch for temporarily reducing the second discharge time constant by a longer time T than the time slot period when the difference exceeds a predetermined threshold. and gain control means for automatically controlling the gain of the amplification system based on the second memory value.
JP19572185A 1985-09-06 1985-09-06 Automatic gain control circuit Expired - Lifetime JPS6257308A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP19572185A JPS6257308A (en) 1985-09-06 1985-09-06 Automatic gain control circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP19572185A JPS6257308A (en) 1985-09-06 1985-09-06 Automatic gain control circuit

Publications (1)

Publication Number Publication Date
JPS6257308A true JPS6257308A (en) 1987-03-13

Family

ID=16345861

Family Applications (1)

Application Number Title Priority Date Filing Date
JP19572185A Expired - Lifetime JPS6257308A (en) 1985-09-06 1985-09-06 Automatic gain control circuit

Country Status (1)

Country Link
JP (1) JPS6257308A (en)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS55109011A (en) * 1979-02-15 1980-08-21 Toshiba Corp Automatic gain control circuit
JPS59123303A (en) * 1982-12-29 1984-07-17 Fujitsu Ltd Agc control system in receiver for receiving burst wave

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS55109011A (en) * 1979-02-15 1980-08-21 Toshiba Corp Automatic gain control circuit
JPS59123303A (en) * 1982-12-29 1984-07-17 Fujitsu Ltd Agc control system in receiver for receiving burst wave

Similar Documents

Publication Publication Date Title
US8615095B2 (en) Automatic volume control for audio signals
EP0951798B1 (en) Acoustic feedback correction
JPH10145888A (en) Howling detecting and preventing circuit and sound reinforcing device using the same
US20210050823A1 (en) Power Limiter Configuration for Audio Signals
JP2007181136A (en) Agc circuit, agc method, program and recording medium
JP3194135B2 (en) Digital audio processor
JPH09258782A (en) Digital voice processor
JPS6257308A (en) Automatic gain control circuit
JPH0351126B2 (en)
JP2965788B2 (en) Audio gain control device and audio recording / reproducing device
JPH0423841B2 (en)
JP3055266B2 (en) Voice switching control device
JP2981044B2 (en) Digital automatic gain controller
JP2546001B2 (en) Automatic gain control device
JPS6058707A (en) Automatic gain control circuit
JP3986390B2 (en) AGC device
JP2814685B2 (en) Audio switching device
JP3067409B2 (en) Anti-howling processor
JP2002299975A (en) Digital agc device
JPH037411A (en) Digital automatic gain controller
JP2793520B2 (en) Sound determination circuit
JP2913310B2 (en) Speech synthesis interruption device
JP3202902B2 (en) Noise suppression device
JPS61121098A (en) Voice input level cotnrol system
JPH08180582A (en) Audio level controller

Legal Events

Date Code Title Description
EXPY Cancellation because of completion of term