JP2981044B2 - Digital automatic gain controller - Google Patents

Digital automatic gain controller

Info

Publication number
JP2981044B2
JP2981044B2 JP3338683A JP33868391A JP2981044B2 JP 2981044 B2 JP2981044 B2 JP 2981044B2 JP 3338683 A JP3338683 A JP 3338683A JP 33868391 A JP33868391 A JP 33868391A JP 2981044 B2 JP2981044 B2 JP 2981044B2
Authority
JP
Japan
Prior art keywords
value
output
input
circuit
quantization
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP3338683A
Other languages
Japanese (ja)
Other versions
JPH05175763A (en
Inventor
美穂子 佐藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Publication of JPH05175763A publication Critical patent/JPH05175763A/en
Application granted granted Critical
Publication of JP2981044B2 publication Critical patent/JP2981044B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【産業上の利用分野】本発明は、音声ミキシングや音声
蓄積装置など音声信号を処理する装置におけるレベル調
整処理に用いられるディジタル形自動利得制御(Automat
ic Gain Controll 以下AGCと略する)装置に関す
る。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a digital automatic gain control (Automat) used for level adjustment in an audio signal processing device such as an audio mixing device or an audio storage device.
ic Gain Controll).

【0002】[0002]

【従来の技術】図15はディジタル形AGC装置を実現
する一従来例である。AGCをかけるべき入力信号x
は、アナログディジタル変換器(以下A/D変換器と記
す)1によりPCM符号に変換されてPCM符号の形で
ディジタル形AGCシステムのAGCループAL内に入
力され、先ず、乗算器2でAGC係数Ag との乗算が行
われてAGC出力yとなる。即ち、y=Ag ・xであ
る。出力yは分岐されてレベル検出回路3および平均化
回路4を経てAGC係数発生部5に入力される。これに
よりAGC係数Ag は、AGCループALを一巡するこ
とにより、各出力y毎に定まる。
2. Description of the Related Art FIG. 15 shows a conventional example for realizing a digital AGC device. Input signal x to be subjected to AGC
Is converted into a PCM code by an analog / digital converter (hereinafter, referred to as an A / D converter) 1 and input into the AGC loop AL of the digital AGC system in the form of a PCM code. It has been made multiplies the a g a AGC output y. That is, y = A g × x. The output y is branched and input to the AGC coefficient generator 5 via the level detection circuit 3 and the averaging circuit 4. Thus AGC coefficient A g, by round the AGC loop AL, determined for each output y.

【0003】図15におけるAGCループALをハード
ウェア的に実現するものの一例として、例えば図16に
示すようなものがある。この図は特公昭63−1908
9号公報に示されたものである。ただし、図16におい
て平均化回路4には一部修正の必要がある。遅延回路T
1 の入力は乗算器43の出力から取らなければ連続する
信号列の平均化を平均化回路4において行うことは出来
ない。従って、図16を図17のように修正し、以下、
図17の動作について詳しく説明を行う。
FIG. 16 shows an example of a hardware realizing the AGC loop AL in FIG. This figure is the Japanese Patent Publication No. 63-1908.
No. 9 is disclosed. However, in FIG. 16, the averaging circuit 4 needs to be partially corrected. Delay circuit T
If the input of 1 is not taken from the output of the multiplier 43, the averaging circuit 4 cannot average the continuous signal sequence. Therefore, FIG. 16 is modified as shown in FIG.
The operation of FIG. 17 will be described in detail.

【0004】入力音声信号は、PCM符号の形本回路
へ与えられる。PCM入力信号xはまず乗算器2に入力
され、ここで、AGC係数Ag との乗算が行われてAG
C出力信号yが算出される。出力信号yはまたAGCル
ープ内へ分岐し、レベル検出回路3に印加される。すな
わち、2乗回路31、さらに加算器32に入力される。
ただし、加算器32にはマイナス入力として入力され
る。加算器32には別途基準値Dr が印加されており、
出力信号yがDr を越えるときは負の入力として、逆に
yがDr を下回るときは正の入力として平均化回路4に
与えられる。
[0004] An input audio signal is provided to the circuit in the form of a PCM code. PCM input signal x is first inputted to a multiplier 2, wherein, in the multiplications between the AGC coefficient A g AG
A C output signal y is calculated. The output signal y also branches into the AGC loop and is applied to the level detection circuit 3. That is, the signal is input to the squaring circuit 31 and the adder 32.
However, it is input to the adder 32 as a negative input. Are separately reference value D r is applied to the adder 32,
As negative input when the output signal y exceeds D r, when y is below D r in the reverse applied to the averaging circuit 4 as a positive input.

【0005】平均化回路4では、まず、乗算器41で一
定の重み付け(重み係数a)がなされる。乗算器41の
出力は続いて加算器42へ入力され、遅延回路T1 に格
納されていた値との加算が行われる。その後、加算器4
2の出力は乗算器43にて重み係数bと乗算されて平均
化回路4の出力となると同時に乗算器43の出力は遅延
回路T1 へ格納される。このとき、乗算器43に対する
bは範囲を0<b<1とした重み付け係数とする。ま
た、遅延回路T1 の遅延時間はサンプル周期に等しくと
る。この平均化回路4の第i番目のサンプルタイミング
に対する入力信号Ain(i)と出力信号Aout (i)の
関係は以下の式で表される。
[0005] In the averaging circuit 4, first, a constant weight (weight coefficient a) is given by the multiplier 41. The output of the multiplier 41 is input to the subsequently adder 42, the addition of the value stored in the delay circuit T 1 is performed. Then adder 4
The output of the output of the two multipliers 43 in it is multiplied by a weighting factor b becomes the output of the averaging circuit 4 simultaneously multiplier 43 is stored in the delay circuit T 1. At this time, b for the multiplier 43 is a weighting coefficient whose range is 0 <b <1. The delay time of the delay circuit T 1 takes equal to the sample period. The relationship between the input signal A in (i) and the output signal A out (i) for the i-th sample timing of the averaging circuit 4 is represented by the following equation.

【0006】[0006]

【数1】 (Equation 1)

【0007】したがって、過去mサンプルの入力から平
均出力を得るとすれば、出力Aout(i)は次の式で算
出される。
Therefore, if an average output is obtained from the input of the past m samples, the output A out (i) is calculated by the following equation.

【0008】[0008]

【数2】 (Equation 2)

【0009】その後、AGC係数発生部の加算器51で
加算が行われ、AGC係数Ag が決定し発生される。こ
こで、加算器51に対する1.0は重み付けに係わる
のであり、本発明においては、この値に限定する必要は
ない。
Thereafter, the addition is performed by the adder 51 of the AGC coefficient generating section, and the AGC coefficient Ag is determined and generated. Here, also according to 1.0 weight for the adder 51
In the present invention, it is not necessary to limit to this value.
Absent.

【0010】なお、図15において、入力信号をPCM
符号化するのにA/D変換器1を用いているが、入力信
号がPCM符号であればAGCを行うことは可能であ
り、このA/D変換器1は必ず必要なものでもない。
In FIG. 15, the input signal is set to PCM
Although the A / D converter 1 is used for encoding, it is possible to perform AGC if the input signal is a PCM code, and the A / D converter 1 is not always necessary.

【0011】[0011]

【発明が解決しようとする課題】従来のディジタル形A
GCシステムにおけるAGCループは図16のように構
成されており、これを音声信号のレベル調整に用いよう
とすると次のような課題が浮かび上がる。すなわち、レ
ベル制御の対象となる音声のPCM符号は、その振幅の
範囲が広い上に短時間で大きく変動する性質を有してい
るため、たとえ図17の構成にしたがって平均化しても
算出される利得係数Ag が短時間で微小な変動を起こす
ことは必至である。しかし、音声については頻繁に音量
を補償しすぎると不自然な感じを受けてしまい自然な対
話を実現することが出来ないと言う問題が生じる。
A conventional digital type A
The AGC loop in the GC system is configured as shown in FIG. 16. If this is used for adjusting the level of an audio signal, the following problem appears. That is, since the PCM code of the sound to be subjected to the level control has a property that its amplitude range is wide and fluctuates greatly in a short time, it is calculated even if it is averaged according to the configuration of FIG. it is inevitable that the gain factor a g causes a slight change in a short time. However, for voices, if the volume is frequently compensated too much, there is a problem that an unnatural feeling is felt and a natural conversation cannot be realized.

【0012】そこで、利得係数値は入力信号の平均値が
一定値以内の範囲で変動をしているときは、その変動を
無視して出来るだけ一定の値となるようにすることが望
ましい。しかし、従来のAGC回路においては、入力信
号の平均値が変動するときはこれを基に算出される利得
値も同様に変動してしまい、その値を一定の値の安定し
た値に保つことができないという問題があった。
Therefore, when the average value of the input signal fluctuates within a certain range, it is desirable that the gain coefficient value be as constant as possible ignoring the fluctuation. However, in the conventional AGC circuit, when the average value of the input signal fluctuates, the gain value calculated based on the fluctuation also fluctuates, and it is necessary to keep the value at a stable value. There was a problem that it was not possible.

【0013】また、音声信号には有音の時間と無音の時
間とが混在しているので、無音時間のレベル制御を有音
時間と同じレベルにしようとするような制御を行うと無
音時間から有音時間への切り替え時に出力信号が大抵の
場合、利得係数値が過大となっており、出力が飽和して
歪むという問題点もあった。
Further, since the sound signal includes both the sound time and the silence time, if the level control of the silence time is controlled to be the same level as the sound time, the sound time is reduced. In most cases, when the output signal is switched to the sound period, the gain coefficient value is excessively large, and the output is saturated and distorted.

【0014】そこで、本発明者等は入力信号の平均値が
一定値以上の変動を起こさない場合は利得係数値の変更
はしないとする発明を既に出願している。これは利得制
御回路内にヒステリシス特性を有した量子化回路を設け
て利得係数値を安定させ、入力信号の平均値の微小変動
に過度に反応しないという点で問題を解消するものであ
ったが、入力レベルが急変したときの対処がないため
に、急激に入力レベルが大きくなったり小さくなったり
した時には、そのままでは利得係数の更新時に急激に人
為的な制御を受けていると感じてしまうという問題があ
る。
Therefore, the present inventors have already applied for an invention that the gain coefficient value is not changed when the average value of the input signal does not fluctuate beyond a certain value. This is to solve the problem in that a gain control circuit is provided with a quantization circuit having a hysteresis characteristic to stabilize a gain coefficient value and does not excessively react to a minute change in an average value of an input signal. Because there is no coping when the input level changes suddenly, if the input level suddenly increases or decreases, the user will feel that the artificial coefficient is suddenly received when updating the gain coefficient. There's a problem.

【0015】また、入力信号の平均値の変動が一定範囲
内に納まり、出力目標値と実出力値の差が所定時間にわ
たり識別値に極近い値にあるようなときは、そのときの
量子化値は実際の量子化器への入力に対して量子化幅と
ほぼ等しい差を持つ値と同じ量子化を行うこととなり、
この量子化値を出力することは最適な量子化を行ってい
るとは言えないという問題がある。
If the variation of the average value of the input signal falls within a certain range and the difference between the output target value and the actual output value is close to the discrimination value for a predetermined time, the quantization at that time is used. The value performs the same quantization as the value that has a difference almost equal to the quantization width with respect to the input to the actual quantizer,
There is a problem that outputting this quantized value cannot be said to be performing optimal quantization.

【0016】本発明は、上記のような問題点を解消する
ためになされたもので、音声信号のように振幅範囲が広
く、かつ短時間でその値が大きく変わるような入力に対
して、人為的な利得制御を行っていることを利用者に感
じさせない自然なレベル調整を行うことができ、利得係
数を安定させると共に、その係数値が最適なものとなる
ようなディジタル形自動利得制御装置を得ることを目的
とする。
The present invention has been made in order to solve the above-described problems, and is intended for an input such as an audio signal whose amplitude range is wide and whose value greatly changes in a short time. A digital automatic gain control device that can perform a natural level adjustment that does not make the user feel that the dynamic gain control is being performed, stabilizes the gain coefficient, and optimizes the coefficient value. The purpose is to gain.

【0017】[0017]

【課題を解決するための手段】第1の発明に係るディジ
タル形自動利得制御装置は、入力レベルの変動範囲の広
いことが特徴の一つである音声信号の出力レベル制御を
行うディジタル形自動利得制御装置において、たとえば
該ディジタル形自動利得制御装置を構成するディジタル
形自動利得制御ループ内にヒステリシス特性を与えた量
子化器を装備し、さらにフェードイン回路を装備して量
子化識別値を越える急激な入力の変動に対して、入力レ
ベルが急激に増大したときは次期利得更新時において出
力信号が飽和歪みを起こさないような値まで迅速に利得
係数を減少させ、逆に入力が減少したときは、あらかじ
め1回の利得更新時に増幅する値を決めておき数回に渡
ってステップ状に利得係数値を増加させる。
A digital automatic gain control device according to a first aspect of the present invention is characterized in that a digital automatic gain control device for controlling the output level of an audio signal, which is characterized by a wide input level variation range. In the control device, for example, a digital type automatic gain control loop constituting the digital type automatic gain control device is provided with a quantizer having a hysteresis characteristic, and further provided with a fade-in circuit to provide a suddenly exceeding a quantization identification value. If the input level suddenly increases for a large input change, the gain coefficient is quickly reduced to a value that does not cause saturation distortion of the output signal at the next gain update, and conversely, if the input decreases The value to be amplified at the time of one gain update is determined in advance, and the gain coefficient value is increased stepwise over several times.

【0018】第2の発明に係るディジタル形自動利得制
御装置は、入力レベルの変動範囲の広いことが特徴の一
つである音声信号の出力レベル制御を行うディジタル形
自動利得制御装置において、該ディジタル形自動利得制
御装置を構成するディジタル形自動利得制御ループ内に
ヒステリシス特性を与えた量子化器を装備し、出力目標
値と実出力との差の量子化を行うと同時に、量子化値が
変更したときから所定時間以上同一量子化値を出力した
場合、その所定時間の量子化回路への入力値の平均を基
に量子化値と識別値を設定し直すことを特徴とするもの
である。
A digital automatic gain control device according to a second aspect of the present invention is a digital automatic gain control device for controlling the output level of an audio signal, which is characterized in that the input level varies widely. Equipped with a quantizer with hysteresis characteristics in the digital automatic gain control loop that composes the automatic gain control device, and quantizes the difference between the output target value and the actual output, while changing the quantization value. When the same quantized value is output for a predetermined time or more from the time when the quantization is performed, the quantization value and the identification value are reset based on the average of the input values to the quantization circuit for the predetermined time.

【0019】また、第の発明に係るディジタル形自動
利得制御装置は、上記構成のディジタル形自動利得制御
装置に音声検出器を装備し、無音時間を検出したときは
レベル制御にはその直前の有音時間に入力された音声信
号を用いて行うことを特徴とするものである。
A digital automatic gain control device according to a third aspect of the present invention is provided with a voice detector in the digital automatic gain control device having the above-described configuration. It is characterized in that it is performed using an audio signal input during a sound period.

【0020】[0020]

【作用】第1の発明におけるディジタル形自動利得制御
装置は、ディジタル形自動利得制御ループ内にて出力目
標値と実出力との差の平均値の量子化をヒステリシス特
性を持った量子化回路にて行うので、入力信号レベルの
変動により出力目標値と実出力平均値との差が識別値付
近で変動しても、量子化値がいちいち変更されることは
ない。
In the digital automatic gain control device according to the first aspect of the present invention, the quantization of the average value of the difference between the output target value and the actual output in the digital automatic gain control loop is performed by a quantization circuit having a hysteresis characteristic. Therefore, even if the difference between the output target value and the actual output average value fluctuates near the discrimination value due to the fluctuation of the input signal level, the quantization value is not changed one by one.

【0021】第2の発明におけるディジタル形自動利得
制御装置は、量子化値が変更した後に続けて同一量子化
値を所定時間以上出力した場合は、その所定時間後の量
子化器への入力を基にして識別値および量子化値を再設
定するので、利得係数は入力信号平均値の変動に対応し
て最適値をとり、かつ識別値も実出力に対して上下に等
間隔に離れ、制御はより安定したものとなる。
In the digital automatic gain control device according to the second invention, when the same quantized value is continuously output for a predetermined time or more after the quantized value is changed, the input to the quantizer after the predetermined time is output. Since the discrimination value and the quantization value are reset on the basis of this, the gain coefficient takes the optimum value corresponding to the fluctuation of the average value of the input signal, and the discrimination value is separated from the actual output at equal intervals up and down. Becomes more stable.

【0022】また、第3の発明におけるディジタル形自
動利得制御装置は、音声検出器を用いて音声の有無を調
べ、有音時間の信号レベルのみを参照して利得制御を行
うことにより、無音時間においては雑音量の量子化レベ
ルの算出は行われず、これに対応する利得係数を発生さ
せることがなく、無音時間において雑音量を過大な利得
により増幅させることも有音時間への切り替え時にその
直前の無音時間において算出される過大な利得により有
音信号を増幅して、飽和歪みを起こすようなこともな
い。
The digital automatic gain control device according to the third aspect of the present invention uses a voice detector to check for the presence or absence of voice, and performs gain control only by referring to the signal level of the voiced time, thereby providing a silent time. In, the calculation of the quantization level of the noise amount is not performed, the corresponding gain coefficient is not generated, and the noise amount can be amplified by an excessive gain in the silence time. There is no possibility that the sound signal is amplified by the excessive gain calculated in the silent period of the above and no saturation distortion occurs.

【0023】[0023]

【実施例】実施例1.図1は、この発明を用いたディジ
タル形AGC装置の一実施例で、2,3,4は、それぞ
れ図15、図16、図17に示した従来装置のそれと同
一のものである。AGCループ内には新たに,量子化回
路6とフェードイン回路7を装備する。
[Embodiment 1] FIG. 1 shows an embodiment of a digital AGC apparatus using the present invention. Reference numerals 2, 3 and 4 are the same as those of the conventional apparatus shown in FIGS. 15, 16 and 17, respectively. A quantization circuit 6 and a fade-in circuit 7 are newly provided in the AGC loop.

【0024】図2は、量子化回路6の構成図で、以下の
ものからなる。61,62は量子化器で、この2つを用
いてヒステリシス特性を持つ量子化を実現する。63は
入力信号レベルから前量子化回路の出力値をひく減算
器、64は符号抽出器、65はセレクタ回路、66は逆
量子化器、T2 は量子化回路の前出力値を記憶するメモ
リの役割をする遅延回路である。
FIG. 2 is a block diagram of the quantization circuit 6, which comprises the following. Reference numerals 61 and 62 denote quantizers that realize quantization having a hysteresis characteristic using the two. 63 is a subtractor for subtracting the output value of the pre-quantization circuit from the input signal level, 64 is a code extractor, 65 is a selector circuit, 66 is an inverse quantizer, and T 2 is a memory for storing the previous output value of the quantization circuit. Is a delay circuit that plays the role of.

【0025】図3は、フェードイン回路7の構成図であ
り、71はセレクタ回路、72はフェードイン回路にお
ける入力とこの入力より所定サンプル時間Tだけ過去に
得られた出力値を比較する比較器。T3 はメモリの役割
をし、所定サンプル時間Tだけ遅延を行う遅延回路、7
3はあらかじめ設定された値を加算するステップ増加器
である。フェードイン回路7は量子化回路6の出力信号
を入力し、またこの出力がAGC係数発生器5へ印加さ
れる構成をとる。
FIG. 3 is a block diagram of the fade-in circuit 7. Reference numeral 71 denotes a selector circuit, and reference numeral 72 denotes a comparator which compares an input of the fade-in circuit with an output value obtained from the input by a predetermined sampling time T in the past. . T 3 serves as a memory, and a delay circuit for delaying by a predetermined sample time T;
Reference numeral 3 denotes a step intensifier for adding a preset value. The fade-in circuit 7 has a configuration in which an output signal of the quantization circuit 6 is input and the output is applied to the AGC coefficient generator 5.

【0026】次に動作について詳しく説明する。この発
明に係るディジタル形AGC装置は、従来例のディジタ
ル形AGCシステムと同様に、入力信号xをPCM符号
として図1に示すようなAGCループに入力し、順次デ
ィジタル処理を行っていくものである。そしてレベル検
出回路3から信号を出力するまでは、従来例として図1
7について説明したものと同様の処理を行う。そして出
力目標値と実出力との差は従来例と同様に平均化回路4
にて平均化され、平均化回路4から出力される値は、引
き続き量子化回路6に入力され量子化が行われ、そのの
ちフェードイン回路7にて処理される。
Next, the operation will be described in detail. The digital AGC apparatus according to the present invention inputs an input signal x as a PCM code to an AGC loop as shown in FIG. 1 and sequentially performs digital processing, similarly to the conventional digital AGC system. . Until a signal is output from the level detection circuit 3, a conventional example shown in FIG.
7 is performed in the same manner as described above. The difference between the output target value and the actual output is calculated by the averaging circuit 4 as in the conventional example.
The values output from the averaging circuit 4 are successively input to the quantization circuit 6, where the values are quantized, and then processed by the fade-in circuit 7.

【0027】ここで、量子化回路6の動作について図を
用いて説明する。図4は本発明に用いた量子化回路の量
子化特性を示したものである。便宜上、この量子化回路
へ逐次入力される信号をLn 、Ln+1 、Ln+2 とし、こ
れに対する出力結果をOn 、On+1 、On+2 とする。
The operation of the quantization circuit 6 will now be described with reference to the drawings. FIG. 4 shows the quantization characteristics of the quantization circuit used in the present invention. For convenience, the signals are sequentially inputted to the quantization circuit L n, and L n + 1, L n + 2, the output result of this O n, and O n + 1, O n + 2.

【0028】いま、入力信号がLn =3.27,Ln+1
=4.30,Ln+2 =3.83であり、入力Ln に対し
て図4のA点に対応する量子化が行われ出力On =3で
あったとする。次にLn+1 =4.30が入力されると、
入出力特性がそれぞれ図5の(a),(b)で示される
ような量子化器61,62に入力され、量子化器61か
らは「4」、量子化器62からは「」の値が出力され
る。同時に入力Ln+1は減算器63にも入力される。
Now, if the input signal is L n = 3.27, L n + 1
= 4.30, L n + 2 = 3.83, the input L n is subjected to quantization corresponding to the point A in FIG. 4, and the output O n = 3. Next, when L n + 1 = 4.30 is input,
Output characteristics, respectively, in FIG 5 (a), is input to the quantizer 61 and 62 as shown in (b), is from the quantizer 61 "4", from the quantizer 62 "4" The value is output. At the same time, the input L n + 1 is also input to the subtractor 63.

【0029】一方、量子化回路6の出力O n =3が遅延
回路T2 に記憶されており、減算器63において入力L
n+1 と遅延回路T2 の出力との減算が4.30−3=
1.30と行われる。従って、符号抽出器64では正の
符号が抽出される。セレクタ回路65は、符号が正のと
きは量子化器61と接続され、負のときは量子化器62
と接続されるようになっている。いま正の符号が入力さ
れたので量子化器61と接続され図4のB点に対応する
量子化が行われてOn+1 =4となる。この値はAGC係
数発生部に入力されると同時に、逆量子化回路66にも
入力され、逆量子化が行われた後に遅延回路T2 へ入力
される。ここでは簡単のため量子化、逆量子化は傾き1
の直線量子化とする。したがって遅延回路T2 には
「4」が記憶される。
On the other hand, the output O n = 3 of the quantization circuit 6 is stored in the delay circuit T 2 , and the input L
n + 1 and the subtraction between the output of the delay circuit T 2 4.30-3 =
1.30. Therefore, the code extractor 64 extracts a positive code. The selector circuit 65 is connected to the quantizer 61 when the sign is positive, and is connected to the quantizer 62 when the sign is negative.
Is to be connected. Now that a positive code has been input, it is connected to the quantizer 61, and quantization corresponding to the point B in FIG. 4 is performed, and On + 1 = 4. This value is simultaneously inputted to the AGC coefficient generator also input to the inverse quantization circuit 66 is input to the delay circuit T 2 after inverse quantization is performed. Here, for simplicity, quantization and inverse quantization have slope 1
Is assumed to be linear quantization. Therefore, the delay circuit T 2 "4" is stored.

【0030】次にLn+2 が入力されると、量子化器61
からは「3」、量子化器62からは「4」が出力され
る。減算器63において演算3.83−4=−0.17
が行われて符号が負となるので、セレクタ回路65にお
いて量子化器62と接続され、図4の点Cに対応して量
子化され量子化回路6の出力On+2 =4となる。
Next, when L n + 2 is input, the quantizer 61
Outputs “3”, and the quantizer 62 outputs “4”. Operation 3.83-4 = −0.17 in the subtractor 63
Is performed and the sign becomes negative, the signal is connected to the quantizer 62 in the selector circuit 65, and is quantized corresponding to the point C in FIG. 4, and the output On + 2 = 4 of the quantization circuit 6 is obtained.

【0031】以上をまとめると、以下のようになる。 入力 Ln=3.27 Ln+1=4.30 L
n+2=3.83 出力 On=3 On+1=4 O
n+2=4
The above is summarized as follows. Input Ln = 3.27 Ln + 1 = 4.30 L
n + 2 = 3.83 output On = 3 On + 1 = 4 O
n + 2 = 4

【0032】この例では、一度出力が「4」になってか
らは、入力が3.83となっても出力は「4」を保持し
ていることを示している。すなわち、出力が「3」から
「4」になるには、入力値が、図4の上向きの矢印に従
って識別値4.20以上にならないといけなく逆に出力
が「4」から「3」になるには、下向きの矢印に従い入
力値が識別値3.80以下にならないといけない。
This example shows that once the output becomes "4", the output holds "4" even if the input becomes 3.83. That is, in order for the output to change from "3" to "4", the input value must be equal to or greater than the identification value 4.20 according to the upward arrow in FIG. 4, and conversely, for the output to change from "4" to "3", According to the downward arrow, the input value must be equal to or less than the identification value 3.80.

【0033】このようにヒステリシス特性を持った量子
化回路を用いれば、一度量子化値が変わったらこれと逆
向きの矢印を持つ点を越える値が入力されるまで同一の
値を出力とするので、量子化回路への入力値がその識別
値付近で変動しても、一定の安定した量子化値を得るこ
とができる。その結果、この量子化値に基づき一定の安
定した利得係数を発生させることができる。
If a quantization circuit having a hysteresis characteristic is used as described above, once the quantization value changes, the same value is output until a value exceeding a point having a reverse arrow is input. Even if the input value to the quantization circuit fluctuates near the discrimination value, a constant and stable quantization value can be obtained. As a result, a constant and stable gain coefficient can be generated based on the quantized value.

【0034】さらに識別値が固定されている場合より同
一量子化値を出力し、利得係数値の制御を安定したもの
とする。
Further, the same quantization value is output as compared with the case where the identification value is fixed, and the control of the gain coefficient value is stabilized.

【0035】次に、フェードイン回路7の動作説明を図
3と図6を用いて行う。いま量子化回路6にて量子化さ
れた値をQ(t) とすると、量子化値Q(t) はまずセレク
タ回路71と比較器72に入力される。比較器72には
同時にフェードイン回路7の所定サンプル時間Tだけ過
去に得られた出力値Q(t-T) が引加されており、2つの
値を比較して図6に対応する指示をセレクタ回路71へ
与える。すなわち、Q(t) −Q(t-T) <0であるときは
急激に大きな値が入力されたとみなし、出力が飽和歪み
を起こすことを回避するためセレクタ回路71は接点
(イ)を選択する。Q(t) −Q(t-T) =0のときは入力
レベルの変動は不感帯内にあるとみなす。このときもセ
レクタ回路71は同じく接点(イ)を選択する。そして
(t) −Q(t-T) >0のときは急激に小さな値が入力さ
れたとみなして、セレクタ回路71は接点(ロ)を選択
し、あらかじめ設定したステップ幅SだけQ(t-T) に加
算したものを出力とする。
Next, the operation of the fade-in circuit 7 will be described with reference to FIGS. Assuming that the value quantized by the quantization circuit 6 is Q (t) , the quantized value Q (t) is first input to the selector circuit 71 and the comparator 72. An output value Q (tT) obtained in the past for a predetermined sample time T of the fade-in circuit 7 is simultaneously added to the comparator 72. The two values are compared, and an instruction corresponding to FIG. Give to 71. That is, when Q (t) -Q (tT) <0, it is considered that a large value is suddenly input, and the selector circuit 71 selects the contact point (a) in order to prevent the output from causing a saturation distortion. When Q (t) -Q (tT) = 0, it is considered that the fluctuation of the input level is within the dead zone. At this time, the selector circuit 71 also selects the contact (a). When Q (t) −Q (tT) > 0, it is considered that a small value is suddenly input, and the selector circuit 71 selects the contact (b) and changes the contact width to Q (tT) by a preset step width S. The sum is used as the output.

【0036】たとえばQ(t) =4、Q(t-T) =3とする
とQ(t) −Q(t-T) >0でありセレクタ回路は接点
(ロ)を選択する。ここでステップ増加器73がS=
0.2のステップ幅で増加するものと設定されていたと
すれば、出力は所定サンプル時間おきに、3.2,3.
4,3.6,3.8,4.0という順に増加していく。
For example, if Q (t) = 4 and Q (tT) = 3, then Q (t) -Q (tT) > 0, and the selector circuit selects the contact (b). Here, the step intensifier 73 sets S =
Assuming that the output is set to increase at a step width of 0.2, the output is 3.2, 3..
4, 3.6, 3.8, and 4.0 in this order.

【0037】もし、ここでこのようなステップ増加をせ
ずにQ(t)がそのままAGC係数発生部5に入力し
た場合を考えると、Q(t-T)からQ(t)に変化
することで利得係数が増加し、その結果として出力レベ
ルが急激に大きくなり人為的にレベル調整が行なわれた
ことを感じざるを得ない。したがって、図6(c)に示
すように、入力レベルが減少の方向に変動するときは、
フェードイン回路により出力をステップ状に増加させる
ことで音声信号が入力となるような例えば電話回線にお
いて音量の過不足を感じず、かつ自然な会話を行うこと
ができる。
If it is assumed here that Q (t) = 4 is directly input to the AGC coefficient generator 5 without such step increase, Q (tT) = 3 to Q (t) = 4 , The gain coefficient increases, and as a result, the output level sharply increases, and it is inevitable that the level adjustment has been performed artificially. Therefore, as shown in FIG. 6C, when the input level fluctuates in a decreasing direction,
By increasing the output stepwise by the fade-in circuit, it is possible to have a natural conversation without feeling excessive or insufficient volume in a telephone line where an audio signal is input, for example.

【0038】このように、入力レベルが急激に増大した
ときには、出力信号が飽和歪みを起こさない値まで、迅
速に利得係数を減少させるが、逆に入力レベルが減少の
方向に変動するときは、フェードイン回路の動作にした
がって利得係数を急激に増加させること無く、ステップ
状に徐々に増加させることで音声信号が入力となる場
合、音量の過不足を感じず、かつ自然な会話を行うこと
が出来る。
As described above, when the input level suddenly increases, the gain coefficient rapidly decreases to a value at which the output signal does not cause saturation distortion. On the contrary, when the input level fluctuates in the decreasing direction, When the voice signal is input by gradually increasing the gain coefficient according to the operation of the fade-in circuit without abruptly increasing the gain coefficient, it is possible to have a natural conversation without feeling excessive or insufficient volume. I can do it.

【0039】以上のように、フェードイン回路7から出
力された値は引き続きAGC係数発生回路5に入力され
所定の処理を経て利得係数が発生し、入力信号xをレベ
ル調整する。その結果、過大入力に対しては迅速に利得
を減少させ飽和歪みを解消し、入力レベルが減少したと
きには所定サンプル時間T毎に利得係数をステップ状に
更新させることでフェードイン効果を発揮するので、聴
感上人為的なレベル調整が施されたことを感じること無
く快適な音声通信ができる。
As described above, the value output from the fade-in circuit 7 is continuously input to the AGC coefficient generation circuit 5 to generate a gain coefficient through a predetermined process and adjust the level of the input signal x. As a result, for an excessive input, the gain is quickly reduced to eliminate the saturation distortion, and when the input level decreases, the gain coefficient is updated in a stepwise manner at every predetermined sampling time T, so that the fade-in effect is exhibited. In addition, comfortable voice communication can be performed without feeling that an artificial level adjustment has been performed.

【0040】このように、上記実施例では、PCM符号
を入力として所定の自動利得制御を行うディジタル形自
動利得制御装置において、該ディジタル形自動利得制御
装置を構成するディジタル形自動利得制御ループ内に目
標値と実出力との差を量子化する量子化回路を装備し、
これにヒステリシス特性を持たせることで該量子化回路
の入力レベルが量子化識別値付近において変動しても、
その変動幅が所定値以上大きいときでなければ同一の値
を出力し、過度に頻繁な利得値の修正を行わない制御方
式において、入力レベルが急激に増大したときは迅速に
入力レベルに対応する値まで利得係数値を修正するが、
入力レベルが急激に減少しても利得係数は所定の値ずつ
ステップ状に大きくし、複数回に分けて利得係数を修正
してフェードイン動作を行わせることを特徴とするディ
ジタル形自動利得制御装置を説明した。
As described above, in the above-described embodiment, in the digital automatic gain control device which performs a predetermined automatic gain control using the PCM code as an input, the digital automatic gain control loop constituting the digital automatic gain control device is included in the digital automatic gain control loop. Equipped with a quantization circuit that quantizes the difference between the target value and the actual output,
Even if the input level of the quantization circuit fluctuates near the quantization identification value by giving a hysteresis characteristic to this,
Unless the fluctuation width is larger than a predetermined value, the same value is output, and in a control method in which the gain value is not corrected excessively frequently, when the input level is rapidly increased, the input level is quickly responded to. Modify the gain factor value to the value
A digital automatic gain control device characterized in that the gain coefficient is increased stepwise by a predetermined value even if the input level is rapidly reduced, and the gain coefficient is corrected in a plurality of times to perform a fade-in operation. Was explained.

【0041】実施例2.なお、上記実施例では図7
(a)に示す直線Y=X−0.5 に従う入出力変換に基づ
く量子化を図7(b)のように設定し、これを出来るだ
け安定させて実現するため量子化回路6の入出力特性を
図7(c)のようにしたが、入出力変換を任意の曲線又
は直線に従うものにするときは以下の通りとする。たと
えば入出力変換が図8の(a)に示すような曲線に従う
とき、量子化回路の入出力特性は図8(b)の通りと
し、その逆量子化器の特性は図8(c)の通りとするな
らば上記実施例と同様の効果があげられる。
Embodiment 2 FIG. In the above embodiment, FIG.
The quantization based on the input / output conversion in accordance with the straight line Y = X-0.5 shown in FIG. 7A is set as shown in FIG. 7B, and the input / output characteristics of the quantization circuit 6 are set to realize this as stable as possible. As shown in FIG. 7C, when the input / output conversion follows an arbitrary curve or straight line, the following is performed. For example, when the input / output conversion follows the curve as shown in FIG. 8A, the input / output characteristics of the quantization circuit are as shown in FIG. 8B, and the characteristics of the inverse quantizer are as shown in FIG. If this is the case, the same effects as in the above embodiment can be obtained.

【0042】実施例3. また、上記実施例においては、出力信号より制御を行う
フィードバック方式を採用しているが図9に示すように
フィードフォワード方式を用いても同様の効果があげら
れる。図9において、33は絶対値回路、44はピーク
ホールド回路である。
Embodiment 3 FIG. Further, in the above embodiment, a feedback system in which control is performed based on an output signal is employed, but the same effect can be obtained by using a feedforward system as shown in FIG. In FIG. 9, 33 is an absolute value circuit, and 44 is a peak hold circuit.

【0043】実施例4.また、本発明の自動利得制御装
置はプロセッサを中心としたソフトウェア処理で行って
も上記実施例と同様の効果があげられる。
Embodiment 4 FIG. Further, the same effect as that of the above embodiment can be obtained even if the automatic gain control device of the present invention is executed by software processing centering on a processor.

【0044】実施例5.また、上記実施例において、ヒ
ステリシス特性を持つ量子化回路6を説明したが、量子
化回路はヒステリシス特性を持たない場合でもよい。た
とえば図7(b)あるいは図8(a)に示すような単純
な量子化を行う量子化回路でもよい。これは、量子化を
行う限り識別値が存在し、識別値をまたがる入力信号が
入力された場合は、この発明で述べたようなフェードイ
ン回路7を適用することができるからである。
Embodiment 5 FIG. In the above embodiment, the quantization circuit 6 having the hysteresis characteristic has been described. However, the quantization circuit may not have the hysteresis characteristic. For example, a quantization circuit for performing simple quantization as shown in FIG. 7B or 8A may be used. This is because the identification value exists as long as the quantization is performed, and when an input signal that straddles the identification value is input, the fade-in circuit 7 described in the present invention can be applied.

【0045】実施例6.また、上記実施例ではレベルの
算出のために2乗回路31を採用しているが、この代わ
りに絶対値回路を用いてレベル検出を行い、平均化回路
4で平均化を行なっても上記実施例と同様の効果があげ
られる。
Embodiment 6 FIG. In the above embodiment, the squaring circuit 31 is used for calculating the level. However, the level detection may be performed using an absolute value circuit, and the averaging may be performed by the averaging circuit 4. The same effect as the example can be obtained.

【0046】実施例7.以下、第2の発明の一実施例を
図に基づいて説明する。図10は本発明に係るディジタ
ル形AGC装置の一実施例である。図において、2、
3、4はそれぞれ図15と図16に示した従来装置のそ
れと同一のものであり、AGCループ内には、新たに、
量子化回路6と音声検出器9及びセレクタ回路8を装備
する。
Embodiment 7 FIG. Hereinafter, an embodiment of the second invention will be described with reference to the drawings. FIG. 10 shows an embodiment of a digital AGC apparatus according to the present invention. In the figure, 2,
Reference numerals 3 and 4 are the same as those of the conventional device shown in FIGS. 15 and 16, respectively.
It is provided with a quantization circuit 6, a voice detector 9 and a selector circuit 8.

【0047】ここで、上記量子化回路6としては図11
に示す構成を有する。図11において、61、62は量
子化器で、この2つを用いてヒステリシス特性を持つ量
子化を実現する。63は入力信号レベルから前量子化回
路の出力値を引く減算器、64は符号抽出器、65はセ
レクタ回路、66は逆量子化器、T2 は量子化回路の前
出力値を記憶するメモリの役割をする遅延回路、67、
68はセレクタ回路で、それぞれセレクタ回路65と平
均化回路4の出力を入力とする。
Here, the quantization circuit 6 shown in FIG.
The configuration shown in FIG. In FIG. 11, reference numerals 61 and 62 denote quantizers which realize quantization having a hysteresis characteristic by using these two. 63 is a subtractor for subtracting the output value of the pre-quantization circuit from the input signal level, 64 is a code extractor, 65 is a selector circuit, 66 is an inverse quantizer, and T 2 is a memory for storing the previous output value of the quantization circuit. A delay circuit serving as
Reference numeral 68 denotes a selector circuit which receives the outputs of the selector circuit 65 and the averaging circuit 4 as inputs.

【0048】また、図10におけるAGC係数発生部5
としては図12に示す構成を有する。図12において、
51は加算器、52はセレクタ回路、53は3つの連続
する時間における出力値を比較しその結果よりセレクタ
回路52、67、68へそれぞれ指示を与える比較器
54、55は所定サンプル時間T3 及びT4 だけ音声信
号を遅延格納する遅延回路、56はあらかじめ設定され
た値を加算するステップ増減器である。
The AGC coefficient generator 5 shown in FIG.
Has the configuration shown in FIG. In FIG.
51 is an adder, 52 is a selector circuit, 53 is a comparator which compares output values at three consecutive times and gives an instruction to each of the selector circuits 52, 67 and 68 based on the result.
54 and 55 delay circuit for delaying storing audio signals by a predetermined sampling time T 3 and T 4 56 is a step increase or decrease device for adding a preset value.

【0049】上記図10において、音声検出器9はディ
ジタル形AGCループの出力信号yを入力とし、その出
力がセレクタ回路8へ印加される。セレクタ回路8はレ
ベル検出回路3と平均化回路4の間に装備され、一方の
端子にはレベル検出回路3の出力、もう一方の端子には
遅延回路T2 の出力が接続されている。この遅延回路T
2 の遅延時間はサンプル周期と等しいものとして、遅延
回路T2 の出力はセレクタ回路8の前出力とする。
In FIG. 10, the voice detector 9 receives the output signal y of the digital AGC loop as an input, and the output is applied to the selector circuit 8. The selector circuit 8 is equipped between the averaging circuit 4 and level detecting circuit 3, the output of the level detecting circuit 3 in one terminal, the output of the delay circuit T 2 are the other terminal is connected. This delay circuit T
As second delay time is equal to the sample period, the output of the delay circuit T 2 are a front output of the selector circuit 8.

【0050】また、図11に示す量子化回路6の量子化
特性は実施例1で述べた図4に示したものと同様であ
り、ここではその説明を省略する。
[0050] The quantization characteristic of the quantization circuit 6 shown in FIG. 11 is similar to that shown in Figure 4 as described in Example 1, description thereof is omitted here.

【0051】図10においては、音声検出器9を用いて
音声の有無を調べ、有音時間の信号レベルのみを参照し
て利得制御を行うので、無音時間においては雑音量の量
子化レベルの算出は行われず、これに対応する利得係数
を発生させることがなく、無音時間において雑音量を過
大な利得により増幅させることも、有音時間への切り替
え時にその直前の無音時間において算出される過大な利
得により有音信号を増幅して、飽和歪みを起こすような
こともない。
In FIG. 10, the presence / absence of voice is checked using the voice detector 9 and the gain control is performed only by referring to the signal level in the voiced time. Therefore, the quantization level of the noise amount is calculated in the voiceless time. Is not performed, the corresponding gain factor is not generated, and the amount of noise can be amplified by an excessive gain in silence time, or the excessive noise calculated in the silence time immediately before switching to the sound time can be obtained. There is no case where the sound signal is amplified by the gain to cause saturation distortion.

【0052】次に動作について詳しく説明する。本実施
例に係るディジタル形AGC装置は、従来例のディジタ
ル形AGCシステムと同様に、入力信号xをPCM符号
として図10に示すようなAGCループに入力し、順次
ディジタル処理を行っていくものである。そして、レベ
ル検出回路3から信号を出力するまでは、従来例として
図17について説明したものと同様の処理を行う。
Next, the operation will be described in detail. The digital AGC apparatus according to the present embodiment inputs an input signal x as a PCM code to an AGC loop as shown in FIG. 10 and sequentially performs digital processing, similarly to the conventional digital AGC system. is there. Until the level detection circuit 3 outputs a signal, the same processing as that described with reference to FIG. 17 as a conventional example is performed.

【0053】音声検出回路9にはディジタル形AGCル
ープの出力信号yが入力され、その検出結果はセレクタ
回路8へ送られる。セレクタ回路8にはレベル検出回路
3の出力信号とセレクタ回路8の前出力値が遅延回路T
2 を介して入力されており、音声検出結果が有音のとき
は端子ハに、無音のときは端子ニと接続するように動作
する。すなわち、通話音声が有音のときはレベル検出回
路3の出力信号が、無音のときはセレクタ回路8の前出
力値が再度セレクタ回路8の出力として選択される。続
いて、セレクタ回路8の出力は遅延回路T2 と平均化回
路4へ入力される。出力目標値と実出力との差は従来例
と同様に平均化回路4にて平均化され、引き続き図4に
示すような入出力特性を持つ量子化回路6に入力され図
1の処理による量子化が行われる。
The output signal y of the digital AGC loop is input to the voice detection circuit 9, and the detection result is sent to the selector circuit 8. The selector circuit 8 receives the output signal of the level detection circuit 3 and the previous output value of the selector circuit 8 in the delay circuit T.
When the sound detection result is sound, the terminal C is connected to the terminal C. When the sound detection result is no sound, the terminal C is connected to the terminal D. That is, the output signal of the level detection circuit 3 is selected as the output signal of the selector circuit 8 again when the call voice is sound, and the previous output value of the selector circuit 8 is selected again when the call voice is silent. Subsequently, the output of the selector circuit 8 is input to the delay circuit T 2 and the averaging circuit 4. The difference between the output target value and the actual output is averaged by conventional as well as averaging circuit 4, by subsequently processing the input Figure 1 1 to the quantization circuit 6 having the input-output characteristics as shown in FIG. 4 Quantization is performed.

【0054】ただし、量子化値が変更した後に同一量子
化値を出力する範囲内にある状態が所定時間以上続くよ
うな、すなわちAGC係数発生部5内の比較器53の判
定式が図13に示す状態4に相当するような場合は、こ
れに対応した利得制御動作を実現するためにセレクタ回
路67のスイッチが端子iiに接続され、平均化回路4
の出力Ln+2 がOn+2 のかわりに量子化回路6の出力と
して選択される。同時に、セレクタ回路68のスイッチ
bが接続され、量子化器61、62の識別値および量子
化値は平均化回路4の出力値を基準として再設定され
る。
However, it is assumed that the state in which the same quantized value is output after the quantized value is changed continues for a predetermined time or more, that is, the determination formula of the comparator 53 in the AGC coefficient generator 5 is shown in FIG. In the case corresponding to the state 4 shown in the figure, the switch of the selector circuit 67 is connected to the terminal ii to realize the gain control operation corresponding to the state 4, and the averaging circuit 4
Output L n + 2 is selected instead of the O n + 2 as the output of the quantization circuit 6. At the same time, the switch b of the selector circuit 68 is connected, and the identification values and the quantization values of the quantizers 61 and 62 are reset based on the output value of the averaging circuit 4.

【0055】以上の通りに量子化処理がなされた後、そ
の出力は続いて図12に示すAGC係数発生部5に入力
され、まず、セレクタ回路52と比較器53に入力され
る。同時に比較器53には、遅延回路T3 、T4 により
AGC係数発生部5の出力値の所定サンプル時間Tずつ
過去に出力された2つの利得値Q(t-T) 、Q(t-2T)が入
力されている。この3つの値を比較し、図13に従って
その判定式に対応する指示をセレクタ回路52、および
量子化回路6内のセレクタ回路67、68へそれぞれ与
える。すなわち、QとQ(t-T) が等しいときは入力レベ
ルは安定状態にあるとみなし、セレクタ回路52では接
続端子イと接続してQ(t) =Q(=Q(t-T) )とし、Q
がQ(t-T) と異なる場合は接続端子ロと接続し、ステッ
プ増減器56にあらかじめ設定したステップ幅Sだけ前
出力Q(t-T) を増加または減少させた値をQ(t) とす
る。
After the quantization process has been performed as described above, the output is subsequently input to the AGC coefficient generator 5 shown in FIG. 12 and first to the selector circuit 52 and the comparator 53. At the same time, two gain values Q (tT) and Q (t−2T) output in the past by the predetermined sample time T of the output value of the AGC coefficient generator 5 by the delay circuits T 3 and T 4 are output to the comparator 53. Has been entered. The three values are compared, and an instruction corresponding to the determination formula is given to the selector circuit 52 and the selector circuits 67 and 68 in the quantization circuit 6 according to FIG. That is, when Q and Q (tT) are equal, it is considered that the input level is in a stable state, and the selector circuit 52 is connected to the connection terminal A so that Q (t) = Q (= Q ( tT ) ).
Is different from Q ( tT ) , a connection terminal B is connected, and a value obtained by increasing or decreasing the previous output Q ( tT ) by a step width S preset in the step adjuster 56 is defined as Q (t) .

【0056】セレクタ回路67についてはQ=Q(t-T)
≠Q(t-2T)の場合のみ端子iiに接続し、Q(t) は平均
化回路4の出力となる。また、セレクタ回路68におい
てもQ=Q(t-T) ≠Q(t-2T)の場合のみbと接続し平均
化回路4の出力となる。このように、入力レベルの変動
状況を監視し、ある条件が満たさせるときに量子化回路
の識別値および量子化値を再設定することで利得係数は
最も適した値となる上、現在の入力が上下一対の識別値
の中央に位置するので制御も安定したものとすることが
出来る。
For the selector circuit 67, Q = Q ( tT )
Only when ≠ Q ( t−2T ) , is connected to terminal ii, and Q (t) is the output of averaging circuit 4. Also, the selector circuit 68 is connected to b only when Q = Q ( tT ) ≠ Q ( t−2T ) and becomes the output of the averaging circuit 4. As described above, the gain coefficient becomes the most suitable value by monitoring the fluctuation state of the input level and resetting the identification value and the quantization value of the quantization circuit when a certain condition is satisfied. Is located at the center of the pair of upper and lower identification values, so that the control can be stabilized.

【0057】実施例8.なお、上記実施例7でもレベル
の算出のために2乗回路31を採用しているが、この代
わりに絶対値回路を用いてレベル検出を行い、平均化回
路4で平均化を行っても上記実施例と同様の効果があげ
られる。
Embodiment 8 FIG. Although the squaring circuit 31 is employed in the seventh embodiment for calculating the level, the level detection is performed using an absolute value circuit and the averaging circuit 4 performs averaging instead. The same effects as in the embodiment can be obtained.

【0058】実施例9.また、本実施例7でも図7
(a)に示す直線Y=X−0.5に従う入出力変換に基
づく量子化を図7(b)のように設定し、これを出来る
だけ安定させて実現するため量子化回路6の入出力特性
を図7(c)のようにしたが、入出力変換を任意の曲線
又は直線に従うものにするときは以下の通りとする。
Embodiment 9 FIG. Also in the seventh embodiment, FIG.
The quantization based on the input / output conversion according to the straight line Y = X-0.5 shown in FIG. 7A is set as shown in FIG. 7B, and the input / output of the quantization circuit 6 is implemented in order to stabilize the quantization as much as possible. Although the characteristics are as shown in FIG. 7C, when the input / output conversion follows an arbitrary curve or straight line, the following is performed.

【0059】例えば入出力変換が図8(a)に示すよう
な曲線に従うとき、量子化器の入出力特性は図8(b)
の通りとし、その逆量子化器の特性は図8(c)の通り
とするならば上記実施例と同様の効果が上げられる。
For example, when the input / output conversion follows a curve as shown in FIG. 8A, the input / output characteristics of the quantizer are as shown in FIG.
If the characteristics of the inverse quantizer are as shown in FIG. 8C, the same effect as in the above embodiment can be obtained.

【0060】実施例10. また、本発明は、出力信号より制御を行うフィードバッ
ク方式を採用しているが、図1に示すように、フィー
ドフォワード方式を用いても同様の効果が上げられる。
図1において、33は絶対値回路、44はピークホー
ルド回路である。
Embodiment 10 FIG. Further, the present invention adopts the feedback scheme for controlling the output signal, as shown in FIG. 1 4, raised similar effects by using a feed-forward system.
1 4, 33 the absolute value circuit, 44 is a peak hold circuit.

【0061】実施例11.また、本発明の自動利得制御
装置はプロセッサを中心としたソフトウェア処理で行っ
ても上記実施例と同様の効果が上げられる。
Embodiment 11 FIG. Further, the same effect as that of the above embodiment can be obtained even if the automatic gain control device of the present invention is executed by software processing centering on a processor.

【0062】[0062]

【発明の効果】以上のように、第1の発明によればAG
Cループ内にヒステリシス特性を持った量子化回路を装
備することで、量子化回路へ逐次入力される信号にみら
れる微小変動が識別値付近で生じても、一度量子化出力
が変わったらその識別値と対を成すもう一方の識別値を
越す値が入力されない限り元の量子化出力に戻らず同一
の値が量子化回路から出力され続けるので、この量子化
値を基に算出される利得係数の過度の変動を防ぎ安定し
た制御が行える。また入力レベルが急激に増大するとき
は出力が飽和歪みを起こすのを回避するために迅速に利
得係数を減小させ、逆に入力レベルが減少した場合には
利得係数をステップ状に徐々に増加させることで音声信
号等が入力となるような例えば電話回線において音量の
過不足を感じず、かつ自然な会話を行うことができると
いう効果があげられる。
As described above, according to the first aspect, the AG
By equipping the C-loop with a quantization circuit with hysteresis characteristics, even if a small change in the signal sequentially input to the quantization circuit occurs near the identification value, the identification once the quantization output changes. Unless a value exceeding the other identification value that forms a pair with the value is input, the same value continues to be output from the quantization circuit without returning to the original quantized output, so that the gain coefficient calculated based on this quantized value And stable control can be performed. Also, when the input level increases rapidly, the gain coefficient is rapidly reduced to avoid causing output saturation distortion, and conversely, when the input level decreases, the gain coefficient is gradually increased in steps. By doing so, there is an effect that a natural conversation can be performed without feeling excessive or insufficient volume on a telephone line where a voice signal or the like is input, for example.

【0063】また、第2の発明によれば、AGCループ
内にヒステリシス特性を持った量子化回路を装備するこ
とで、量子化回路へ逐次入力される信号にみられる微小
変動が識別値付近で生じても、一度量子化出力が変わっ
たらその識別値と対を成すもう一方の識別値を越す値が
入力されない限り元の量子化出力に戻らず同一の値が量
子化回路から出力され続けるので、この量子化値を基に
算出される利得係数の過度の変動を防ぎ安定した制御が
行える。しかし、量子化器への入力が識別値に極近い値
で量子化値との差が量子化幅に等しいほどあるような
態が続く可能性もあるが、本発明によれば所定時間以上
同一量子化値を出力する場合に識別値および量子化値を
例えば平均化回路の出力値で再設定するので、その結果
最適な利得係数を決定すると共に制御をより安定なも
のとすることができる。
According to the second aspect of the present invention, by providing a quantization circuit having a hysteresis characteristic in the AGC loop, a minute change in a signal sequentially input to the quantization circuit is reduced in the vicinity of the identification value. Even if it occurs, once the quantization output changes, the same value continues to be output from the quantization circuit without returning to the original quantization output unless a value exceeding the other identification value that pairs with the identification value is input, unless it is input. In addition, it is possible to prevent the gain coefficient calculated based on the quantization value from excessively fluctuating, and to perform stable control. However Zhou as the difference between the quantized value very close value to the identification value input to the quantizer is more equal to the quantization width
However , according to the present invention, when the same quantization value is output for a predetermined time or longer, the identification value and the quantization value are reset with, for example, the output value of the averaging circuit. The gain coefficient can be re- determined and the control can be made more stable.

【0064】また、第3の発明によれば、音声検出器に
より入力信号の音声の有無を検出し、無音時間の入力信
号の代わりにその直前の有音信号レベルを用いるので、
無音から有音に状態が切り替わってもスムーズな利得制
御を行うことができ、音声信号が入力となるような例え
ば電話回線において音量の過不足を感じず、かつ自然な
会話を行うことが出来るという効果が上げられる。
According to the third aspect of the present invention, the presence / absence of voice of the input signal is detected by the voice detector, and the immediately preceding voiced signal level is used instead of the input signal during the silent period.
Even if the state is switched from silence to speech, smooth gain control can be performed, and it is possible to have a natural conversation without feeling excessive or insufficient volume on a telephone line where an audio signal is input, for example. Effective.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明を用いたディジタル形AGC装置の一実
施例を示す図。
FIG. 1 is a diagram showing an embodiment of a digital AGC apparatus using the present invention.

【図2】本発明を用いたディジタル形AGC装置の一実
施例に装備される量子化回路6の一構成例を示す図。
FIG. 2 is a diagram showing a configuration example of a quantization circuit 6 provided in an embodiment of a digital AGC apparatus using the present invention.

【図3】本発明を用いたディジタル形AGC装置の一実
施例に装備されるフェードイン回路7の一構成例を示す
図。
FIG. 3 is a diagram showing a configuration example of a fade-in circuit 7 provided in an embodiment of a digital AGC device using the present invention.

【図4】本発明を用いたディジタル形AGC装置の一実
施例に装備される量子化回路6の量子化特性を示す図。
FIG. 4 is a diagram showing quantization characteristics of a quantization circuit 6 provided in an embodiment of a digital AGC device using the present invention.

【図5】本発明を用いたディジタル形AGC装置の一実
施例に装備される量子化回路6の持つ2種類の量子化器
61,62の入出力特性を示す図。
FIG. 5 is a diagram showing input / output characteristics of two types of quantizers 61 and 62 included in a quantization circuit 6 provided in an embodiment of a digital AGC device using the present invention.

【図6】図3に示すフェードイン回路7におけるセレク
タ回路71の判定式を示す図。
6 is a diagram showing a determination formula of a selector circuit 71 in the fade-in circuit 7 shown in FIG.

【図7】本実施例の量子化回路6に於ける入出力特性で
あり、(a)は入出力変換特性、(b)は量子化特性、
(c)は回路の入出力特性を示す図。
FIGS. 7A and 7B show input / output characteristics in the quantization circuit 6 of the present embodiment, FIG. 7A shows input / output conversion characteristics, FIG.
(C) is a diagram showing input / output characteristics of the circuit.

【図8】入出力変換を任意の曲線(a)に設定したとき
の量子化特性(b)と逆量子化特性(c)を示す図。
FIG. 8 is a diagram showing a quantization characteristic (b) and an inverse quantization characteristic (c) when the input / output conversion is set to an arbitrary curve (a).

【図9】フィードフォワード方式を用いた本発明の一実
施例を示す図。
FIG. 9 is a diagram showing one embodiment of the present invention using a feedforward system.

【図10】本発明に係るディジタル形AGC装置の一実
施例を示す構成図。
FIG. 10 is a configuration diagram showing one embodiment of a digital AGC device according to the present invention.

【図11】図10の量子化回路6の構成図。11 is a configuration diagram of the quantization circuit 6 of FIG.

【図12】図10のAGC係数発生部5の構成図。FIG. 12 is a configuration diagram of an AGC coefficient generator 5 of FIG. 10;

【図13】図10のAGC係数発生部5における比較器
53の判定式を示す図。
FIG. 13 is a diagram showing a determination formula of a comparator 53 in the AGC coefficient generator 5 of FIG.

【図14】フィードフォワード方式を用いた本発明の他
の実施例を示す構成図。
FIG. 14 is a configuration diagram showing another embodiment of the present invention using a feedforward system.

【図15】ディジタル形AGCを実現する一従来例の構
成図。
FIG. 15 is a configuration diagram of a conventional example for realizing a digital AGC.

【図16】従来例をハードウェア的に示すブロック図。FIG. 16 is a block diagram showing a conventional example in terms of hardware.

【図17】図16に示す従来例を一部修正したブロック
図。
FIG. 17 is a block diagram partially modified from the conventional example shown in FIG. 16;

【符号の説明】[Explanation of symbols]

1 A/D変換器 2 乗算器 3 レベル検出回路 4 平均化回路 5 AGC係数発生部 6 量子化回路 7 フェードイン回路 8 セレクタ回路 9 音声検出器 31 電力抽出のための2乗回路 32、42、51、63 加算器 41、43 重み付けのための乗算器 52、65、67、71 セレクタ回路 53 比較器54 遅延回路T 1 55 遅延回路T 2 56 ステップ増減器 61、62 量子化器 64 符号抽出器 66 逆量子化器 68 スイッチ 72 比較器、 73 ステップ増加器 x 入力信号 y 出力信号 T1 、T2 、T3 、T4 遅延回路 Ln 、Ln+1 、Ln+2 量子化回路6への連続する入力
信号レベル On 、On+1 、On+2 量子化回路6のLn 、Ln+1
n+2 に対する量子化値
 DESCRIPTION OF SYMBOLS 1 A / D converter 2 Multiplier 3 Level detection circuit 4 Averaging circuit 5 AGC coefficient generation part 6 Quantization circuit 7 Fade-in circuit 8 Selector circuit 9 Audio detector 31 Square circuit for power extraction 32, 42, 51, 63 Adders 41, 43 Multipliers for weighting 52, 65, 67, 71 Selector circuit 53 Comparator54 Delay circuit T 1 55 delay circuit T Two  56 step changer 61, 62 quantizer 64 code extractor 66 inverse quantizer 68 switch 72 comparator, 73 step increaser x input signal y output signal T1 , TTwo , TThree , TFour Delay circuit Ln , Ln + 1 , Ln + 2 Continuous input to the quantization circuit 6
Signal level On , On + 1 , On + 2 L of the quantization circuit 6n , Ln + 1 ,
Ln + 2 Quantization value for

Claims (3)

(57)【特許請求の範囲】(57) [Claims] 【請求項1】 入力信号を自動利得制御ループに入力
し、自動利得制御ループから出力される実出力が所定の
出力目標値になるように出力目標値と実出力との差を用
いて自動利得制御を行なうディジタル形自動利得制御装
置において、 上記自動利得制御ループ内に、 出力目標値と実出力との差を入力し、入力した出力目標
値と実出力との差を量子化して量子化値を決定して出力
するとともに、入力した出力目標値と実出力との差が一
定の範囲内である場合には、ヒステリシス特性を使用す
ることにより量子化値を一定値として出力する量子化回
路と、 上記量子化値を量子化回路から入力し、入力信号のレベ
ルが増加した場合には、上記量子化回路が出力した量子
化値を実出力が飽和歪みを起こさない値まで修正し、入
力信号のレベルが減少した場合には、量子化値を所定の
値ずつステップ状に増加させて修正するフェードイン回
路とを備え、 上記フェードイン回路で修正された量子化値によって自
動利得制御を行なうことを特徴とするディジタル形自動
利得制御装置。
An input signal is input to an automatic gain control loop.
And the actual output from the automatic gain control loop is
Use the difference between the output target value and the actual output to achieve the output target value.
-Type automatic gain control device with automatic gain control
In the automatic gain control loop, the difference between the output target value and the actual output is input, and the input output target
Quantizes the difference between the value and the actual output to determine the quantized value and outputs it
And the difference between the input output target value and the actual output
If it is within the specified range, use the hysteresis characteristics.
Output the quantization value as a constant value
And the quantization value from the quantization circuit, and the level of the input signal is
When the number of signals increases, the quantum output by the quantization circuit
Value to the value at which the actual output does not cause saturation distortion.
If the level of the force signal decreases, the quantization value is changed to a predetermined value.
Fade-in times that are increased step by step and corrected
Path, and automatically by the quantized value corrected by the fade-in circuit.
Digital automatic control characterized by dynamic gain control
Gain control device.
【請求項2】 入力信号を自動利得制御ループに入力
し、自動利得制御ループから出力される実出力が所定の
出力目標値になるように出力目標値と実出力との差を用
いて自動利得制御を行なうディジタル形自動利得制御装
置において、 上記自動利得制御ループ内に出力目標値と実出力との差
を量子化する量子化回路を備え、 上記量子化回路は、 出力目標値と実出力との差を入力し、入力した出力目標
値と実出力との差を所定の識別値を用いて量子化して量
子化値を決定して出力するとともに、入力した出力目標
値と実出力との差が一定の範囲内である場合には、ヒス
テリシス特性を使用することにより量子化値を一定値と
して出力する量子化器と、上記量子化値が所定時間以上
一定値である場合には、上記量子化器が入力する出力目
標値と実出力との差に基づいて量子化器の用いる識別値
を設定しなおし、量子化値を再度決定する再設定手段と
を備え、 上記量子化回路で決定された量子化値によって自動利得
制御を行なうことを特 徴とするディジタル形自動利得制
御装置。
2. An input signal is input to an automatic gain control loop.
And the actual output from the automatic gain control loop is
Use the difference between the output target value and the actual output to achieve the output target value.
-Type automatic gain control device with automatic gain control
In location, the difference between the output target value and the actual output to the automatic gain control loop
And a quantization circuit that quantizes the difference between the output target value and the actual output.
The difference between the value and the actual output is quantized using a predetermined
Determines the output value and outputs the input target
If the difference between the value and the actual output is within a certain range,
The quantization value can be kept constant by using the
And a quantizer for outputting the quantized value for a predetermined time or more.
If the value is a constant value, the output
Identification value used by the quantizer based on the difference between the standard value and the actual output
Resetting means for resetting the quantization value again and
And an automatic gain according to the quantization value determined by the quantization circuit.
The digital automatic gain system which to perform the control and feature
Control device.
【請求項3】 請求項1または2記載のディジタル形自
動利得制御装置において、さらに、 信号中に音声信号の有る時間を有音時間として、信号中
に音声信号の無い時間を無音時間として検出する音声検
出器と、 音声検出器が検出した有音時間においてはその有音時間
の出力目標値と実出力との差を選択し上記量子化回路に
出力するとともに、無音時間においては無音時間の直前
に検出した有音時間の出力目標値と実出力との差を選択
し上記量子化回路に出力するセレクタ回路とを備えたこ
とを特徴とするディジタル形自動利得制御装置。
3. The digital automatic gain control device according to claim 1, further comprising: detecting a time when an audio signal is present in the signal as a sound time, and detecting a time when there is no audio signal in the signal as a silent time. In the sound detector, the difference between the output target value of the sound period and the actual output is selected in the sound period detected by the sound detector and output to the quantization circuit. the digital automatic gain control device comprising a kite <br/> a selector circuit difference selects the output to the quantization circuit between the output target value and the actual output of the sound detected time.
JP3338683A 1991-01-17 1991-12-20 Digital automatic gain controller Expired - Fee Related JP2981044B2 (en)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP388791 1991-01-17
JP3-3887 1991-08-01
JP3-215990 1991-08-01
JP21599091 1991-08-01

Publications (2)

Publication Number Publication Date
JPH05175763A JPH05175763A (en) 1993-07-13
JP2981044B2 true JP2981044B2 (en) 1999-11-22

Family

ID=26337546

Family Applications (1)

Application Number Title Priority Date Filing Date
JP3338683A Expired - Fee Related JP2981044B2 (en) 1991-01-17 1991-12-20 Digital automatic gain controller

Country Status (1)

Country Link
JP (1) JP2981044B2 (en)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7430403B2 (en) 2005-03-01 2008-09-30 Matsushita Electric Industrial Co., Ltd. Method and apparatus for hysteresis control
US8406431B2 (en) * 2009-07-23 2013-03-26 Sling Media Pvt. Ltd. Adaptive gain control for digital audio samples in a media stream
JP5771774B2 (en) * 2010-12-14 2015-09-02 パナソニックIpマネジメント株式会社 Automatic volume correction device, audio transfer device, and intercom system

Also Published As

Publication number Publication date
JPH05175763A (en) 1993-07-13

Similar Documents

Publication Publication Date Title
US5841385A (en) System and method for performing combined digital/analog automatic gain control for improved clipping suppression
EP0951798B1 (en) Acoustic feedback correction
US7535859B2 (en) Voice activity detection with adaptive noise floor tracking
JP2002500494A (en) Dynamic automatic gain control in hearing aids
US20080008311A1 (en) Methods and apparatus for improving voice quality in an environment with noise
US6298139B1 (en) Apparatus and method for maintaining a constant speech envelope using variable coefficient automatic gain control
US20020173864A1 (en) Automatic volume control for voice over internet
JP4016206B2 (en) Audio signal processing apparatus and audio signal processing method
WO1999022366A2 (en) Improved audio reproduction arrangement and telephone terminal
US20110286606A1 (en) Method and system for noise cancellation
JP2981044B2 (en) Digital automatic gain controller
JP3131226B2 (en) Hearing aid with improved percentile predictor
JP3519935B2 (en) Automatic gain control device
JP4204828B2 (en) Automatic gain control device, automatic gain control method, and automatic gain control program
JPH037411A (en) Digital automatic gain controller
JPH0423841B2 (en)
JP2546001B2 (en) Automatic gain control device
JP4449798B2 (en) Audio signal gain control circuit
JPH03135208A (en) Digital type automatic gain controller
JPS6058707A (en) Automatic gain control circuit
JP2793520B2 (en) Sound determination circuit
JP3917101B2 (en) Mobile phone terminal and voice level control program
JPH05198092A (en) Level control circuit
JPH05198090A (en) Level control circuit
CN112151047A (en) Real-time automatic gain control method applied to voice digital signal

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080917

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080917

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090917

Year of fee payment: 10

LAPS Cancellation because of no payment of annual fees