JPS6256445B2 - - Google Patents

Info

Publication number
JPS6256445B2
JPS6256445B2 JP56046262A JP4626281A JPS6256445B2 JP S6256445 B2 JPS6256445 B2 JP S6256445B2 JP 56046262 A JP56046262 A JP 56046262A JP 4626281 A JP4626281 A JP 4626281A JP S6256445 B2 JPS6256445 B2 JP S6256445B2
Authority
JP
Japan
Prior art keywords
speed
integrator
inputs
circuit
selection circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP56046262A
Other languages
Japanese (ja)
Other versions
JPS57161505A (en
Inventor
Kenji Ookubo
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
Nippon Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Electric Co Ltd filed Critical Nippon Electric Co Ltd
Priority to JP56046262A priority Critical patent/JPS57161505A/en
Publication of JPS57161505A publication Critical patent/JPS57161505A/en
Publication of JPS6256445B2 publication Critical patent/JPS6256445B2/ja
Granted legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G01MEASURING; TESTING
    • G01PMEASURING LINEAR OR ANGULAR SPEED, ACCELERATION, DECELERATION, OR SHOCK; INDICATING PRESENCE, ABSENCE, OR DIRECTION, OF MOVEMENT
    • G01P3/00Measuring linear or angular speed; Measuring differences of linear or angular speeds
    • G01P3/42Devices characterised by the use of electric or magnetic means

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Radar Systems Or Details Thereof (AREA)

Description

【発明の詳細な説明】 本発明は、移動物体の追尾装置等に使用される
速度処理装置に関する。
DETAILED DESCRIPTION OF THE INVENTION The present invention relates to a velocity processing device used in a moving object tracking device or the like.

従来、移動物体の追尾装置は多種多様に開発さ
れ、例えば船舶、航空機等の衝突予防やロボツト
の監視等に使用されている。しかし、従来の装置
は、いずれも移動物体の位置および速度を求める
にすぎず、移動物体の過去の動きを知ることはで
きない。このため、例えば衝突予防に使用する場
合でも、現在位置と移動速度を知ることができる
のみであつて、過去の動きが正常であつたかどう
か、または過去の動きの傾向、例えばまつすぐに
移動しているのかジグザグに移動しているのか知
ることができないという欠点がある。
Conventionally, a wide variety of tracking devices for moving objects have been developed and are used, for example, to prevent collisions of ships, aircraft, etc., and to monitor robots. However, all conventional devices only determine the position and velocity of a moving object, and cannot know the past movement of the moving object. For this reason, even when used for collision prevention, for example, it is only possible to know the current position and moving speed, and it is not possible to know whether the past movement was normal or the past movement tendency, for example, if the eyelids moved quickly. The disadvantage is that it is not possible to know whether it is moving in a zigzag pattern or moving in a zigzag pattern.

本発明の目的は、従来の追尾装置で得られなか
つた物体の運動に関する特徴、すなわち移動物体
がどのように動いたかを数値として、若しくは傾
向として抽出することが可能な速度処理装置を提
供することにある。
An object of the present invention is to provide a speed processing device that can extract features related to the motion of an object that could not be obtained with conventional tracking devices, that is, how a moving object moves as a numerical value or as a trend. It is in.

本発明の速度処理装置は、処理対象物体の移動
速度および方向を一定時間ごとにサンプリングし
て量子化する速度量子化回路と、前記速度量子化
回路の出力する量子化データを入力し前記サンプ
リング時間ごとにシフトするシフトレジスタと、
該シフトレジスタの出力値と前記速度量子化回路
の出力値との組合せに対応してそれぞれ異なる積
分器を選択して信号を入力させる選択回路と、該
選択回路から与えられた入力信号をそれぞれ蓄積
する複数の積分器とを含むことを特徴とする。
The speed processing device of the present invention includes a speed quantization circuit that samples and quantizes the moving speed and direction of an object to be processed at fixed time intervals, and a speed quantization circuit that inputs the quantized data output from the speed quantization circuit and inputs the quantized data outputted from the speed quantization circuit. A shift register that shifts every
a selection circuit that selects different integrators corresponding to the combination of the output value of the shift register and the output value of the speed quantization circuit and inputs the signals; and a selection circuit that respectively stores the input signals given from the selection circuit. and a plurality of integrators.

次に、本発明について、図面を参照して詳細に
説明する。
Next, the present invention will be explained in detail with reference to the drawings.

第1図は、本発明の一実施例を示すブロツク図
である。すなわち、処理対象物体の移動方向およ
び速さに関する情報を速度量子化回路1に入力さ
せる。そして、例えば移動方向を第2図に示すよ
うに平面上において上、右、下、左および移動せ
ずの5通りに分類しそれぞれ数値“1”、“2”、
“3”、“4”、“5”を割り当てる。更に多方向に
分類することも可能であり、また速さについても
2段階以上に量子化できるが、説明を簡易化する
ため本実施例では上記5分類の場合について説明
する。この場合は量子化というよりむしろ符号化
という方が理解され易いから以下の説明では符号
化ということにする。すなわち運動の方向および
速さに対応して符号“1”、“2”、“3”、“4”、
“5”を割り当てることにする。量子化回路1は
一定時間△Tごとに入力情報をサンプリングし、
入力情報に対応するいずれかの上記符号を出力し
てレジスタ2および選択回路(セレクタ)3に与
える。レジスタ2は一定時間△Tの間入力符号を
蓄積してセレクタ3に出力する。セレクタ3は、
量子化回路1から与えられる現在の入力符号とレ
ジスタ2から与えられた時間△Tだけ過去の符号
との組合せに対応して積分器群4のうちのいずれ
かの積分器を選択する。本実施例では、分類され
た符号は5通りであるから、その組合せは5×5
=25通りである。従つて積分器群4は25個の積分
器によりすべての組合せに対して対応できる。
FIG. 1 is a block diagram showing one embodiment of the present invention. That is, information regarding the moving direction and speed of the object to be processed is input to the speed quantization circuit 1. For example, as shown in Fig. 2, the moving direction is classified into five directions on the plane: up, right, down, left, and no movement, and the numbers are "1", "2", and "2", respectively.
Assign “3”, “4”, and “5”. Furthermore, it is possible to classify in multiple directions, and the speed can also be quantized in two or more stages, but in order to simplify the explanation, in this embodiment, the case of the above five classifications will be explained. In this case, encoding is easier to understand than quantization, so encoding will be used in the following explanation. That is, the codes "1", "2", "3", "4", etc. correspond to the direction and speed of movement.
Let's assign "5". The quantization circuit 1 samples input information at fixed time intervals ΔT,
One of the above codes corresponding to the input information is output and given to the register 2 and the selection circuit (selector) 3. The register 2 accumulates the input code for a certain period of time ΔT and outputs it to the selector 3. Selector 3 is
One of the integrators of the integrator group 4 is selected in accordance with the combination of the current input code given from the quantization circuit 1 and the code past the time ΔT given from the register 2. In this example, there are 5 types of classified codes, so the combinations are 5×5
= 25 ways. Therefore, the integrator group 4 can accommodate all combinations with 25 integrators.

該積分器は、例えば第3図に示すように構成さ
れている。すなわち、入力信号を加算器5に入力
させ、加算器5の出力をメモリ6に記憶させる。
メモリ6の記憶内容は、乗算器7によつて一定の
定数Kが乗じられ、乗算器7の出力値は前記加算
器5に与える。加算器5は前述の入力値と該乗算
器の出力値とを加算してその結果をあらためてメ
モリ6に記憶させる。この演算は前記一定時間△
Tごとに行なわれる。すなわち、現在の入力値と
現在記憶されている値のK倍とを加算して新たな
値として記憶することによつて積分効果を得るよ
うにする。なお定数Kは積分器の時定数を定める
ものであり、例えばKを1とすると過去の入力が
全部累積した値が記憶され、Kを小さくすると近
い過去の入力は残つているが時間の経過と共に影
響が少なくなる。
The integrator is constructed, for example, as shown in FIG. That is, the input signal is input to the adder 5, and the output of the adder 5 is stored in the memory 6.
The stored contents of the memory 6 are multiplied by a constant K by a multiplier 7, and the output value of the multiplier 7 is given to the adder 5. The adder 5 adds the above-mentioned input value and the output value of the multiplier, and stores the result in the memory 6 again. This calculation is performed for the specified time △
This is done every T. That is, an integral effect is obtained by adding the current input value and K times the currently stored value and storing the result as a new value. The constant K determines the time constant of the integrator. For example, if K is set to 1, the cumulative value of all past inputs will be stored, and if K is decreased, inputs from the recent past will remain, but as time passes, the value will be stored. The impact will be less.

第1図に示した前述の積分器群4は、上述のよ
うな積分器を25個用意する。すなわち、積分器4
−1〜4−25である。そして、選択回路3は選
択した積分器に数値“1”を入力させる。選択さ
れない積分器には数値“0”が与えられる。一定
時間△Tごとに上記動作をくり返すことにより、
それぞれの積分器のメモリ6には、対象としてい
る移動物体の運動に関する特徴、すなわち物体が
どのように動いたかを示す情報が蓄積されてい
る。例えば物体が右方向に一定速度で移動したと
きは、量子化回路1の出力符号は各サンプリング
時点で符号“2”であるから特定の積分器例えば
4−7のメモリ内容は各サンプリングごとに数値
“1”が入力され積分された数値であり、他の積
分器のメモリ内容は数値“0”である。すなわ
ち、各積分器のメモリ内容を出力させることによ
り、右方向へ一定速度で移動したことを知ること
ができる。また、例えば左右に移動している様な
場合は、各積分器4−1〜4−25のメモリ内容
は、それに対応したパターンを呈するから、積分
器群の出力パターンによつて過去の移動情報が把
握できる。なお、どの程度前までの情報を把握し
たいかに応じて、前記定数Kを適宜設定すれば良
い。また、正常な動きのときには発生しない符号
組合せに対応する積分器の内容を監視することに
より異常動作を検出することも可能である。船舶
や航空機の衝突防止、ロボツトによる物体移動の
制御等に使用すれば、単に現在の位置および速度
を知ることだけができる従来の装置に比して非常
に有用である。
The aforementioned integrator group 4 shown in FIG. 1 includes 25 integrators as described above. That is, integrator 4
-1 to 4-25. Then, the selection circuit 3 inputs the numerical value "1" to the selected integrator. The value "0" is given to integrators that are not selected. By repeating the above operation every fixed time △T,
The memory 6 of each integrator stores features related to the movement of the target moving object, that is, information indicating how the object moved. For example, when an object moves to the right at a constant speed, the output code of the quantization circuit 1 is the code "2" at each sampling time, so the memory contents of a specific integrator, for example 4-7, are numerical values at each sampling time. "1" is the input and integrated numerical value, and the memory contents of the other integrators are numerical values "0". That is, by outputting the memory contents of each integrator, it is possible to know that the robot has moved to the right at a constant speed. In addition, for example, when moving left or right, the memory contents of each integrator 4-1 to 4-25 exhibit a corresponding pattern, so past movement information is determined by the output pattern of the integrator group. can be understood. Note that the constant K may be appropriately set depending on how far back information is desired to be grasped. It is also possible to detect abnormal operation by monitoring the contents of the integrator that correspond to code combinations that do not occur during normal operation. When used for collision prevention of ships and aircraft, control of object movement by robots, etc., it is much more useful than conventional devices that can only know the current position and speed.

なお、上述の実施例では速さおよび方向を5通
りに分類したが、速さを2段階以上に分類し、方
向も更に多方向に分類して全体として量子化数を
大きくすれば、さらに細かい情報を蓄積すること
ができる。
In the above example, the speed and direction were classified into five types, but if the speed is classified into two or more levels, the direction is further classified into multiple directions, and the quantization number is increased as a whole, even more detailed information can be obtained. Information can be accumulated.

以上のように、本発明においては、速度(方向
および速さ)を量子化して、現在の量子化符号と
一定時間△Tだけ過去の量子化符号との組合せに
対応したそれぞれの積分器に、その組合せが生じ
た都度数値“1”を入力させて、運動に関する特
徴、すなわち物体がどのように動いたかという情
報を蓄積させるように構成したから、動きの経歴
を積分器から数値として抽出し得る速度処理装置
が提供される。特定積分器の内容により動きの異
常等を検出することも可能であり、また積分器群
の出力パターン等により運動の種類、特徴等の概
略を把握することもできる。
As described above, in the present invention, velocity (direction and speed) is quantized, and each integrator corresponding to a combination of a current quantization code and a quantization code past a certain time ΔT is The system is structured so that the number ``1'' is input each time such a combination occurs, and the characteristics related to motion, that is, information about how the object moves, are accumulated, so the history of movement can be extracted as a numerical value from the integrator. A speed processing device is provided. It is also possible to detect an abnormality in movement based on the contents of a specific integrator, and it is also possible to grasp an outline of the type and characteristics of the movement based on the output pattern of the integrator group.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図は本発明の一実施例を示すブロツク図、
第2図は上記実施例で使用した速度−量子化符号
の対応の一例を示す図、第3図は上記実施例の積
分器の構成の一例を示すブロツク図である。 図において、1……速度量子化回路、2……シ
フトレジスタ、3……選択回路、4……積分器
群、4−1〜4−25……積分器、5……加算
器、6……メモリ、7……乗算器。
FIG. 1 is a block diagram showing one embodiment of the present invention;
FIG. 2 is a diagram showing an example of the correspondence between speed and quantization codes used in the above embodiment, and FIG. 3 is a block diagram showing an example of the configuration of the integrator of the above embodiment. In the figure, 1... Speed quantization circuit, 2... Shift register, 3... Selection circuit, 4... Integrator group, 4-1 to 4-25... Integrator, 5... Adder, 6... ...memory, 7...multiplier.

Claims (1)

【特許請求の範囲】[Claims] 1 処理対象物体の移動速度および方向を一定時
間ごとにサンプリングして量子化する速度量子化
回路と、前記速度量子化回路の出力する量子化デ
ータを入力し前記サンプリング時間ごとにシフト
するシフトレジスタと、該シフトレジスタの出力
値と前記速度量子化回路の出力値との組合せに対
応してそれぞれ異なる積分器を選択して信号を入
力させる選択回路と、該選択回路から与えられた
入力信号をそれぞれ蓄積する複数の積分器とを含
むことを特徴とする速度処理装置。
1. A speed quantization circuit that samples and quantizes the moving speed and direction of the object to be processed at fixed time intervals, and a shift register that inputs the quantized data output from the speed quantization circuit and shifts it at each sampling time. , a selection circuit that selects different integrators corresponding to the combination of the output value of the shift register and the output value of the speed quantization circuit and inputs the signals; and a selection circuit that inputs the input signals from the selection circuit. A speed processing device comprising: a plurality of integrators for accumulating.
JP56046262A 1981-03-31 1981-03-31 Speed processor Granted JPS57161505A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP56046262A JPS57161505A (en) 1981-03-31 1981-03-31 Speed processor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP56046262A JPS57161505A (en) 1981-03-31 1981-03-31 Speed processor

Publications (2)

Publication Number Publication Date
JPS57161505A JPS57161505A (en) 1982-10-05
JPS6256445B2 true JPS6256445B2 (en) 1987-11-26

Family

ID=12742285

Family Applications (1)

Application Number Title Priority Date Filing Date
JP56046262A Granted JPS57161505A (en) 1981-03-31 1981-03-31 Speed processor

Country Status (1)

Country Link
JP (1) JPS57161505A (en)

Also Published As

Publication number Publication date
JPS57161505A (en) 1982-10-05

Similar Documents

Publication Publication Date Title
KR101860284B1 (en) Proactive neonatal threat detection
US5401949A (en) Fuzzy logic barcode reader
US6477485B1 (en) Monitoring system behavior using empirical distributions and cumulative distribution norms
EP0294716A2 (en) Apparatus for detecting pattern of crest line
EP0102219A2 (en) Acceleration/deceleration device for numerical controller
JPS6256445B2 (en)
Ciliz et al. Multiple model based adaptive control of robotic manipulators
Yubazaki et al. Dynamic fuzzy control method and its application to positioning of induction motor
US5793660A (en) Circuit for finding m modulo n
US4418305A (en) Velocity feedback circuit
JPH0256602A (en) Fuzzy inference device
US20220404161A1 (en) System for generating guidance information
US20060020651A1 (en) Method and device for forming noise-filtered output values from input values encumbered with noise
JPS58111718A (en) Speed processing device
JP3712857B2 (en) Digital counting rate meter
US5757651A (en) Process for obtaining triggering signals by the comparison of currents at the ends of a power transmission path
US4205382A (en) Binary integrator for fixed cell radar alarm data
SU1051556A1 (en) Device for reducing information redundancy
SU1503042A2 (en) Generator of basic functions
SU1020830A1 (en) Device for simulating adaptive computer systems
RU1839263C (en) Device for solving problem on probabilistic graphs
SU860117A1 (en) Device for information recording
SU887937A1 (en) Weight-measuring device with cost computation
SU1141402A1 (en) Array dividing device
JPS62204117A (en) Alarm monitoring device